TWI846267B

TWI846267B - 半導體封裝

Info

Publication number: TWI846267B
Application number: TW112101540A
Authority: TW
Inventors: 蔡駿宇; 張玲華
Original assignee: 福懋科技股份有限公司
Priority date: 2023-01-13
Filing date: 2023-01-13
Publication date: 2024-06-21
Also published as: TW202429666A

Abstract

本揭露提供一種半導體封裝。半導體封裝包括：封裝基板；多個第一基板焊墊與至少一第二基板焊墊，設置於封裝基板的周邊區域上；半導體晶片以及虛設晶片，堆疊於封裝基板上；電極層，覆蓋虛設晶片的頂面；以及多個第一晶片焊墊與多個第二晶片焊墊，設置於半導體晶片的周邊區域上，其中多個第一晶片焊墊經由多條第一接合導線而直接連接至多個第一基板焊墊，多個第二晶片焊墊經由多條第二接合導線而連接至電極層，且電極層經由多條第三接合導線而連接至至少一第二基板焊墊。

Description

半導體封裝

本發明是有關於一種半導體封裝。

隨著電子產業的發展，某些半導體晶片的尺寸越來越大。舉例而言，記憶體晶片可能因具有更大的儲存容量與更多輸入/輸出端子而具有更大的尺寸。作為結果，此些半導體晶片的輪廓可能更貼近從下方提供支撐與繞線的封裝基板之邊緣。換言之，封裝基板可能僅具有更侷限區域可設置用於以打線接合的方式連接上方半導體晶片的焊墊。在某些情況下，封裝基板的用於設置焊墊的周邊區域之寬度變得相當窄，而僅能設置有單排的焊墊。此使得焊墊以相當密集的方式排列。如此一來，在封裝基板中連接於此些焊墊的線路也變得相當密集且具有相當窄的線寬，而造成線路阻抗過高以及傳輸至上方半導體晶片的電壓不穩定等問題。

本揭露的一態樣提供一種半導體封裝，包括：封裝基板；多個第一基板焊墊與至少一第二基板焊墊，設置於所述封裝基板的周邊區域上；半導體晶片以及虛設晶片，堆疊於所述封裝基板上；電極層，覆蓋所述虛設晶片的頂面；以及多個第一晶片焊墊與多個第二晶片焊墊，設置於所述半導體晶片的周邊區域上，其中所述多個第一晶片焊墊經由多條第一接合導線而直接連接至所述多個第一基板焊墊，所述多個第二晶片焊墊經由多條第二接合導線而連接至所述電極層，且所述電極層經由多條第三接合導線而連接至所述至少一第二基板焊墊。

在一些實施例中，所述多個第一晶片焊墊、所述多個第二晶片焊墊、所述多個第一基板焊墊、所述多條第一接合導線與所述多條第二接合導線沿著所述半導體晶片的第一側以及第二側排列，且所述至少一第二基板焊墊以及所述多條第三接合導線設置於所述半導體晶片的其他側。

在一些實施例中，所述至少一第二基板焊墊包括多個第二基板焊墊，分別連接於所述多條第三接合導線中的多者。

在一些實施例中，所述多個第二晶片焊墊、所述多條第二接合導線、所述電極層、所述多條第三接合導線以及所述至少一第二基板焊墊經配置以傳輸相同的固定電壓訊號。

在一些實施例中，所述至少一第二基板焊墊在個別面積上大於所述多個第一基板焊墊。

在一些實施例中，所述封裝基板的頂層線路層包括多條第一線路以及至少一第二線路，所述多條第一線路連接至所述多個第一基板焊墊，所述至少一第二線路連接至所述至少一第二基板焊墊，且所述至少一第二線路在個別線寬上大於所述多條第一線路。

在一些實施例中，所述虛設晶片堆疊於所述半導體晶片上，且所述虛設晶片的面積以及所述電極層的面積分別小於所述半導體晶片的面積。

在一些實施例中，所述多條第一接合導線從所述多個第一晶片焊墊而縱向地橫越所述半導體晶片以延伸至所述多個第一基板焊墊，所述多條第二接合導線從所述多個第二晶片焊墊而縱向地橫越所述虛設晶片以延伸至所述電極層上，且所述多條第三接合導線從所述電極層上而縱向地橫越所述虛設晶片與所述半導體晶片以延伸至所述至少一第二基板焊墊。

在一些實施例中，所述半導體晶片堆疊於所述虛設晶片與所述電極層上，且所述半導體晶片的面積分別小於所述虛設晶片的面積以及所述電極層的面積。

在一些實施例中，所述多條第一接合導線從所述多個第一晶片焊墊而縱向地橫越所述半導體晶片以及所述虛設晶片以延伸至所述多個第一基板焊墊，所述多條第二接合導線從所述多個第二基板焊墊而縱向地橫越所述半導體晶片以延伸至所述電極層上，且所述多條第三接合導線從所述電極層上而縱向地橫越所述虛設晶片以延伸至所述至少一第二基板焊墊。

10、20:半導體封裝

100:封裝基板

102、104:基板焊墊

106a、106b:線路

108a、108b:導通孔

110、210:半導體晶片

112、128、212、228:晶片膠

114、114a、114b、214、214a、214b:晶片焊墊

116、124、126、216、224、226:接合導線

120、220:虛設晶片

122、222:電極層

GND:接地電壓訊號

PW-1、PW-2:電源電壓訊號

SG-A、SG-B、SG-C、SG-D、SG-E、SG-F、SG-G、SG-H、SG-I、SG-J、SG-K、SG-L、SG-M、SG-N、SG-O、SG-P:操作訊號

圖1A為根據本揭露一些實施例的半導體封裝的立體示意圖。

圖1B為圖1A所示的半導體封裝的上視示意圖。

圖1C為圖1A所示的封裝基板的頂層線路的平面示意圖。

圖2為根據本揭露另一些實施例的半導體封裝的立體示意圖。

圖1A為根據本揭露一些實施例的半導體封裝10的立體示意圖。

請參照圖1A，半導體封裝10包括用以承載半導體晶片的封裝基板100。封裝基板100可為電路板，其可包括嵌入於絕緣層堆疊中的導電特徵(導線、導通孔等)。在一些實施例中，封裝基板100為有核基板(core substrate)，其中上述的絕緣層堆疊於核心層(core layer)的相對兩側。在替代實施例中，封裝基板100為不具有核心層的無核基板(coreless substrate)，且相較於有核基板而具有更小的整體厚度。

半導體晶片110以背面附接至封裝基板100，且以打線接合(wire bonding)的方式將半導體晶片110內的積體電路從半導體晶片110的主動面連接至封裝基板100。作為實例，半導體晶片110可為記憶體晶片。然而，半導體晶片110也可以是具有其他功能的半導體晶片。本揭露並不以半導體晶片110的功能為限。此外，在本文中，主動面代表半導體晶片的設置有半導體元件與線路的一側的表面。相較於此，半導體晶片的相對於主動面的背面則可由承載半導體元件與線路的半導體基板的背面所定義。

在一些實施例中，以晶片膠112將半導體晶片110附接至封裝基板100。在此些實施例中，可在附接半導體晶片110之前將晶片膠112預先設置於半導體晶片110的背面，而在半導體晶片110放置於封裝基板100上時晶片膠112將半導體晶片110附接至封裝基板100。

多個晶片焊墊114設置於半導體晶片110的主動面的周邊區域上，且可沿著半導體晶片110的輪廓排列。然而，晶片焊墊114可僅沿著半導體晶片110的輪廓的部分區段排列，而非沿著半導體晶片110的整段輪廓排列。在一些實施例中，半導體晶片110具有矩形的輪廓，且晶片焊墊114沿著半導體晶片110的相對兩側邊排列，而半導體晶片110的另外兩側邊則未設置有晶片焊墊114。晶片焊墊114可作為半導體晶片110的輸入/輸出端子。其中，某些晶片焊墊114可用於傳輸固定的電壓訊號(例如是電源電壓訊號與接地電壓訊號)，而其他晶片焊墊114可用於傳輸各種操作訊號。如隨後將更詳細地說明，半導體晶片110經由用以傳輸電源電壓訊號的一組晶片焊墊114(又稱為晶片焊墊114a)間接地連接至封裝基板100，而經由其他晶片焊墊114(又稱為晶片焊墊114b)直接地連接至封裝基板100。在一些實施例中，晶片焊墊114a週期性地排列於晶片焊墊114b之間。

接合導線116將晶片焊墊114b連接至封裝基板100上的基板焊墊102，以實現半導體晶片110與封裝基板100之間的直接連接。在晶片焊墊114b沿著半導體晶片110的相對兩側邊排列的實施例中，基板焊墊102也沿著半導體晶片110的此相對兩側邊而排列於封裝基板100上，以縮短連接晶片焊墊114b、基板焊墊102的接合導線116的長度。

另一方面，虛設晶片120堆疊於半導體晶片110上，且電極層122設置於虛設晶片120的頂面，以使晶片焊墊114a經由電極層122而間接地連接至封裝基板100上的基板焊墊104。虛設晶片120的主要功能是用以承載電極層122。作為實例，虛設晶片120可包括半導體基底，但此半導體基底上可能並未形成有半導體元件以及線路。此外，虛設晶片120的面積可小於半導體晶片110的面積。如此一來，虛設晶片120可放置於半導體晶片110的中心區域上，而不遮蔽位於半導體晶片110的周邊區域上的晶片焊墊114。

電極層122可覆蓋虛設晶片120的上表面，且可包括單層或多層的導體材料層。半導體晶片110上的晶片焊墊114a藉由橫越虛設晶片120的側壁的接合導線124而往上連接至電極層122。基於連接至電極層122的晶片焊墊114a是用以傳輸相同的固定電壓訊號(例如是電源電壓訊號)，故晶片焊墊114a可共同地連至電極層122。相較於晶片焊墊114，電極層122具有較大的面積，而可具有更低的阻抗。

另外，電極層122經由接合導線126而往下連接至封裝基板100上的基板焊墊104。由於電極層122位於半導體晶片110與虛設晶片120之上，接合導線126橫越虛設晶片120與半導體晶片110的側壁以將電極層122連接至基板焊墊104，且相較於接合導線124而有更長的長度。類似於接合導線124，接合導線126亦用以傳輸相同的固定電壓訊號(例如是電源電壓訊號)。因此，一組接合導線126可共用同一基板焊墊104，且基板焊墊104可相較於基板焊墊102而具有較大的面積。舉例而言，封裝基板100上可設置有兩個或更多個基板焊墊104，且此些基板焊墊104分別連接於一組接合導線126，而相較於基板焊墊102有更大的長度或寬度。然而，封裝基板100上也可僅有單一基板焊墊104，且所有的接合導線126連接至此基板焊墊104。

在晶片焊墊114、基板焊墊102以及接合導線116、124沿著半導體晶片110的相對兩側邊排列的實施例中，接合導線126與基板焊墊104可沿著半導體晶片110的另外兩側邊設置。如此一來，即便因半導體晶片110具有較大的尺寸而使得半導體晶片110的各側無法配置多排基板焊墊，還是可將基板焊墊104的位置與基板焊墊102的位置錯開。

基於排列在晶片焊墊114b之間的晶片焊墊114a是經由電極層122而間接地連接至遠離基板焊墊102的基板焊墊104，故不需沿著晶片焊墊114a設置額外的基板焊墊102。也就是說，在晶片焊墊114a的延伸處並不設置有基板焊墊102，以使得基板焊墊102的排列在晶片焊墊114a的延伸處具有空缺。如以下將參照圖1C而更詳細地描述，降低基板焊墊102的密集度可使得封裝基板100中的線路以較分散的方式分布，而可較不受線寬與節距的限制。

在一些實施例中，以晶片膠128將虛設晶片120附接至半導體晶片110的主動面。在此些實施例中，可在附接虛設晶片120之前將晶片膠128預先設置於虛設晶片120的底面，而在虛設晶片120放置於半導體晶片110上時晶片膠128將虛設晶片120附接至半導體晶片110。

儘管未繪示，半導體封裝10還可包括包封位於封裝基板100上的構件的包封體。除此之外，封裝基板100的底側還可設置有電性連接件(例如是焊球或凸塊)，以作為半導體封裝10的輸入/輸出端子。

圖1B為根據一些實施例所繪示的半導體封裝10的上視示意圖。圖1C為根據此些實施例所繪示的封裝基板100的頂層線路的平面示意圖。

如上所陳述，各種訊號可傳輸於半導體晶片110與封裝基板100之間。其中，一些訊號經由電極層122而間接地傳輸於半導體晶片110與封裝基板100之間。相較於此，另一些訊號直接地傳輸於封裝基板100與半導體晶片110之間。

請參照圖1B，在一些實施例中，電源電壓訊號PW-1通過由晶片焊墊114a、接合導線124、電極層122、接合導線126與基板焊墊104所建立的訊號路徑而間接地傳輸於半導體晶片110與封裝基板100之間。另一方面，電源電壓訊號PW-2、操作訊號SG-A至SG-P以及接地電壓訊號GND則通過由晶片焊墊114b、接合導線116與基板焊墊102所建立的訊號路徑而直接地傳輸於半導體晶片110與封裝基板100之間。

在直接連接半導體晶片110與封裝基板100的訊號路徑中，操作訊號SG-A至SG-P的訊號路徑可分別相鄰於耦合至接地電壓訊號GND的至少一訊號路徑，由此可得到接地訊號GND所提供的屏蔽。此外，一些操作訊號的訊號路徑甚至可分別位於耦合至接地電壓訊號GND的兩訊號路徑之間，而受到接地電壓訊號GND的兩面屏蔽。另一方面，其他操作訊號的訊號路徑可分別以另一側相鄰於耦合至電源電壓訊號PW-2的一訊號路徑。舉例而言，操作訊號SG-B、SG-C、SG-D、SG-E、SG-F、SG-G、SG-J、SG-K、SG-L、SG-M、SG-N、SG-O的訊號路徑可分別位於耦合至接地電壓訊號GND的兩訊號路徑之間。此外，操作訊號SG-A、SG-H、SG-I、SG-P的路徑可分別位於耦合至接地電壓訊號GND的一訊號路徑與耦合至電源電壓訊號PW-2的一訊號路徑之間。

對於兩側都有接地訊號GND提供屏蔽的各操作訊號路徑(亦即耦合於操作訊號SG-B、SG-C、SG-D、SG-E、SG-F、SG-G、SG-J、SG-K、SG-L、SG-M、SG-N、SG-O的各訊號路徑)而言，可以不同的距離而與兩側的接地電壓訊號GND之訊號路徑間隔開。以操作訊號SG-B的訊號路徑作為實例，用於傳輸操作訊號SG-B的一組晶片焊墊114b、接合導線116與基板焊墊102可在一側緊鄰耦合至接地電壓訊號GND的一組晶片焊墊114b、接合導線116與基板焊墊102，且在另一側可經由用於以間接方式傳輸電源電壓訊號PW-1的一晶片焊墊114a而與耦合至接地電壓訊號GND的另一組晶片焊墊114b、接合導線116與基板焊墊102間隔開。

另一方面，由晶片焊墊114a、接合導線124、電極層122、接合導線126與基板焊墊104所建立且用以將電源電壓訊號PW-1間接地傳輸於半導體晶片110與封裝基板100之間的訊號路徑可與直接連接於半導體晶片110與封裝基板100之間的訊號路徑錯開。以圖1B所示的實例而言，將半導體晶片110直接地連接至封裝基板100的訊號路徑可排列於半導體晶片110的相對兩側，而將半導體晶片110間接地連接至封裝基板100的訊號路徑可經由半導體晶片110上的電極層122而走到位於半導體晶片110的另外兩側的基板焊墊104。基於此設計，可避免所有訊號路徑集中排列在半導體晶片110的兩側。如以下將更詳細地描述，藉此可至少部分地釋放封裝基板100的頂層線路層中的繞線面積。

請參照圖1C，在封裝基板100的頂層線路層中，多條線路106b連接至用以將電壓電源訊號PW-2、操作訊號SG-A至SG-P以及接地電壓訊號GND直接地傳輸於半導體晶片110與封裝基板100之間的基板焊墊102。此外，藉由導通孔108b而將位於頂層線路層中的線路106b往下連接至其他線路層。在晶片焊墊102沿著半導體晶片110的相對兩側邊排列於封裝基板100的周邊區域上的實施例中，線路106b自封裝基板100的兩側邊往內延伸至導通孔108b。此外，因基板焊墊102的排列在晶片焊墊114a的延伸處具有空缺(如參照圖1B所說明)，某些相鄰的基板焊墊102以較大的間隙間隔開，使得連接於此些基板焊墊102的線路106b也以較大的間隙間隔開。如此一來，線路106b可具有較低的排列密度，使得線路106b的線寬與節距較不受限制。因此，可確保線路106b可具有夠低的阻抗，而可進一步確保所傳輸的訊號(亦即電壓電源訊號PW-2、操作訊號SG-A至SG-P以及接地電壓訊號GND)可穩定地提供至半導體晶片110。

另外，封裝基板100的頂層線路層中的線路106a連接於用以將電壓電源訊號PW-1間接地傳輸於半導體晶片110與封裝基板100之間的基板焊墊104。此外，頂層線路層中的導通孔108a將線路106a連接至其他線路層。在基板焊墊102沿著半導體晶片110的兩相對側邊排列且基板焊墊104沿著半導體晶片110的另外兩相對側邊設置的實施例中，基板焊墊102、104可在封裝基板100的周邊區域上環繞半導體晶片110，且封裝基板100中的線路106a可由周邊區域往內延伸至導通孔108a。此外，連接至基板焊墊104的線路106a可相較於連接至基板焊墊102的線路106b而具有較大的線寬以及更低的阻抗。不但如此，各線路106a可連接至一組導通孔108a。以圖1C所繪示的實例而言，各線路106a可連接至3個導通孔108a。

儘管未繪示，封裝基板100還具有其他線路層，以將頂層線路層中的線路106a、106b繞線至位於封裝基板100底側的電性連接件。

圖2為根據本揭露另一些實施例的半導體封裝20的立體示意圖。半導體封裝20相似於參照圖1A至圖1C所說明的半導體封裝10。以簡潔起見，以下將不會完整地說明半導體封裝20的相同或相似於半導體封裝10之處。也就是說，所省略說明之處代表與半導體封裝10相同或相似。

請參照圖2，半導體封裝20具有半導體晶片210、虛設晶片220以及覆蓋虛設晶片220的電極層222。在結構與功能方面，半導體晶片210可相同於參照圖1A所描述的半導體晶片110。另外，虛設晶片220與電極層222相似於參照圖1A所描述的虛設晶片120與電極層122。也就是說，虛設晶片220的主要作用在於承載電極層222，而本身可能不具有半導體元件與線路。

作為差異，半導體晶片210是堆疊於虛設晶片220與電極層222上，而非設置於虛設晶片220與電極層222下方。此外，半導體晶片210的面積可小於虛設晶片220的面積。此使得半導體晶片210定位在虛設晶片220與電極層222的中心區域上時，虛設晶片220與電極層222的周邊區域並未被半導體晶片210所覆蓋。再者，設置於半導體晶片210的背面的晶片膠212將半導體晶片210附接至電極層222上。另一方面，設置於虛設晶片220的底面的晶片膠228將虛設晶片220附接至封裝基板100的頂面。

相較於參照圖1A所說明的半導體晶片110以及覆蓋有電極層122的虛設晶片120，半導體晶片210與覆蓋有電極層222的虛設晶片220具有不同的堆疊順序。因此，將半導體晶片210間接與直接地連接至封裝基板100之方式也必須對應地做出調整。

設置於半導體晶片210的主動面上且沿著半導體晶片210的相對兩側邊排列的晶片焊墊214包括晶片焊墊214a與晶片焊墊214b。晶片焊墊214a排列於晶片焊墊214b之間，且半導體晶片210經由晶片焊墊214a而透過電極層222來間接地連接至封裝基板100。另一方面，半導體晶片210經由晶片焊墊214b直接地連接至封裝基板100。類似於參照圖1A所描述的晶片焊墊114a，晶片焊墊214a可用於傳輸固定電壓訊號，例如是電源電壓訊號。另外，類似於參照圖1A所描述的晶片焊墊114b，晶片焊墊214b可用於傳輸固定電壓訊號、操作訊號以及接地電壓訊號。

為實現半導體晶片210與封裝基板100之間的直接連接，接合導線216將晶片焊墊214b往下連接至位於封裝基板100上且沿著晶片焊墊214b排列的基板焊墊102。另一方面，為實現半導體晶片210與封裝基板100之間的間接連接，接合導線224橫將晶片焊墊214a往下連接至電極層222，且接合導線226將電極層222往下連接至封裝基板100上的基板焊墊104(可以是一或多個基板焊墊104)。接合導線216、224可跨越半導體晶片210的排列有晶片焊墊214a、214b的兩側。其中，接合導線216橫越半導體晶片210的側壁與虛設晶片220的側壁以將晶片焊墊214b 連接至封裝基板100上的基板焊墊102，而接合導線224橫越半導體晶片210的側壁以將晶片焊墊214a連接至電極層222。另一方面，接合導線226可延伸於半導體晶片210的未設置有晶片焊墊214a、214b的兩側外，且橫越虛設晶片220的側壁以將電極層222連接至設置在封裝基板100上的基板焊墊104。如此一來，接合導線216可相較於接合導線224、226而具有更長的長度。此外，相似於參照圖1A所描述的接合導線126，一組接合導線226可連接至同一基板焊墊104。

儘管未繪示，半導體封裝20還可包括包封位於封裝基板100上的構件的包封體。除此之外，封裝基板100的底側還可設置有電性連接件(例如是焊球或凸塊)，以作為半導體封裝20的輸入/輸出端子。在者，封裝基板100可具有如參照圖1C所說明的頂層線路層以及其他線路層，而將封裝基板100上的基板焊墊102、104連接至位於封裝基板100底側的此些電性連接件。

綜上所述，本揭露實施例提供一種半導體封裝，包括堆疊於封裝基板上的半導體晶片與虛設晶片，且虛設晶片的表面覆蓋有電極層。第一晶片焊墊與第二晶片焊墊沿著半導體晶片的相對兩側邊而排列於半導體晶片的周邊區域上。其中，第一晶片焊墊直接連接至封裝基板上的第一基板焊墊，而用於傳輸相同的固定電壓訊號的第二晶片焊墊經由電極層而間接地連接至封裝基板上的第二基板焊墊。特別來說，第一晶片焊墊與第二晶片焊墊可在半導體晶片的兩側分別連接至第一基板焊墊與電極層，而電極層可在半導體晶片的另外兩側連接至第二基板焊墊。也就是說，可利用大面積的電極層來將第二晶片焊墊繞線至並未設置有第一基板焊墊的位置。如此一來，可避免所有基板焊墊集中排列在半導體晶片的其中兩側。此外，即便因半導體晶片具有較大的尺寸而使得半導體晶片的各側無法配置多排基板焊墊，還是可將第一與第二基板焊墊的位置錯開。因此，可避免封裝基板內連接於第一與第二基板焊墊的頂層線路過度集中地分布。藉此，所述頂層線路的線寬與節距較不受限制，故可確保此些線路具有夠低的阻抗，而可穩定地將訊號傳輸至半導體晶片。

10:半導體封裝

100:封裝基板

102、104:基板焊墊

110:半導體晶片

112、128:晶片膠

114、114a、114b:晶片焊墊

116、124、126:接合導線

120:虛設晶片

122:電極層

Claims

一種半導體封裝，包括：封裝基板；多個第一基板焊墊與至少一第二基板焊墊，設置於所述封裝基板的周邊區域上；半導體晶片以及虛設晶片，堆疊於所述封裝基板上；電極層，覆蓋所述虛設晶片的頂面；以及多個第一晶片焊墊與多個第二晶片焊墊，設置於所述半導體晶片的周邊區域上，其中所述多個第一晶片焊墊經由多條第一接合導線而直接連接至所述多個第一基板焊墊，所述多個第二晶片焊墊經由多條第二接合導線而連接至所述電極層，且所述電極層經由多條第三接合導線而連接至所述至少一第二基板焊墊，其中所述多個第一晶片焊墊、所述多個第二晶片焊墊、所述多個第一基板焊墊、所述多條第一接合導線與所述多條第二接合導線沿著所述半導體晶片的第一側以及第二側排列，且所述至少一第二基板焊墊以及所述多條第三接合導線設置於所述半導體晶片的其他側。
如請求項1所述的半導體封裝，其中所述至少一第二基板焊墊包括多個第二基板焊墊，分別連接於所述多條第三接合導線中的多者。
如請求項1所述的半導體封裝，其中所述多個第二晶片焊墊、所述多條第二接合導線、所述電極層、所述多條第三接合導線以及所述至少一第二基板焊墊經配置以傳輸相同的固定電壓訊號。
如請求項1所述的半導體封裝，其中所述至少一第二基板焊墊在個別面積上大於所述多個第一基板焊墊。
如請求項1所述的半導體封裝，其中所述封裝基板的頂層線路層包括多條第一線路以及至少一第二線路，所述多條第一線路連接至所述多個第一基板焊墊，所述至少一第二線路連接至所述至少一第二基板焊墊，且所述至少一第二線路在個別線寬上大於所述多條第一線路。
如請求項1所述的半導體封裝，其中所述虛設晶片堆疊於所述半導體晶片上，且所述虛設晶片的面積以及所述電極層的面積分別小於所述半導體晶片的面積。
如請求項6所述的半導體封裝，其中所述多條第一接合導線從所述多個第一晶片焊墊而縱向地橫越所述半導體晶片以延伸至所述多個第一基板焊墊，所述多條第二接合導線從所述多個第二晶片焊墊而縱向地橫越所述虛設晶片以延伸至所述電極層上，且所述多條第三接合導線從所述電極層上而縱向地橫越所述虛設晶片與所述半導體晶片以延伸至所述至少一第二基板焊墊。
如請求項1所述的半導體封裝，其中所述半導體晶片堆疊於所述虛設晶片與所述電極層上，且所述半導體晶片的面積分別小於所述虛設晶片的面積以及所述電極層的面積。
如請求項8所述的半導體封裝，其中所述多條第一接合導線從所述多個第一晶片焊墊而縱向地橫越所述半導體晶片以及所述虛設晶片以延伸至所述多個第一基板焊墊，所述多條第二接合導線從所述多個第二晶片焊墊而縱向地橫越所述半導體晶片以延伸至所述電極層上，且所述多條第三接合導線從所述電極層上而縱向地橫越所述虛設晶片以延伸至所述至少一第二基板焊墊。