TWI707337B - 具一對多級輸出設計之陣列上閘極驅動電路 - Google Patents
具一對多級輸出設計之陣列上閘極驅動電路 Download PDFInfo
- Publication number
- TWI707337B TWI707337B TW108139906A TW108139906A TWI707337B TW I707337 B TWI707337 B TW I707337B TW 108139906 A TW108139906 A TW 108139906A TW 108139906 A TW108139906 A TW 108139906A TW I707337 B TWI707337 B TW I707337B
- Authority
- TW
- Taiwan
- Prior art keywords
- drive
- signal
- circuit
- input signal
- output
- Prior art date
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
Abstract
本發明係有關一種具一對多級輸出設計之陣列上閘極驅動電路，其具有
複數個驅動電路，每一個驅動電路分別包含一共用移位暫存電路與一輸出級電路，並由共用移位暫存電路分別對輸出級電路之複數個輸出單元產生驅動輸入訊號，藉此讓每一個驅動電路皆為簡化並共用移位暫存電路於該些個輸出單元。
Description
本發明係有關一種控制電路，尤其是一種具一對多級輸出設計之陣列上閘極驅動電路。
液晶顯示器技術是微電子技術與光學技術巧妙結合的一種技術，被廣泛應用於行動裝置上，其中液晶顯示器設有一陣列上閘極驅動電路與一資料驅動電路，而移位暫存器(shift register)被廣泛應用於液晶顯示器的閘級、資料驅動電路，用以依據各資料線取樣資料信號之時序，而在各閘極線產生掃描信號。在資料驅動電路中，移位暫存器用以輸出選取信號至各資料線，使得影像資料可依序被寫入各資料線。另外，在陣列上閘極驅動電路中，移位暫存器用以產生一掃描信號至各閘極線，使各畫素依各自對應之時序將供應至各資料線之影像信號寫入各畫素。
因應消費者使用習慣趨勢改變，產品逐漸朝向高信賴性、可廣域操作以及窄邊框演進。傳統陣列上閘極驅動電路(GOA，Gate driver On Array)可區分為訊號傳遞部、抗雜訊部、閘極脈波(Gate pulse)輸出部，訊號傳遞部為傳遞GOA驅動電路內部運作所需的輸入訊號，攸關GOA驅動電路之訊號傳遞性，抗雜訊部為GOA驅動電路內部對於維持輸出訊號穩定之電路，攸關其信賴性，Gate pulse輸出部為GOA電路輸出訊號至閘極線(gate line)。然而，以八級GOA電路為例，具重覆八次之單級GOA電路，可以觀察到訊號傳遞部、抗雜訊部佔了八級GOA電路大部分面積，若能夠降低此功能電路佈局面積，即能夠達到窄邊框效果。
基於上述之問題，本發明提供一種具一對多級輸出設計之陣列上閘極驅動電路，其藉由共用移位暫存器之電路設計，而簡化閘極驅動電路之連接關係，以減少電路面積。並進一步藉由合成共用移位暫存器之輸出訊號而增加輸出級電路的電路信賴性。
本發明之主要目的，提供一種具一對多級輸出設計之陣列上閘極驅動電路，其藉由複數個輸出單元共用移位暫存電路，以簡化每一級驅動電路，因而簡化閘極驅動電路並減少電路面積，且可維持共用電路之輸出電壓。
本發明之次要目的，提供一種具一對多級輸出設計之陣列上閘極驅動電路，其提供一對多級輸出設計之陣列上閘極驅動電路產生合成之驅動輸入訊號，因而進一步依據合成之驅動輸入訊號改善電路信賴性。
本發明揭示了一種具一對多級輸出設計之陣列上閘極驅動電路，其具有複數個驅動電路，其分別包含一共用移位暫存電路與一輸出級電路，其中該共用移位暫存電路為提供驅動輸入訊號至該輸出級電路，而該輸出級電路藉由複數個輸出單元分別接收該驅動輸入訊號以及另一級的驅動輸入訊號而產生合成訊號，用以產生閘極驅動訊號。藉由上述之輸出級電路中的該些個輸出單元共用該共用移位暫存電路，因而簡化閘極驅動電路的連接關係，並減少移位暫存器的使用面積。
10:陣列上閘極驅動電路
20:共用移位暫存電路
30:輸出級電路
32:輸出單元
32A:第一級輸出單元
322:第一驅動輸入單元
322A:第一驅動輸入單元
324:第二驅動輸入單元
324A:第二驅動輸入單元
326:驅動輸出單元
326A:驅動輸出單元
32B:第二級輸出單元
322B:第一驅動輸入單元
324B:第二驅動輸入單元
326B:驅動輸出單元
40:抑制電路
42:第一雜訊抑制單元
44:第二雜訊抑制單元
CLK:時脈訊號
CLK4:第四時脈訊號
CLK5:第五時脈訊號
CLK6:第六時脈訊號
CLK7:第七時脈訊號
CLK8:第八時脈訊號
CLK9:第九時脈訊號
CLK10:第十時脈訊號
CLK11:第十一時脈訊號
D:汲極端
G:閘極端
Gm:驅動輸入訊號
Gm1:驅動輸入訊號
Gm2:另一級驅動輸入訊號
Gm+1:另一級驅動輸入訊號
Gn:驅動輸出訊號
Gu:節點
GuA:節點
GuB:節點
G1:第一驅動輸出訊號
G2:第二驅動輸出訊號
G3:第三驅動輸出訊號
G4:第四驅動輸出訊號
G5:第五驅動輸出訊號
G6:第六驅動輸出訊號
G7:第七驅動輸出訊號
G8:第八驅動輸出訊號
SGu:合成訊號
SGuA:合成訊號
SGuB:合成訊號
VSS:參考電位
V1:第一電位
V2:第二電位
V3:第三電位
V4:第四電位
V5:第五電位
V6:第六電位
V11:第十一電位
V12:第十二電位
V13:第十三電位
V14:第十四電位
V15:第十五電位
V16:第十六電位
V17:第十七電位
V18:第十八電位
V19:第十九電位
V20:第二十電位
V21:第二十一電位
V22:第二十二電位
第一圖：其為本發明之一實施例之方塊圖；第二圖：其為本發明之一實施例之輸出單元之方塊圖；第三圖：其為本發明之一實施例之訊號合成之方塊圖；第四A圖：其為本發明之一實施例之合成訊號對時脈訊號之波形圖；第四B圖：其為本發明之一實施例之合成訊號對驅動輸入訊號之波形圖；
第五圖：其為本發明之一實施例之電位改善之波形圖；第六圖：其為本發明之一實施例之時脈訊號對驅動輸入訊號之波形圖；第七圖：其為本發明之一實施例之時脈訊號對合成訊號之波形圖；以及第八圖：其為本發明之另一實施例之方塊圖；第九圖：其為本發明之另一實施例之輸出單元之方塊圖。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以實施例及配合說明，說明如後：
有鑑於習知訊號傳遞、抗雜訊電路佔了GOA電路大部分面積，若能夠降低此訊號傳遞、抗雜訊電路之電路佈局面積，即能夠達到窄邊框效果，據此，本發明遂提出一種具一對多級輸出設計之陣列上閘極驅動電路，以解決習知技術所造成之電路面積問題。
以下，將進一步說明本發明揭示一種具一對多級輸出設計之陣列上閘極驅動電路所包含之特性、所搭配之結構：
首先，請參閱第一圖，其為本發明之一實施例之方塊圖。如圖所示，本發明之具一對多級輸出設計之陣列上閘極驅動電路10，其包含一共用移位暫存電路20與一輸出級電路30，其中輸出級電路30包含複數個輸出單元32。共用移位暫存電路20耦接至一輸出級電路30，也就是進一步耦接至每一輸出單元32，本實施例之輸出級電路30為以8個輸出單元為舉例，但本發明不限於8個，可依使用需求而將共用移位暫存電路20設計為共用2、4、16甚至32個輸出單元32，本實施例係以現階段技術而言，訊號響應較佳，且較為簡化之電路作為舉例，因此以輸出級電路30設有8個輸出單元作為舉例說明。
接續上述，輸出級電路30除了接收共用移位暫存電路20所產生之驅動輸入訊號Gm，更進一步接收另一級共用移位暫存電路(圖未示)之一另一級驅動輸入訊號Gm+1，因此，輸出級電路30之該些個輸出單元32分別依據驅動輸
入訊號Gm與另一級驅動輸入訊號Gm+1產生一合成訊號SGu(如第二圖所示)，因而分別依據所接收之合成訊號SGu而產生對應之驅動輸出訊號G1至G8。
如第一圖與第二圖所示，該些個輸出級電路30包含該些個輸出單元32，本實施例係以第一級輸入單元32A與第二級輸入單元32B作為舉例說明，第一級輸入單元32A包含一第一驅動輸入單元322A、一第二驅動輸入單元324A與一驅動輸出單元326A，第二級輸入單元32B包含一第一驅動輸入單元322B、一第二驅動輸入單元324B與一驅動輸出單元326B。其中，輸出級電路30進一步接收複數個時脈訊號CLK4-11，特別是該些輸出單元32分別接收該些個時脈訊號CLK4-11，其可基於前一級電路，因此，本實施例自第四時脈訊號CLK4輸入至第一個輸入單元32，而依序從第四時脈訊號CLK4至第十一時脈訊號CLK11分別輸入至對應的輸入單元32。
而，節點GuA、GuB，基於第一級輸入單元32A之第一驅動輸入單元322A與第二驅動輸入單元324A為分別接收驅動輸入訊號Gm與另一級驅動輸入訊號Gm+1，驅動輸入訊號Gm結合另一級驅動輸入訊號Gm+1而輸入至節點GuA，而第二級輸入單元32B之第一驅動輸入單元322A與第二驅動輸入單元324A亦是分別接收驅動輸入訊號Gm與另一級驅動輸入訊號Gm+1，驅動輸入訊號Gm結合另一級驅動輸入訊號Gm+1而輸入至節點GuB，且第一級輸入單元32A之驅動輸出單元326A耦接第四時脈訊號CLK4與參考電位VSS，使節點GuA進一步耦合第四時脈訊號CLK4，以形成合成訊號SGuA進一步耦合第四時脈訊號CLK4，以產生驅動輸出訊號G1；而第二級輸入單元32B之驅動輸出單元326B耦接第五時脈訊號CLK5與參考電位VSS，使節點GuB進一步耦合第五時脈訊號CLK5，以形成合成訊號SGuB進一步耦合第五時脈訊號CLK5，以產生驅動輸出訊號G2；由於後續級輸入單元皆是分別接收驅動輸入訊號Gm與另一級驅動輸入訊號Gm+1並依序耦接時脈訊號，因此不再贅述。
如第三圖所示，該些個輸出單元32分別包含一第一驅動輸入單元322、一第二驅動輸入單元324與一驅動輸出單元326，而驅動輸出單元326耦接時脈訊號CLK與參考電位VSS。合成訊號SGu為形成於節點Gu，即節點Gu耦接於第
一驅動輸入單元322、第二驅動輸入單元324與驅動輸出單元326之間，因而讓第一驅動輸入單元322與第二驅動輸入單元324之輸出訊號於節點Gu形成合成訊號SGu，再者，當驅動輸出單元326導通時，合成訊號SGu進一步耦合時脈訊號CLK，如此合成訊號SGu將如第四A圖與第四B圖所示，驅動輸入訊號Gm經耦合時脈訊號CLK後，自第一電位V1上升至第二電位V2，第二電位V2即為一次耦合電位，再經電晶體特性，而下滑至第三電位V3，倘若合成訊號SGu無另一級驅動輸入訊號Gm+1，則會自第三電位V3下滑第四電位V4，但是本發明之合成訊號SGu藉由另一級驅動輸入訊號Gm+1，而具有二次耦合電位V5，後經電晶體特性，而下滑至第六電位V6，自第一電位V1至第六電位V6而形成一操作區間之電位，也就是上述一次耦合電位與二次耦合電位皆位於操作區間，且驅動輸入訊號Gm與另一級驅動輸入訊號Gm+1亦是對應於操作區間。且本發明之上述操作區間之電位變化使本發明之閘極驅動電路10所驅動之薄膜電晶體(圖未示)具較佳之驅動電流。
如第五圖所示，一併參閱第四B圖，本發明之合成訊號SGu於驅動輸入訊號Gm結合另一級驅動輸入訊號Gm+1以及無結合另一級驅動輸入訊號Gm+1的情況下經耦合時脈訊號CLK後，會產生電位落差，因而讓第十一電位V11經升壓至第十二電位V12而下滑至第十六電位V16的操作區間與第十一電位V11經升壓至第十七電位V17而二次耦合至第十九電位V19而下滑至第二十二電位V22之操作區間有所不同，例如：第十七電位V17與第十九電位V19使驅動輸出訊號Gn維持訊號強度，第二十一電位V21與第二十二電位V22相較於第十五電位V15與第十六電位V16具較佳之電位，因而讓節點Gu之下拉電位增加，如此本發明使陣列上閘極驅動電路10之電路信賴性增加，例如：維持共用電路之輸出電壓。
因此，如第六圖與第七圖所示，一併參閱第一圖至第三圖，驅動輸入訊號Gm1與另一級驅動輸入訊號Gm2供輸出級電路30分別輸入至每一個輸入單元32，而驅動輸入訊號Gm1與另一級驅動輸入訊號Gm2分別於每一個輸入單元32結合而形成合成輸入訊號Gm’，因而耦合每一級輸出單元32所接收之時脈訊號，如此輸出級電路30方可透過輸出單元32輸出驅動輸出訊號Gn，本實施例
係以8個輸出單元為舉例說明，對應於輸出級電路30之第四時脈訊號CLK4至第十一時脈訊號CLK11分別作為輸出級電路30之輸入驅動訊號，因而在合成輸入訊號Gm’控制輸出級電路30導通，而讓第四時脈訊號CLK4至第十一時脈訊號CLK11所對應之每一級輸出單元32分別產生第一驅動輸出訊號G1至第八驅動輸出訊號G8，也就是參照第四時脈訊號CLK4輸入至對應之輸出單元32而產生第一驅動輸出訊號G1，依序至第十一時脈訊號CLK11輸入至對應之輸出單元32而產生第八驅動輸出訊號G8。
請參閱第八圖與第九圖，其為本發明之另一實施例之方塊圖，其中第一圖至第二圖與第八圖至第九圖之差異在於第八圖進一步包含一抑制電路40，而抑制電路40進一步包含一第一雜訊抑制單元42與一第二雜訊抑制單元44，且第一雜訊抑制單元42分別耦接至驅動輸出單元326A、326B之閘極端G，以抑制驅動輸出單元326A、326B之閘極端G的雜訊，而第二雜訊抑制單元44分別耦接於驅動輸出單元326A、326B之汲極端D，以抑制驅動輸出單元326A、326B之汲極端D的雜訊。
以上所述之實施例是以驅動輸入訊號Gm、Gm+1及其相關驅動電路做舉例說明，除此之外，本發明更可進一步擴展驅動輸入訊號，例如：驅動輸入訊號Gm搭配另一驅動輸入訊號Gm+1與再一驅動輸入訊號Gm+2，抑或驅動輸入訊號Gm改以結合再一驅動輸入訊號Gm+2，以產生對應之合成輸入訊號Gm’，用以驅動輸出級電路30，進一步達到簡化閘極驅動電路並減少電路面積以及可維持共用電路之輸出電壓的目的。
綜上所述，本發明之具一對多級輸出設計之陣列上閘極驅動電路，其透過共用移位暫存電路提供驅動輸入訊號至輸出級電路之每一個輸出單元，並讓輸出級電路之每一個輸出單元耦接另一級共用移位暫存電路之另一級驅動輸入訊號，而提升輸出單元內之合成訊號的訊號強度增加以及增加雜訊抑制強度。同時進一步針讓合成訊號中具有二次耦合電位以及較佳之下拉電位，因而提升電路信賴性。
故本發明實為一具有新穎性、進步性及可供產業上利用者，應符合我國專利法專利申請要件無疑，爰依法提出發明專利申請，祈 鈞局早日賜准專利，至感為禱。
惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
30:輸出級電路
32A:第一級輸出單元
322A:第一驅動輸入單元
324A:第二驅動輸入單元
326A:驅動輸出單元
32B:第二級輸出單元
322B:第一驅動輸入單元
324B:第二驅動輸入單元
326B:驅動輸出單元
CLK4:第四時脈訊號
CLK5:第五時脈訊號
CLK6:第六時脈訊號
CLK7:第七時脈訊號
CLK8:第八時脈訊號
CLK9:第九時脈訊號
CLK10:第十時脈訊號
CLK11:第十一時脈訊號
G1:第一驅動輸出訊號
G2:第二驅動輸出訊號
Gm:驅動輸入訊號
Gm+1:另一級驅動輸入訊號
GuA:節點
GuB:節點
VSS:參考電位
Claims (10)
- 一種具一對多級輸出之陣列上閘極驅動電路，其包含：至少一個驅動電路，其分別包含：一共用移位暫存電路，其產生一驅動輸入訊號；一輸出級電路，其包含複數個輸出單元，該些個輸出單元分別接收該驅動輸入訊號與至少一另一級共用移位暫存電路產生之一另一級驅動輸入訊號，該些個輸出單元分別合成該驅動輸入訊號與該另一級驅動輸入訊號產生一合成訊號，該些個輸出單元分別依據該合成訊號產生一閘極驅動訊號。
- 如申請專利範圍第1項所述之陣列上閘極驅動電路，其中該些個輸出單元分別包含：一第一驅動輸入單元，耦接該驅動輸入訊號；一第二驅動輸入單元，耦接該另一級驅動輸入訊號，該驅動輸入訊號與該另一級驅動輸入訊號耦合成該合成訊號；以及一驅動輸出單元，耦接一時脈訊號與一參考電位，並依據該合成訊號產生該閘極驅動訊號。
- 如申請專利範圍第2項所述之陣列上閘極驅動電路，其中該驅動輸出單元更進一步耦接至一節點，該節點並耦接該第一驅動輸入單元與該第二驅動輸入單元，該驅動輸入訊號與該另一級驅動輸入訊號耦於該節點形成該合成訊號。
- 如申請專利範圍第2或3項所述之陣列上閘極驅動電路，其中該驅動輸入訊號與該另一級驅動輸入訊號為分別透過第一驅動輸入單元與該第二驅動輸入單元使該合成訊號具有一一次耦合電位與一二次耦合電位。
- 如申請專利範圍第2項所述之陣列上閘極驅動電路，其中該合成訊號具有一一次耦合電位與一二次耦合電位，使該驅動輸出單元之一操作區間的電位增加。
- 如申請專利範圍第5項所述之陣列上閘極驅動電路，其中該驅動輸入訊號與該另一級驅動輸入訊號對應於該操作區間。
- 如申請專利範圍第2項所述之陣列上閘極驅動電路，更包含一抑制電路，該抑制電路包含一第一雜訊抑制單元與一第二雜訊抑制單元，該第一雜訊抑制單元與該第二雜訊抑制單元分別耦接於該驅動輸出單元之一閘極端與一汲極端，以抑制該閘極端與該汲極端之雜訊。
- 如申請專利範圍第3項所述之陣列上閘極驅動電路，其中該合成訊號使該節點之一下拉電位增加。
- 如申請專利範圍第1項所述之陣列上閘極驅動電路，其中該合成訊號之一操作區間對應於一時脈訊號。
- 如申請專利範圍第1項所述之陣列上閘極驅動電路，其中該些個輸出單元分別進一步依據一時脈訊號產生該閘極驅動訊號。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108139906A TWI707337B (zh) | 2019-11-04 | 2019-11-04 | 具一對多級輸出設計之陣列上閘極驅動電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108139906A TWI707337B (zh) | 2019-11-04 | 2019-11-04 | 具一對多級輸出設計之陣列上閘極驅動電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI707337B true TWI707337B (zh) | 2020-10-11 |
| TW202119384A TW202119384A (zh) | 2021-05-16 |
Family
ID=74091745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108139906A TWI707337B (zh) | 2019-11-04 | 2019-11-04 | 具一對多級輸出設計之陣列上閘極驅動電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI707337B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220366118A1 (en) * | 2020-09-21 | 2022-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for optimizing floor plan for an integrated circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200849194A (en) * | 2007-03-30 | 2008-12-16 | Sony Corp | Display apparatus and driving method therefor |
| TWI402794B (zh) * | 2005-07-25 | 2013-07-21 | Samsung Display Co Ltd | 顯示裝置及驅動裝置及其驅動方法 |
| TWI515709B (zh) * | 2014-02-14 | 2016-01-01 | 友達光電股份有限公司 | 顯示器及其放電控制電路 |
| US20170323612A1 (en) * | 2014-10-28 | 2017-11-09 | Sharp Kabushiki Kaisha | Unit shift register circuit, shift register circuit, control method for unit shift register circuit, and display device |
| TWM589347U (zh) * | 2019-11-04 | 2020-01-11 | 凌巨科技股份有限公司 | 具一對多級輸出設計之陣列上閘極驅動電路 |
-
2019
- 2019-11-04 TW TW108139906A patent/TWI707337B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402794B (zh) * | 2005-07-25 | 2013-07-21 | Samsung Display Co Ltd | 顯示裝置及驅動裝置及其驅動方法 |
| TW200849194A (en) * | 2007-03-30 | 2008-12-16 | Sony Corp | Display apparatus and driving method therefor |
| TWI515709B (zh) * | 2014-02-14 | 2016-01-01 | 友達光電股份有限公司 | 顯示器及其放電控制電路 |
| US20170323612A1 (en) * | 2014-10-28 | 2017-11-09 | Sharp Kabushiki Kaisha | Unit shift register circuit, shift register circuit, control method for unit shift register circuit, and display device |
| TWM589347U (zh) * | 2019-11-04 | 2020-01-11 | 凌巨科技股份有限公司 | 具一對多級輸出設計之陣列上閘極驅動電路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220366118A1 (en) * | 2020-09-21 | 2022-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for optimizing floor plan for an integrated circuit |
| US11853675B2 (en) | 2020-09-21 | 2023-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for optimizing floor plan for an integrated circuit |
| US11893334B2 (en) * | 2020-09-21 | 2024-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for optimizing floor plan for an integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202119384A (zh) | 2021-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7417614B2 (en) | Liquid crystal display device with influences of offset voltages reduced | |
| KR100523509B1 (ko) | 시프트 레지스터 및 이를 사용한 표시장치 | |
| US9330782B2 (en) | Shift register and display device having the same | |
| US9201445B2 (en) | Gate driving circuit for thin film transistor liquid crystal display and thin film transistor liquid crystal display | |
| US7952553B2 (en) | Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same | |
| TWI452560B (zh) | 移位暫存裝置及顯示系統 | |
| US7844026B2 (en) | Shift register with six transistors and liquid crystal display using the same | |
| JP5410793B2 (ja) | 表示装置 | |
| US20100054392A1 (en) | Shift register | |
| TWI395185B (zh) | 用於液晶顯示器之多工驅動電路 | |
| KR102135942B1 (ko) | 액정 디스플레이 장치 및 goa 회로 | |
| US7352314B2 (en) | Digital-to-analog converter circuit | |
| US20070115243A1 (en) | Precharging circuits for a signal line of an Liquid Crystal Display (LCD) in which the precharge voltage is based on the magnitude of a gray-scale voltage corresponding to image data and related LCD systems, drivers, and methods | |
| US20070290983A1 (en) | Output circuit of a source driver, and method of outputting data in a source driver | |
| KR20120082209A (ko) | 게이트 구동 회로 및 그것을 포함하는 표시 장치 | |
| US20070030239A1 (en) | Flat panel display, display driving apparatus thereof and shift register thereof | |
| CN100549773C (zh) | 用于液晶显示器中的受控转变的电路、设备和方法 | |
| TWI707337B (zh) | 具一對多級輸出設計之陣列上閘極驅動電路 | |
| JP2007128029A (ja) | 表示装置 | |
| JP3764733B2 (ja) | 低電圧クロック信号を用いる連続パルス列発生器 | |
| TWM589347U (zh) | 具一對多級輸出設計之陣列上閘極驅動電路 | |
| CN112542198B (zh) | 一种移位寄存器及显示面板 | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| US7675499B2 (en) | Display device | |
| TWI385626B (zh) | 位移暫存器及液晶顯示器 |