TWI762274B

TWI762274B - 電路參數調整系統、方法及主機系統

Info

Publication number: TWI762274B
Application number: TW110113876A
Authority: TW
Inventors: 郭育瑋; 吳彥廷; 陳聖文; 廖國堯
Original assignee: 群聯電子股份有限公司
Priority date: 2021-04-19
Filing date: 2021-04-19
Publication date: 2022-04-21
Also published as: TW202242661A

Abstract

一種電路參數調整系統、方法及主機系統。所述電路參數調整系統包括處理電路、中繼電路及記憶體儲存裝置。所述處理電路用以經由所述中繼電路傳送指令至所述記憶體儲存裝置，以指示所述記憶體儲存裝置提供訊號品質資訊。所述處理電路更用以從所述記憶體儲存裝置接收所述訊號品質資訊並根據所述訊號品質資訊調整所述中繼電路的電路參數。

Description

電路參數調整系統、方法及主機系統

本發明是有關於一種電路參數調整技術，且特別是有關於一種電路參數調整系統、方法及主機系統。

訊號中繼器(re-driver)一般可用以延長訊號的傳輸距離。但是，在不同的使用環境及/或不同的配置條件下，訊號中繼器所預設使用的電路參數可能導致訊號中繼器對訊號的調變效率不佳。

本發明提供一種電路參數調整系統、方法及主機系統，可提高對於中繼電路使用的電路參數的調整效率。

本發明的範例實施例提供一種電路參數調整系統，其包括處理電路、中繼電路及記憶體儲存裝置。所述中繼電路耦接至所述處理電路。所述記憶體儲存裝置耦接至所述中繼電路。所述處理電路用以經由所述中繼電路傳送指令至所述記憶體儲存裝置。所述指令用以指示所述記憶體儲存裝置提供訊號品質資訊。所述處理電路更用以從所述記憶體儲存裝置接收所述訊號品質資訊。所述處理電路更用以根據所述訊號品質資訊調整所述中繼電路的電路參數。

在本發明的一範例實施例中，所述中繼電路用以調變在所述處理電路與所述記憶體儲存裝置之間傳遞的訊號，以延長所述訊號的傳輸距離。

在本發明的一範例實施例中，所述中繼電路包括發送端電路，且經調整的所述電路參數為所述發送端電路的至少一設定參數。

本發明的範例實施例另提供一種電路參數調整方法，其包括：經由中繼電路傳送指令至記憶體儲存裝置，其中所述指令用以指示所述記憶體儲存裝置提供訊號品質資訊；從所述記憶體儲存裝置接收所述訊號品質資訊；以及根據所述訊號品質資訊調整所述中繼電路的電路參數。

在本發明的一範例實施例中，所述的電路參數調整方法更包括：經由所述中繼電路調變在處理電路與所述記憶體儲存裝置之間傳遞的訊號，以延長所述訊號的傳輸距離。

在本發明的一範例實施例中，所述訊號品質資訊反映所述記憶體儲存裝置經由所述中繼電路接收到的測試訊號的訊號品質。

在本發明的一範例實施例中，所述訊號品質資訊反映所述記憶體儲存裝置經由所述中繼電路接收到的所述測試訊號的訊號恢復狀態、訊號眼寬狀態、訊號眼高狀態及訊號邊緣狀態的至少其中之一。

在本發明的一範例實施例中，經調整的所述電路參數用以提高所述中繼電路的運作效能。

在本發明的一範例實施例中，所述處理電路與所述中繼電路設置於同一主機板上。

在本發明的一範例實施例中，所述中繼電路包括發送端電路，且根據所述訊號品質資訊調整所述中繼電路的所述電路參數的步驟包括：根據所述訊號品質資訊調整所述發送端電路的至少一設定參數。

在本發明的一範例實施例中，所述記憶體儲存裝置包括接收端電路。所述記憶體儲存裝置的所述接收端電路耦接至所述中繼電路的所述發送端電路。所述記憶體儲存裝置的所述接收端電路的至少一設定參數是由所述記憶體儲存裝置設定。

在本發明的一範例實施例中，所述記憶體儲存裝置可插拔式地安裝於所述主機板上。

在本發明的一範例實施例中，所述記憶體儲存裝置包括外接式儲存裝置。

本發明的範例實施例另提供一種主機系統，其經由中繼電路耦接至記憶體儲存裝置。所述主機系統包括處理電路。所述處理電路用以運行控制程式以：對所述中繼電路進行初始化設定；經由初始化後的所述中繼電路與所述記憶體儲存裝置執行交握程序；經由所述中繼電路傳送開發者指令至所述記憶體儲存裝置，以指示所述記憶體儲存裝置提供訊號品質資訊；以及根據所述訊號品質資訊調整所述中繼電路的電路參數。

在本發明的一範例實施例中，所述記憶體儲存裝置包括接收端電路，其耦接至所述中繼電路。在所述交握程序中，所述記憶體儲存裝置自動調整所述接收端電路的至少一設定參數。

基於上述，處理電路可經由中繼電路傳送特定指令至記憶體儲存裝置，以指示所述記憶體儲存裝置提供訊號品質資訊。接著，處理電路可從所述記憶體儲存裝置接收所述訊號品質資訊並根據所述訊號品質資訊調整所述中繼電路的電路參數。藉此，可提高對於中繼電路使用的電路參數的調整效率。

圖1是根據本發明的一範例實施例所繪示的電路參數調整系統的示意圖。請參照圖1，系統(亦稱為電路參數調整系統)10包括處理電路11、中繼電路(re-driving circuit)12及記憶體儲存裝置13。處理電路11可經由中繼電路12存取記憶體儲存裝置13。例如，處理電路11可包括中央處理單元(Central Processing Unit, CPU)、或是其他可程式化之一般用途或特殊用途的微處理器、數位訊號處理器(Digital Signal Processor, DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits, ASIC)、可程式化邏輯裝置(Programmable Logic Device, PLD)或其他類似裝置或這些裝置的組合。

中繼電路12耦接至處理電路11與記憶體儲存裝置13。例如，中繼電路12可設置於處理電路11與記憶體儲存裝置13之間的訊號傳遞路徑上。中繼電路12可用以調變在處理電路11與記憶體儲存裝置13之間傳遞的訊號，以延長所述訊號的傳輸距離。例如，中繼電路12可包括訊號中繼器(Re-driver)。

記憶體儲存裝置13用以非揮發性地儲存資料。例如，記憶體儲存裝置13可包括隨身碟、記憶卡、固態硬碟(Solid State Drive, SSD)或無線記憶體儲存裝置等外接式儲存裝置。或者，記憶體儲存裝置13也可包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置等嵌入式儲存裝置。

在一範例實施例中，處理電路11與中繼電路12設置於主機板14上並經由主機板14彼此通訊。在一範例實施例中，處理電路11、中繼電路12及記憶體儲存裝置13皆設置於主機板14上並經由主機板14彼此通訊。

在一範例實施例中，記憶體儲存裝置13可藉由嵌入式的安裝方式內嵌於主機板14上。在一範例實施例中，記憶體儲存裝置13亦可以藉由高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)插槽、序列先進附件(Serial Advanced Technology Attachment, SATA)插槽、通用序列匯流排(Universal Serial Bus, USB)插槽或類似的匯流排插槽而可插拔式地安裝於主機板14上(即電性連接至主機板14)。

在一範例實施例中，處理電路11可經由中繼電路12傳送至少一指令至記憶體儲存裝置13。例如，所述指令可包括預先定義的開發者指令或類似指令。所述指令可用以指示記憶體儲存裝置13提供訊號品質資訊。

在一範例實施例中，所述訊號品質資訊可由記憶體儲存裝置13產生。所述訊號品質資訊可反映記憶體儲存裝置13經由中繼電路12接收到的測試訊號的訊號品質。所述測試訊號可由處理電路11產生並經由中繼電路12調變後傳送至傳送記憶體儲存裝置13。記憶體儲存裝置13可根據所接收到的測試訊號產生所述訊號品質資訊。

在一範例實施例中，響應於所述指令，記憶體儲存裝置13可將所述訊號品質資訊提供給處理電路11。然後，處理電路11可根據所述訊號品質資訊調整中繼電路12的電路參數。經調整的電路參數可用以提高中繼電路12的運作效能。例如，經調整的電路參數可改善經由中繼電路12在處理電路11與記憶體儲存裝置13之間傳輸的訊號的訊號品質，從而提高中繼電路12的運作效能。

圖2至圖5是根據本發明的一範例實施例所繪示的調整中繼電路的電路參數的示意圖。請參照圖2，在一範例實施例中，處理電路11包括控制程式21，中繼電路12包括調變電路22且記憶體儲存裝置13包括訊號接收電路23。

處理電路11可運行控制程式21以產生測試訊號TS(i)。i可以為任意正整數。測試訊號TS(i)可經由中繼電路12傳送至記憶體儲存裝置13。其中，測試訊號TS(i)可先被傳送至中繼電路12。當接收到測試訊號TS(i)時，調變電路22可根據一或多個電路參數來自動對測試訊號TS(i)進行調變。例如，所述調變可包括改變測試訊號TS(i)的電壓、波形或頻率等各式電氣特徵。經調變電路22調變的測試訊號TS(i)可被傳送至記憶體儲存裝置13。

訊號接收電路23可經由中繼電路12接收測試訊號TS(i)。當接收到測試訊號TS(i)時，訊號接收電路23可對測試訊號TS(i)進行訊號恢復等前處理並對測試訊號TS(i)進行分析。訊號接收電路23可根據測試訊號TS(i)的分析結果產生與測試訊號TS(i)有關的訊號品質資訊(例如圖4的訊號品質資訊SQ(i))。與測試訊號TS(i)有關的訊號品質資訊可反映所接收到的測試訊號TS(i)的訊號品質。訊號接收電路23可將所述訊號品質資訊暫存於記憶體儲存裝置13中。

請參照圖3，接續於圖2的範例實施例，在傳送測試訊號TS(i)之後，處理電路11可運行控制程式21以產生開發者指令VC(i)。開發者指令VC(i)對應於測試訊號TS(i)。處理電路11可經由中繼電路12將開發者指令VC(i)傳送至記憶體儲存裝置13。開發者指令VC(i)可用以指示記憶體儲存裝置13提供與測試訊號TS(i)有關的訊號品質資訊。

請參照圖4，接續於圖3的範例實施例，在接收到開發者指令VC(i)之後，響應於開發者指令VC(i)，記憶體儲存裝置13可讀取先前儲存的與測試訊號TS(i)有關的訊號品質資訊SQ(i)。此外，響應於開發者指令VC(i)，記憶體儲存裝置13可經由中繼電路12將訊號品質資訊SQ(i)傳送至處理電路11。

請參照圖5，接續於圖4的範例實施例，在接收到訊號品質資訊SQ(i)之後，處理電路11可根據訊號品質資訊SQ(i)獲得經由調變電路22傳送至記憶體儲存裝置13的測試訊號TS(i)的訊號品質。根據訊號品質資訊SQ(i)，處理電路11可運行控制程式21發送參數調整指令ADJ(i)至中繼電路12。中繼電路12可根據參數調整指令ADJ(i)來調整調變電路22的一或多個電路參數。

在一範例實施例中，處理電路11可根據訊號品質資訊SQ(i)評估當前調變電路22所使用的電路參數是否適當(例如是否達到相對較佳的訊號傳輸品質)。若不適當(例如未達到相對較佳的訊號傳輸品質)，處理電路11可運行控制程式21發送參數調整指令ADJ(i)至中繼電路12，以持續對調變電路22的一或多個電路參數進行調整。反之，若適當(例如已達到相對較佳的訊號傳輸品質)，則處理電路11可不發送參數調整指令ADJ(i)。

須注意的是，圖2至圖5的範例實施例中所提及的操作可被重複執行多次，以持續根據調變電路22對測試訊號TS(i)的調變結果(或訊號品質資訊SQ(i))來調整調變電路22所使用的電路參數。例如，當i=1時，測試訊號TS(1)可先被調變電路22調變並傳送至記憶體儲存裝置13。然後，處理電路11可使用開發者指令VC(1)向記憶體儲存裝置13請求訊號品質資訊SQ(1)。訊號品質資訊SQ(1)可反映記憶體儲存裝置13所接收到的測試訊號TS(1)的訊號品質。根據記憶體儲存裝置13所提供的訊號品質資訊SQ(1)，處理電路11可藉由參數調整指令ADJ(i)來調整調變電路22的特定電路參數。接著，當i=2、3或其他數值時，圖2至圖5的範例實施例中所提及的操作可被重複，直到完成對調變電路22的參數調整操作。

在一範例實施例中，中繼電路12包括接收端電路(亦稱為第一接收端電路)與發送端電路(亦稱為第一發送端電路)，且記憶體儲存裝置13也包括接收端電路(亦稱為第二接收端電路)與發送端電路(亦稱為第二發送端電路)。中繼電路12中的接收端電路(即第一接收端電路)與記憶體儲存裝置13中的接收端電路(即第二接收端電路)皆屬於RX電路並用以從外部接收訊號。中繼電路12中的發送端電路(即第一發送端電路)與記憶體儲存裝置13中的發送端電路(即第二發送端電路)皆屬於TX電路並用以發送訊號。

在一範例實施例中，中繼電路12中的發送端電路(即第一發送端電路)耦接至記憶體儲存裝置13中的接收端電路(即第二接收端電路)。在一範例實施例中，中繼電路12中的發送端電路(即第一發送端電路)可發送測試訊號TS(i)至記憶體儲存裝置13中的接收端電路(即第二接收端電路)。在一範例實施例中，調變電路22可設置於第一發送端電路中。在一範例實施例中，訊號接收電路23可設置於第二接收端電路中。

在一範例實施例中，在傳遞測試訊號TS(i)的過程中，中繼電路12可經由第一接收端電路從處理電路11接收測試訊號TS(i)並經由第一發送端電路中的調變電路22來調變測試訊號TS(i)。經調變的測試訊號TS(i)可經由第一發送端電路傳送至記憶體儲存裝置13。記憶體儲存裝置13可經由第二接收端電路中的訊號接收電路23接收測試訊號TS(i)並產生對應於測試訊號TS(i)的訊號品質資訊SQ(i)。訊號品質資訊SQ(i)可經由第二發送端電路傳送至中繼電路12並經由中繼電路12傳送至處理電路11。然後，處理電路11可根據訊號品質資訊SQ(i)發送參數調整指令ADJ(i)至中繼電路12，以藉由參數調整指令ADJ(i)來調整第一發送端電路的至少一設定參數。例如，中繼電路12中經調整的設定參數可包括第一發送端電路(或調變電路22)中的訊號放大器的設定參數等可改變由第一發送端電路輸出的訊號的電壓、波形或頻率等各式電氣特徵之參數。此外，記憶體儲存裝置13中的發送端電路(即第二發送端電路)及/或接收端電路(即第二接收端電路)的至少一設定參數是由記憶體儲存裝置13本身進行設定及/或調整。例如，記憶體儲存裝置13中經調整的設定參數可包括第二接收端電路(或訊號接收電路23)中的等化器電路的設定參數。

在一範例實施例中，在將中繼電路12與記憶體儲存裝置13電性連接至主機板14之後，處理電路11可運行控制程式21以對中繼電路12執行一初始化設定。例如，在此初始化設定中，控制程式21可指示中繼電路12執行一初始化配置，以將中繼電路12的至少部分參數設定為初始值。在完成初始化設定後，處理電路11可運行控制程式21以經由初始化後的中繼電路12與記憶體儲存裝置13執行交握程序(亦稱為交握操作)。在此交握程序中，處理電路11可經由中繼電路12與記憶體儲存裝置13交換資訊，例如交換與電壓及/或頻率有關的電氣資訊。此外，在此交握程序中，記憶體儲存裝置13可根據來自中繼電路12的資訊自動調整記憶體儲存裝置13中的接收端電路(即第二接收端電路)(例如訊號接收電路23)的至少一設定參數。在完成交握程序後，處理電路11可運行控制程式21以執行圖2至圖5的範例實施例中提及的至少部分操作。此外，在一範例實施例中，圖2的範例實施例中提及的至少部分操作(例如傳送測試訊號TS(i)並分析測試訊號TS(i)的訊號品質)亦可在所述交握程序中執行。

在一範例實施例中，訊號接收電路23可根據所接收到的測試訊號TS(i)來評估測試訊號TS(i)的訊號恢復狀態、訊號眼寬狀態、訊號眼高狀態及/或訊號邊緣狀態。例如，訊號接收電路23可包括眼寬偵測器及/或眼高偵測器等各式用以評估訊號品質的檢測電路。然後，訊號接收電路23可根據評估結果儲存與測試訊號TS(i)有關的訊號品質資訊SQ(i)。藉此，所儲存的訊號品質資訊SQ(i)可反映所接收到的測試訊號TS(i)的訊號恢復狀態、訊號眼寬狀態、訊號眼高狀態及訊號邊緣狀態的至少其中之一。

圖6是根據本發明的一範例實施例所繪示的訊號的眼圖的示意圖。請參照圖6，接續於圖2的範例實施例，在一範例實施例中，訊號接收電路23可描繪出所接收到的測試訊號TS(i)的眼圖61。眼圖61中的至少部分資訊可反映所接收到的測試訊號TS(i)的訊號品質。

在一範例實施例中，訊號接收電路23可根據眼圖61中的參數D(1)~D(5)或者其他有用的資訊來產生訊號品質資訊SQ(i)。例如，參數D(1)可反映所接收到的測試訊號TS(i)的訊號眼寬狀態。例如，參數D(2)可反映所接收到的測試訊號TS(i)的訊號眼高狀態。例如，參數D(3)~D(5)可反映所接收到的測試訊號TS(i)的訊號邊緣狀態。此外，在一範例實施例中，訊號接收電路23也可根據對所接收到的測試訊號TS(i)進行訊號恢復或訊號重建的次數來評估所接收到的測試訊號TS(i)的訊號恢復狀態。

圖7是根據本發明的一範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖7，記憶體儲存裝置13包括連接介面單元701、記憶體控制電路單元702與可複寫式非揮發性記憶體模組703。

連接介面單元701用以將記憶體儲存裝置13耦接至圖1的處理電路11、中繼電路12及/或主機板14。記憶體儲存裝置13可透過連接介面單元701與處理電路11、中繼電路12及/或主機板14通訊。例如，連接介面單元701可相容SATA標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、PCI Express標準、USB標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。此外，連接介面單元701可與記憶體控制電路單元702封裝在一個晶片中或者佈設於包含記憶體控制電路單元702的晶片外。

記憶體控制電路單元702用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統的指令在可複寫式非揮發性記憶體模組703中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組703是耦接至記憶體控制電路單元702並且用以儲存處理電路11所寫入之資料。例如，可複寫式非揮發性記憶體模組703可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell，QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

在一範例實施例中，記憶體控制電路單元702亦稱為快閃記憶體控制器。在一範例實施例中，可複寫式非揮發性記憶體模組703亦稱為快閃記憶體模組。在一範例實施例中，圖1的主機板14上的至少部分電子電路(包含處理電路11)亦可統稱為主機系統。

圖8是根據本發明的一範例實施例所繪示的電路參數調整方法的流程圖。請參照圖8，在步驟S801中，經由中繼電路傳送至少一指令至記憶體儲存裝置，其中所述指令用以指示所述記憶體儲存裝置提供訊號品質資訊。在步驟S802中，從所述記憶體儲存裝置接收所述訊號品質資訊。在步驟S803中，根據所述訊號品質資訊調整所述中繼電路的一或多個電路參數。

然而，圖8中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖8中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖8的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

綜上所述，在處理電路(例如CPU)經由中繼電路耦接至記憶體儲存裝置的使用情景中，處理電路可使用特定指令(例如開發者指令)來從記憶體儲存裝置讀取訊號品質資訊。然後，處理電路可根據此訊號品質資訊評估當前中繼電路所使用的電路參數是否需更新並可動態調整所述電路參數。在一範例實施例中，不需額外外接檢測儀器來對中繼電路輸出的訊號進行檢測。藉由處理電路與記憶體儲存裝置之間的配合，中繼電路使用的電路參數可適當地被調整，從而提高對於中繼電路使用的電路參數的調整效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:電路參數調整系統 11:處理電路 12:中繼電路 13:記憶體儲存裝置 14:主機板 21:控制程式 22:調變電路 23:訊號接收電路 61:眼圖 701:連接介面單元 702:記憶體控制電路單元 703:可複寫式非揮發性記憶體模組 S801:步驟(經由中繼電路傳送指令至記憶體儲存裝置，其中所述指令用以指示記憶體儲存裝置提供訊號品質資訊) S802:步驟(從所述記憶體儲存裝置接收所述訊號品質資訊) S803:步驟(根據所述訊號品質資訊調整所述中繼電路的電路參數)

圖1是根據本發明的一範例實施例所繪示的電路參數調整系統的示意圖。圖2至圖5是根據本發明的一範例實施例所繪示的調整中繼電路的電路參數的示意圖。圖6是根據本發明的一範例實施例所繪示的訊號的眼圖的示意圖。圖7是根據本發明的一範例實施例所繪示的記憶體儲存裝置的示意圖。圖8是根據本發明的一範例實施例所繪示的電路參數調整方法的流程圖。

10:電路參數調整系統

11:處理電路

12:中繼電路

13:記憶體儲存裝置

14:主機板

Claims

一種電路參數調整系統，包括：一處理電路；一中繼電路，耦接至該處理電路；以及一記憶體儲存裝置，耦接至該中繼電路，其中該處理電路用以經由該中繼電路傳送一指令至該記憶體儲存裝置，該指令用以指示該記憶體儲存裝置提供一訊號品質資訊，該處理電路更用以從該記憶體儲存裝置接收該訊號品質資訊，並且該處理電路更用以根據該訊號品質資訊調整該中繼電路的一電路參數。
如請求項1所述的電路參數調整系統，其中該中繼電路用以調變在該處理電路與該記憶體儲存裝置之間傳遞的訊號，以延長該訊號的一傳輸距離。
如請求項1所述的電路參數調整系統，其中該訊號品質資訊反映該記憶體儲存裝置經由該中繼電路接收到的一測試訊號的一訊號品質。
如請求項3所述的電路參數調整系統，其中該訊號品質資訊反映該記憶體儲存裝置經由該中繼電路接收到的該測試訊號的一訊號恢復狀態、一訊號眼寬狀態、一訊號眼高狀態及一訊號邊緣狀態的至少其中之一。
如請求項1所述的電路參數調整系統，其中經調整的該電路參數用以提高該中繼電路的一運作效能。
如請求項1所述的電路參數調整系統，其中該處理電路與該中繼電路設置於同一主機板上。
如請求項1所述的電路參數調整系統，其中該中繼電路包括一發送端電路，且經調整的該電路參數為該發送端電路的至少一設定參數。
如請求項7所述的電路參數調整系統，其中該記憶體儲存裝置包括一接收端電路，該記憶體儲存裝置的該接收端電路耦接至該中繼電路的該發送端電路，且該記憶體儲存裝置的該接收端電路的至少一設定參數是由該記憶體儲存裝置設定。
如請求項6所述的電路參數調整系統，其中該記憶體儲存裝置可插拔式地安裝於該主機板上。
如請求項1所述的電路參數調整系統，其中該記憶體儲存裝置包括一外接式儲存裝置。
一種電路參數調整方法，包括：經由一中繼電路傳送一指令至一記憶體儲存裝置，其中該指令用以指示該記憶體儲存裝置提供一訊號品質資訊；從該記憶體儲存裝置接收該訊號品質資訊；以及根據該訊號品質資訊調整該中繼電路的一電路參數。
如請求項11所述的電路參數調整方法，更包括：經由該中繼電路調變在一處理電路與該記憶體儲存裝置之間傳遞的訊號，以延長該訊號的一傳輸距離。
如請求項11所述的電路參數調整方法，其中該訊號品質資訊反映該記憶體儲存裝置經由該中繼電路接收到的一測試訊號的一訊號品質。
如請求項13所述的電路參數調整方法，其中該訊號品質資訊反映該記憶體儲存裝置經由該中繼電路接收到的該測試訊號的一訊號恢復狀態、一訊號眼寬狀態、一訊號眼高狀態及一訊號邊緣狀態的至少其中之一。
如請求項11所述的電路參數調整方法，其中經調整的該電路參數用以提高該中繼電路的一運作效能。
如請求項11所述的電路參數調整方法，其中該處理電路與該中繼電路設置於同一主機板上。
如請求項11所述的電路參數調整方法，其中該中繼電路包括一發送端電路，且根據該訊號品質資訊調整該中繼電路的該電路參數的步驟包括：根據該訊號品質資訊調整該發送端電路的至少一設定參數。
如請求項17所述的電路參數調整方法，其中該記憶體儲存裝置包括一接收端電路，該記憶體儲存裝置的該接收端電路耦接至該中繼電路的該發送端電路，且該記憶體儲存裝置的該接收端電路的至少一設定參數是由該記憶體儲存裝置設定。
如請求項16所述的電路參數調整方法，其中該記憶體儲存裝置可插拔式地安裝於該主機板上。
如請求項11所述的電路參數調整方法，其中該記憶體儲存裝置包括一外接式儲存裝置。
一種主機系統，經由一中繼電路耦接至一記憶體儲存裝置，其中該主機系統包括：一處理電路，用以運行一控制程式以：對該中繼電路進行一初始化設定；經由初始化後的該中繼電路與該記憶體儲存裝置執行一交握程序；經由該中繼電路傳送一開發者指令至該記憶體儲存裝置，以指示該記憶體儲存裝置提供一訊號品質資訊；以及根據該訊號品質資訊調整該中繼電路的一電路參數。
如請求項21所述的主機系統，其中該記憶體儲存裝置包括一接收端電路，其耦接至該中繼電路，並且在該交握程序中，該記憶體儲存裝置自動調整該接收端電路的至少一設定參數。