Nothing Special   »   [go: up one dir, main page]

TWI628981B - 半導體記憶卡、用於記憶卡的印刷電路板及其製造方法 - Google Patents

半導體記憶卡、用於記憶卡的印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI628981B
TWI628981B TW102109883A TW102109883A TWI628981B TW I628981 B TWI628981 B TW I628981B TW 102109883 A TW102109883 A TW 102109883A TW 102109883 A TW102109883 A TW 102109883A TW I628981 B TWI628981 B TW I628981B
Authority
TW
Taiwan
Prior art keywords
metal layer
gold
nickel
layer
plating solution
Prior art date
Application number
TW102109883A
Other languages
English (en)
Other versions
TW201349954A (zh
Inventor
林雪熙
Original Assignee
Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ伊諾特股份有限公司 filed Critical Ｌｇ伊諾特股份有限公司
Publication of TW201349954A publication Critical patent/TW201349954A/zh
Application granted granted Critical
Publication of TWI628981B publication Critical patent/TWI628981B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/16—Acetylenic compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/18—Heterocyclic compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本發明揭露一種用於一記憶卡的印刷電路板，該印刷電路板包含一絕緣層；一安裝部在該絕緣層的一第一表面上，該安裝部與一記憶裝置電性連接；以及一終端部在該絕緣層的一第二表面上，該終端部與一外部電子設備電性連接，其中具有一相同特性的一相同金屬層形成在該安裝部和該終端部的上表面上。

Description

半導體記憶卡、用於記憶卡的印刷電路板及其製造方法
本發明主張關於2012年03月20日申請之韓國專利案號10-2012-0028199之優先權。藉以引用的方式併入本文用作參考。
實施例係關於一種記憶卡，特別是一記憶卡、一用於該記憶卡的印刷電路板以及該印刷電路板的製造方法。其中，在該記憶卡中，對於端子和安裝部的表面處理得以藉由使用相同的金屬層而同時進行。
記憶卡係用來作為用於各種的電子設備的儲存裝置，該些電子設備係例如：PDA、數位相機或攝影機。
圖1係顯示根據習知技藝之一記憶卡表面的視圖。
參照圖1，在記憶卡10中，包含一記憶裝置的一半導體裝置係安裝在用於該記憶卡的一印刷電路板上，且該裝設的半導體裝置係以一樹脂塑模部所密封。此外，一終端部11係形成在該記憶卡的一表面上以以作為一連接件用以將該記憶卡與一使用該記憶卡的電子設備電性連接。
同時，由於終端部11具有對外部電子設備來說的連接件功能，如有缺陷在終端部11上，例如：刮傷或印痕，將降低記憶卡10的生產 率。
圖2a至2h係根據習知技藝繪示用於記憶卡之一印刷電路板的製造流程剖視圖。
參照圖2a，用於記憶卡的印刷電路板包含：一終端部31形成在一絕緣層30的下表面上以及一安裝部32在絕緣層30的上表面上。雖然未繪示，終端部31和安裝部32可透過填充有導電材料的貫孔而彼此電性連接，所以可形成一電路(circuit)。
終端部31提供將形成在絕緣層30上表面上的安裝部32電性連接至一外部電子設備的一連接件功能。安裝部32形成一電路或允許一電阻器或一電容器安裝在安裝部32上。此外，安裝部32提供用來與一記憶裝置電性連接的一金屬墊功能。
一感光型防焊劑(Photo-imageable solder resist,PSR)33係形成在絕緣層30的上和下表面上以暴露部份的終端部31和安裝部32。
參照圖2b，一第一感光性乾膜34係形成在絕緣層30之上及下方，而用以提供金屬墊功能的安裝部32係透過一曝光和顯影製程而暴露出。
參照圖2c，一軟金層35係鍍覆在用以提供金屬墊功能的安裝部32上。軟金層35可承受金引線接合(gold wire bonding)且可具有在焊接上的優點(merit)。
如圖2d所示，移除第一感光性乾膜34。
參照圖2e，一第二感光性乾膜36係形成在絕緣層30之上及下方，而提供連接件功能的終端部31係透過一曝光和顯影製程而暴露出。
參照圖2f，一硬金層37係鍍覆在具有連接件功能的終端部31上。
由於硬金層37具有一高的表面強度和高的抗腐蝕性，硬金層37係鍍覆在經常與一電子設備耦合和解耦合的部份上，例如一記憶卡電子設備的連接件。
參照圖2g，移除第二感光性乾膜36。在第二感光性乾膜36移除前，為了防止硬金層37受到損壞，可額外形成一保護層(未繪示)。
當進行如上所述的製程時，可製造出用於一記憶卡的印刷電路板。在製造出該印刷電路板後，一記憶半導體晶片和一記憶控制器附加至該印刷電路板以形成該記憶卡。
也就是說，如圖2h所示，一記憶裝置40係安裝在形成在絕緣層30之上的感光型防焊劑33，且記憶裝置40係透過一導線39而與軟金層35電性連接。舉例而言，記憶裝置40可包含一記憶晶片以及一記憶控制器。
此外，一塑模件41係形成在包含記憶裝置40和軟金層35之絕緣層30的上側。塑模件41係藉由使用一環氧塑模材料稱為EMC(環氧樹脂模製化合物)所形成，所以塑模件41保護包含記憶裝置40的電路元件避免外部衝擊或環境。
根據如上所述之習知技藝，用於一記憶基板之印刷電路板的製造程序，由於對額外終端部31所需的特性不同於對安裝部32所需的特性，因此對於終端部31和安裝部32必需進行相互不同的鍍金步驟。如此，複數個製程造成了在經濟和生產率上壞的影響，例如：需要曝光和顯影製 程以及乾膜的脫層製程。
根據實施例，提供一種具有新穎結構之用於一記憶基板的印刷電路板及其製造方法。
再者，根據實施例，提供一種具有新穎結構的記憶基板。
此外，根據實施例，提供一種新穎的表面處理方法，該表面處理方法能同時地賦予在用於一記憶基板之印刷電路板的安裝部和終端部所需要的材料特性、以及透過上述方法製造之一種印刷電路板用於一記憶基板。
將被實現於所建議之實施例的技術目的並非限定於該目的，而熟知此技藝者可從以下的描述中清楚地瞭解其它的目的。
根據實施例，提供一種印刷電路板用於一記憶卡。該印刷電路板包含一絕緣層；一安裝部在該絕緣層的一第一表面上，該安裝部與一記憶裝置電性連接；以及一終端部在該絕緣層的一第二表面上，該終端部與一外部電子設備電性連接，其中具有相同特性的一相同金屬層係形成在該安裝部和該終端部兩者的上表面上。
再者，根據實施例，提供一種包含一印刷電路板的記憶卡。該印刷電路板包含一絕緣層；一記憶裝置安裝在該印刷電路板之一第一表面的一預定區域上；一第一圖案與該記憶裝置電性連接；以及一第二圖案形成在該印刷電路板的一第二表面上且與一外部電子設備電性連接，其中具有相同特性的一相同金屬層係分別地形成在該第一圖案和該第二圖案的上表面上。
此外，根據實施例，提供一種用於一記憶卡之印刷電路板的製造方法。該方法包含：準備一絕緣層，該絕緣層的上和下表面各形成有一金屬薄膜；藉由選擇性地移除形成在該絕緣層之該上和該下表面上的該金屬薄膜，而形成一安裝部在該絕緣層的該上表面和一終端部在該絕緣層的該下表面；選擇性地塗覆一感光型防焊劑在該絕緣層的該上和該下表面上以使對應該安裝部和該終端部的表面暴露出；以及藉由以具有一相同特性的一相同金屬材料電鍍暴露出的該安裝部和該終端部的表面來進行一表面處理。
根據實施例，得以提供能滿足焊接、引線接合以及抗磨耗特性的表面處理方法。
如此，得以提供能滿足硬度和引線接合特性同時降低鍍金層之厚度的表面處理方法。當鍍金層的厚度降低時，得以確保滿足硬度和引線接合特性同時降低表面處理所需要之金厚度的電鍍層。因此，根據實施例的表面處理方法能不僅應用在一般印刷電路板產品，而且可應用各種不同的電路板(boards)。
再者，當根據實施例的表面處理方法應用在記憶卡的領域時，對於終端部和安裝部的電鍍製程得以同時一次進行而無需分開進行該些製程，所以製造一印刷電路板的製程得以被簡化且製造成本得以降低。此外，材料成本得以因金厚度的降低而減少。
此外，根據實施例，一次增亮劑至二次增亮劑的比率得以被最佳化地調整，所以不正常的電鍍現象，也就是說，當鍍鎳時，鎳的不正常散佈得以被避免。
10‧‧‧記憶卡
11‧‧‧終端部
30‧‧‧絕緣層
31‧‧‧終端部
32‧‧‧安裝部
33‧‧‧感光型防焊劑
34‧‧‧第一感光性乾膜
35‧‧‧軟金層
36‧‧‧第二感光性乾膜
37‧‧‧硬金層
39‧‧‧導線
40‧‧‧記憶裝置
41‧‧‧塑模件
110‧‧‧絕緣層
120‧‧‧安裝部
130‧‧‧終端部
140‧‧‧感光型防焊劑
145‧‧‧感光性乾膜
150‧‧‧鎳金屬層
160‧‧‧鈀金屬層
170‧‧‧金屬層
180‧‧‧記憶裝置
185‧‧‧導線
190‧‧‧保護層
195‧‧‧塑模件
200‧‧‧印刷電路板
210‧‧‧絕緣層
220‧‧‧安裝部
230‧‧‧終端部
240‧‧‧感光型防焊劑
250‧‧‧鎳金屬層
260‧‧‧鈀金屬層
270‧‧‧金金屬層
圖1係根據習知技藝顯示一記憶卡的視圖。
圖2a至2h係根據習知技藝繪示一記憶卡的製造方法以及用於記憶卡之一印刷電路板的製造流程順序剖視圖。
圖3係根據一實施例繪示一記憶卡以及用於記憶卡之一印刷電路板的視圖。
圖4至圖11係根據一實施例繪示一記憶卡的製造方法以及用於記憶卡之一印刷電路板的製造流程順序剖視圖。
圖12係根據另一實施例繪示用於記憶卡之一印刷電路板的視圖。
圖13a至圖13b係根據習知技藝繪示一印刷電路板之金屬層的視圖。
圖14係根據一實施例繪示一印刷電路板之金屬層的視圖。
實施例將配合圖示進行詳細說明，使熟習此項技術者可根據實施例而輕易完成。然而，實施例並非限定於下方之所述，而是可有各種不同的修改。
在接下來的描述中，當一預定部“包含”一預定元件時，該預定部並不排除其它元件，且除非有說明否則可進一步包含其它元件。
繪示在圖式中之每一層的厚度和尺寸，為方便說明或更加明確之目的，可被誇大、省略或示意性繪示。此外，元件的尺寸並未完全地 反應真實的尺寸。相同的元件號碼在所有圖式中將表示相同的元件。
在實施例的描述中，應被理解，當指稱一層、一膜、一區域、或一板體在另一層、另一膜、另一區域、或另一板體之上時，其能直接或間接地在另一層、另一膜、另一區域、另一板體、或者可出現一或多個中介層。相反地，當指稱一部件直接在另一部件上時，將無中介層的出現。
實施例提供一記憶卡、用於一記憶卡的一印刷電路板、及其製造方法包含：一鎳金屬層，其由添加有一次增亮劑和一二次增亮劑的一鍍鎳溶液所形成。一次增亮劑包含奈(naphthalene)、苯甲醯磺醯亞胺(saccharine)、磺酸蘇打(sulfonic acid soda)以及磺胺(sulfonamide)中的至少一者，而二次增亮劑包含丁炔二醇(butynediol)、香豆素(coumarine)以及udelight中的至少一者。
參照圖3，根據實施例之記憶卡和用於一記憶卡的印刷電路板100包含一絕緣層110、一安裝部120形成在絕緣層110的上表面上、一終端部130形成在絕緣層110的下表面上、一保護層形成在絕緣層110上、一鎳金屬層150形成在各別的安裝部120和終端部130、一鈀金屬層160形成在鎳金屬層150上、以及一金金屬層170形成在鈀金屬層160上。
絕緣層110可為該印刷電路板的支撐基板，其中形成有單一電路圖案，但絕緣層110可表示於具有複數個層疊層結構的印刷電路板中，形成有電路圖案(未繪示)的一絕緣層區域。
絕緣層110可包含一熱固性聚合體基板、一熱可塑性聚合體基板、一陶瓷基板、一有機-無機混合基板、或一浸漬玻璃纖維基板。如果該承載基板C包含聚合體樹脂，則該承載基板C可包含環氧樹脂。此外， 絕緣層110可包含聚亞醯胺樹脂。
安裝部120係形成在絕緣層110的上表面上，而終端部130係形成在絕緣層110的下表面上。
雖然描述安裝部120和終端部130係形成在絕緣層110的上和下表面上，但此僅為說明目的，安裝部120和終端部130兩者可形成在絕緣層110的一表面上。
舉例而言，安裝部120和終端部130可僅形成在絕緣層110的上或下表面上或者在絕緣層110的兩表面上。再者，與安裝部120相似，終端部130可僅形成在絕緣層110的上或下表面上或者在絕緣層110的兩表面上。
安裝部120和終端部130可由一導電材料所形成，且可藉由選擇性地移除設置在絕緣層110的上和下表面上的金屬薄膜而形成。
如此，安裝部120和終端部130可由一包含銅的合金所形成，且可於其上表面形成有表面粗糙。
安裝部120係為安裝元件而形成，而終端部130係為與一外部電子設備電性連接而形成。
也就是說，終端部130提供將形成在絕緣層110上表面上的安裝部120與一外部電子設備電性連接的一連接件功能，且安裝部120提供配置一電路、安裝一電阻器和一電容器、或與一記憶裝置電性連接的一金屬墊功能。
一感光型防焊劑(PSR)140係形成在絕緣層110上方或之下方，而使得部份的安裝部120和部份的終端部130暴露出。
感光型防焊劑140係部份地塗佈在絕緣層110和終端部130的下表面上以及絕緣層110和安裝部120的上表面構成一電路。感光型防焊劑140可不塗佈在提供金屬墊功能的安裝部120上。
相同的金屬層係形成在安裝部120和終端部130上。
對安裝部120和終端部130的表面所需特性係彼此不同。
安裝部120必須有一預定或更多程度(level)的引線接合特性，且終端部130必須滿足一預定程度或更多的硬度。也就是說，由於終端部130係暴露至外部，終端部130必須有一預定或更多程度的光澤度與足夠的抗磨性。
如圖2a至2h所示，在習知技藝中，安裝部120的表面處理不同的於終端部130的表面處理。
然而，根據實施例，相同的表面處理係應用到安裝部120和終端部130以滿足安裝部120必需有的引線接合特性和終端部130必需有的光澤度和抗磨性。如此，不同於習知技藝，其需要在絕緣層110的上和下表面上進行複數個電鍍製程，而本發明實施例能在絕緣層110的上和下表面一次形成相同的層。
為此，一鎳金屬層150係形成在安裝部120和終端部130上。
鎳金屬層150係藉由使用一包含鎳(Ni)的鍍鎳溶液所形成，且其表面上形成有表面粗糙。
鎳金屬層150可僅由鎳或一鎳合金包含鎳和磷(P)、硼(B)、鎢(W)或鈷(Co)所形成。鎳金屬層150可具有一厚度在2μm至10μm的範圍，較佳地，5μm至8μm。
至少一增亮劑係被添加至用來形成鎳金屬層150的鍍鎳溶液中。該增亮劑係添加至鍍鎳液(nickel plating liquid)以便於控制鎳金屬層150的光澤度。
增亮劑包含有一次增亮劑和一二次增亮劑。一次增亮劑包含奈(naphthalene)、苯甲醯磺醯亞胺(saccharine)、磺酸蘇打(sulfonic acid soda)以及磺胺(sulfonamide)中的至少一者，而二次增亮劑包含丁炔二醇(butynediol)、香豆素(coumarine)以及udelight中的至少一者。由於該光澤度與表面粗糙呈反比，光澤度可藉由控制表面粗糙而改變。
一次增亮劑係添加至該鍍鎳溶液中在5ml/l至7ml/l之範圍的濃度，而第二增亮劑係被添加0.2ml/l至0.4ml/l之範圍的濃度。一次和二次增亮劑在鎳金屬層150的抗磨性和光澤度產生了影響。
一次和二次增亮劑係皆添加至鍍鎳溶液中以便獲得1.8或更多的光澤度。如果增加一次增亮劑的濃度，光澤度將增加，所以由於薄的磨耗厚度而改善抗磨性。再者，如果增加二次增亮劑的濃度，光澤度幾乎無(little)影響，所以抗磨性並無較大影響。
當一次和二次增亮劑的濃度增加至滿足光澤度的範圍時，將難以控制(manage)電鍍溶液。由於一次和二次增亮劑濃度增加會造成光澤度和抗磨性的影響，在考量液體穩定性(liquid stability)的情況下，一次增亮劑係添加在一5ml/l至7ml/l之範圍的濃度，而二次增亮劑係添加於一0.2ml/l至0.4ml/l之範圍的濃度。
同時，一次增亮劑與二次增亮劑的比率對形成在底層上表面之電鍍層的第一厚度以及形成在底層側面之電鍍層的第二厚度產生影響。
當介於該第一厚度和該第二厚度之間的差異偏離(deviate)一預定值時，印刷電路板的可靠度可能降低。
如此，根據實施例，一次增亮劑與二次增亮劑的比率係設定在20：1以維持電鍍厚度的比率，該電鍍厚度以界定第一厚度/第二厚度為1.07的情況。
具有厚度彼此大致相同之第一和第二厚度的鎳金屬層150可藉由形成鎳金屬層150而獲得，而鎳金屬層150係藉由以添加有上述比率的一次和二次增亮劑的鍍鎳溶液而形成。
一鈀金屬層160係形成在鎳金屬層150上。
鈀金屬層160係藉由使用一鍍鈀溶液而形成，且其表面上可形成有表面粗糙。
用於鈀金屬層160的鍍鈀溶液可僅包含鈀。相反地，該鍍鈀溶液可進一步包含鈷(Co)、鋅(Zn)、鎳(Ni)以及一無機材料中的至少一者。
鈀金屬層160係形成來確保一預定或更多的硬度。
較佳地，鈀金屬層160係由鈀和鎳的合金所形成。鈀金屬層160具有在0.05μm至0.5μm之範圍的厚度或較佳地，在0.1μm至0.2μm之範圍的厚度。
一金金屬層(gold metal layer)170係形成在鈀金屬層160上。
金金屬層170係透過一鍍金法(gold plating scheme)而形成，且可添加一無機晶體活性劑以及一有機添加物至該鍍金溶液中以便增加硬度和控制表面粗糙。
該鍍金溶液係提供為滿足焊接接合特性、引線接合特性以及 一預定或更多程度之硬度的目的。該無機晶體活性劑和添加至該鍍金溶液之有機添加物的濃度係被控制，因此可滿足金金屬層170所需要的硬度。
添加至該鍍金溶液的添加物決定電鍍層的晶體結構。該無機晶體活性劑在電鍍層的晶體結構上產生影響。
較佳地，該無機晶體活性劑係添加至該鍍金溶液中於在1.5ml/l至2ml/l之範圍的濃度。當無機晶體活性劑以上述的範圍添加時，相較於濃度為1ml/l時的結構，該範圍內的結構係緊密配置，因此可滿足金金屬層170所需要的硬度。
當一額外添加物被添加到該鍍金溶液以用來改變表面粗糙時，由於該額外的添加物，顆粒(grain)將變得精細(fine)，所以該金金屬層趨向成為非結晶形的結構(amorphous configuration)。因此，較佳地，額外的添加物，舉例而言，增亮劑不要添加至該鍍金溶液中。
當用以形成金金屬層170的電鍍溫度降低時，該硬度係更加變硬。特別地，由於理想的硬度特性係在30℃至40℃的溫度範圍下被滿足，因此較佳地以如上所述之30℃至40℃之範圍的電鍍溫度來形成金金屬層170。
再者，由如上所述之鍍金溶液所形成的金金屬層170具有0.05μm至0.5μm之範圍的厚度。較佳地，金金屬層170具有0.1μm至0.2μm之範圍的厚度。
如上所述，包含鎳金屬層150、鈀金屬層160和金金屬層170之金屬圖案的硬度係透過該鍍金溶液的元件變異(component variation)而增加，所以可確保焊錫可濕性、引線接合和抗磨性的特性。
較佳地，用以形成該些金屬層的電鍍溶液係酸性或中性以防止由於感光型防焊劑和乾膜的溶析(elution)而造成電鍍溶液和基板的損壞。
如上所述之用於記憶卡的印刷電路板可提供一表面處理方法，其能滿足硬度和引線接合特性同時降低鍍金層的厚度。
再者，當如上所述的電鍍層應用於記憶卡領域時，用於終端部和安裝部的電鍍製程得以同時一次進行而無需分開進行製程，因此製造印刷電路板的製程得以簡化，所以製造成本得以降低。此外，由於金厚度的降低，材料成本得以減少。
後文中，圖3之製造一記憶基板的方法以及用於記憶基板的一印刷電路板將參照圖4至圖11進行詳細說明。
首先，參照圖4，安裝部120係形成在絕緣層110的上表面上，而終端部130係形成在絕緣層110的下表面上。雖然未繪示，安裝部120和終端部130係透過填充有導電材料的一貫孔而彼此電性連接，因此可配置成為一電路。
絕緣層110可由一電氣絕緣的材料所形成。安裝部120和終端部130可藉由選擇性地移除設置在絕緣層110之上和下表面上的金屬薄膜而形成。
為此，準備一絕緣層110以及一導電層(未繪示)係層疊在絕緣層110上。絕緣層110和導電層的層疊結構可構成一典型的銅箔基板(CCL)。該導電層可透過一無電電鍍法而形成在絕緣層110上。當該導電層透過無電電鍍法來形成時，絕緣層110的上表面上係形成有表面粗糙，所以電鍍可平順進行。
形成在絕緣層110下表面上的終端部130提供電性連接形成在絕緣層110上表面上之安裝部120至一外部電子設備的一連接件功能。安裝部120形成一電路、允許一電阻器或一電容器安裝於其上、或提供用於與一記憶裝置電性連接的一金屬墊功能。
然後，一感光型防焊劑(PSR)140係形成在絕緣層110上方或之下方，而使得僅部份的安裝部120和部份的終端部130暴露出。
感光型防焊劑140係部份地塗佈在終端部130和絕緣層110下表面上以及絕緣層110的上表面上，而安裝部120構成一電路。感光型防焊劑140可不塗佈在提供金屬墊功能的安裝部120上。
參照圖5，一感光性乾膜145係形成在絕緣層110的上側和下側上，然後，提供連接件功能的安裝部120和提供與一外部設備連接之連接功能的終端部130表面係透過一曝光和顯影製程而暴露出。
也就是說，感光性乾膜145係形成在絕緣層110的上和下表面上，但使部份的安裝部120和部份的終端部130暴露出。
參照圖6，一鎳金屬層150係形成在提供金屬墊功能的安裝部120和終端部130上。
鎳金屬層150係透過一使用一鍍鎳溶液的電鍍法而形成在安裝部120和終端部130上。
較佳地，安裝部120和終端部130的表面上係形成有表面粗糙，所以可容易地形成鎳金屬層150。
鎳金屬層150可僅由鎳或一鎳合金包含鎳和磷(P)、硼(B)、鎢(W)或鈷(Co)所形成。鎳金屬層150可具有一厚度在2μm至10μm的範圍， 較佳地，5μm至8μm。
至少一增亮劑係添加至使用於形成鎳金屬層150的鍍鎳溶液中。該增亮劑係添加至鍍鎳液(nickel plating liquid)中以便於控制鎳金屬層150的光澤度。
增亮劑包含一次增亮劑和一二次增亮劑。一次增亮劑包含奈(naphthalene)、苯甲醯磺醯亞胺(saccharine)、磺酸蘇打(sulfonic acid soda)以及磺胺(sulfonamide)中的至少一者，而二次增亮劑包含丁炔二醇(butynediol)、香豆素(coumarine)以及udelight中的至少一者。由於光澤度與表面粗糙呈反比，因此，可藉由控制表面粗糙而改變光澤度。
一次增亮劑係添加至該鍍鎳溶液中在5ml/l至7ml/l之範圍的濃度，而二次增亮劑係添加0.2ml/l至0.4ml/l之範圍的濃度。一次和二次增亮劑在鎳金屬層150的抗磨性和光澤度產生了影響。
一次和二次增亮劑係皆添加至鍍鎳溶液中以便獲得1.8或更多的光澤度。如果增加一次增亮劑的濃度，光澤度將增加，所以由於薄的磨耗厚度而改善抗磨性。再者，如果增加二次增亮劑的濃度，光澤度幾乎無(little)影響，所以抗磨性並無較大影響。
當一次和二次增亮劑的濃度增加至滿足光澤度的範圍時，將難以控制(manage)電鍍溶液。由於一次和二次增亮劑濃度增加會造成光澤度和抗磨性的影響，在考量液體穩定性(liquid stability)的情況下，一次增亮劑係添加在一5ml/l至7ml/l之範圍的濃度，而二次增亮劑係添加於一0.2ml/l至0.4ml/l之範圍的濃度。
一次增亮劑與二次增亮劑的比率對形成在底層上表面之電 鍍層的第一厚度以及形成在底層側面之電鍍層的第二厚度產生影響。
當介於該第一厚度和該第二厚度之間的差異偏離(deviate)一預定值時，印刷電路板的可靠度可能降低。
如此，根據實施例，一次增亮劑與二次增亮劑的比率係設定在20：1以維持電鍍厚度的比率，該電鍍厚度以界定第一厚度/第二厚度為1.07的情況。
具有厚度彼此大致相同之第一和第二厚度的鎳金屬層150可藉由形成鎳金屬層150而獲得，而鎳金屬層150係藉由以添加有上述比率的一次和二次增亮劑的鍍鎳溶液而形成。
接著，參照圖7，一鈀金屬層160係形成在鎳金屬層150上。
用於鈀金屬層160的鍍鈀溶液可僅包含鈀。相反地，該鍍鈀溶液可進一步包含鈷(Co)、鋅(Zn)、鎳(Ni)以及一無機材料中的至少一者。
鈀金屬層160係形成來確保一預定或更多的硬度。
較佳地，鈀金屬層160係由鈀和鎳的合金所形成。鈀金屬層160具有在0.05μm至0.5μm之範圍的厚度或較佳地，在0.1μm至0.2μm之範圍的厚度。
接著，參照圖8，一金金屬層170係形成在鈀金屬層160上。
金金屬層170係透過一金電鍍法而形成，且一無機晶體活性劑和一有機添加物係添加至該鍍金溶液中以用來增加硬度及控制表面粗糙。
該鍍金溶液係提供為滿足焊接接合特性、引線接合特性以及一預定或更多程度之硬度的目的。該無機晶體活性劑和添加至該鍍金溶液 之有機添加物的濃度係被控制，因此可滿足金金屬層170所需要的硬度。
添加至該鍍金溶液的添加物決定電鍍層的晶體結構。該無機晶體活性劑在電鍍層的晶體結構上產生影響。
較佳地，該無機晶體活性劑係添加至該鍍金溶液中於在1.5ml/l至2ml/l之範圍的濃度。當無機晶體活性劑以上述的範圍添加時，相較於濃度為1ml/l時的結構，該範圍內的結構係緊密配置，因此可滿足金金屬層170所需要的硬度。
當一額外添加物被添加到該鍍金溶液以用來改變表面粗糙時，由於該額外的添加物，顆粒(grain)將變得精細(fine)，所以該金金屬層趨向成為非結晶形的結構(amorphous configuration)。因此，較佳地，額外的添加物，舉例而言，增亮劑不要添加至該鍍金溶液中。
當用以形成金金屬層170的電鍍溫度降低時，該硬度係更加變硬。特別地，由於理想的硬度特性係在30℃至40℃的溫度範圍下被滿足，因此較佳地以如上所述之30℃至40℃之範圍的電鍍溫度來形成金金屬層170。
再者，由如上所述之鍍金溶液所形成的金金屬層170具有0.05μm至0.5μm之範圍的厚度。較佳地，金金屬層170具有0.1μm至0.2μm之範圍的厚度。
如上所述，包含鎳金屬層150、鈀金屬層160和金金屬層170之金屬圖案的硬度係透過該鍍金溶液的元件變異(component variation)而增加，所以可確保焊錫可濕性、引線接合和抗磨性的特性。
如圖9所示，移除第一感光性乾膜145。
然後，如圖10所示，附加一記憶裝置180且較佳地，該記憶裝置係透過一導線185而與形成在安裝部120上的金金屬層170電性連接。
在安裝記憶裝置189的製程，由於缺陷可能發生在金金屬層170上，例如：刮傷或印痕，一保護層190係形成在位在終端部130上的金金屬層170以防止金金屬層170受到損害。
保護層190可透過一電鍍法(electro-plating scheme)或電附積法(electro-deposition scheme)而形成。
保護層190可由金屬或非金屬所形成。舉例而言，當保護層190透過電鍍法而形成時，保護層190可由銅(Cu)、鉛(Pb)、錫(Sn)和鎳(Ni)中之一者所形成。舉例而言，當保護層透過電附積法而形成時，保護層190可由一光阻層(resist layer)。
較佳地，保護層190在移除感光性乾膜145前形成。
如果形成有保護層190時，記憶裝置180係安裝在絕緣層110上側的感光型防焊劑140上方。然後，記憶裝置180係與形成在安裝部120上的金金屬層170電性連接。舉例而言，記憶裝置180可包含一記憶半導體晶片和一記憶控制器。
雖然詳細繪示，一被動元件，例如一電阻器或一電容器，可安裝在安裝部120的金金屬層170上。
然後，參照圖11，一塑模件195形成在包含安裝部120的記憶裝置180和金金屬層170之絕緣層110的上側。塑模件195係藉由一環氧塑模材料，稱為環氧樹脂模製化合物(EMC)的材料所形成，因此塑模件195 保護包括記憶裝置180的電路元件避免外部衝擊或環境影響。
如上所述，當用以製造一記憶卡的主要製程完成時，保護層190係被移除。保護層190可根據其使用的材料，藉由使用一專有的剝蝕劑(exclusive exfoliation agent)而被移除，這樣可使形成在終端部130上的金金屬層170不被破壞。舉例而言，當保護層190係由銅所形成時，該銅可透過一鹼性蝕刻製程而被移除。
圖12係根據另一實施例繪示用於記憶卡之一印刷電路板的視圖。
參照圖12，用於一記憶卡的印刷電路板200包含一絕緣層210、一安裝部220形成在絕緣層210的上表面上、一終端部230形成在絕緣層210的上表面上、一感光型防焊劑240形成在絕緣層210上但暴露出安裝部220和終端部230、一鎳金屬層250形成在安裝部220和終端部230的每一者上、一鈀金屬層260、以及一金金屬層270。
也就是說，圖12的元件和方法係大致和描述於圖3至11之記憶卡、用於一記憶卡的印刷電路板及該印刷電路板之製造方法相同，除了終端部230係形成在絕緣層210的上表面而非形成在絕緣層210的下表面之外。
換言之，描述於圖12的印刷電路板係為一般印刷電路板，而顯示於圖3至11之用於一記憶卡的印刷電路板及其製造方法的特徵可應至該一般印刷電路板。
也就是說，該鎳金屬層，當該鎳金屬層、該鈀金屬層以及該金金屬層150、160、170、250、260、270具有一預定程度的引線接合特性、 一預定程度的光澤度特性以及一預定程度的抗磨性特性時，該些層可形成在需要相互不同特徵的導線上。
換言之，鎳金屬層、鈀金屬層以及金金屬層150、160、170、250、260、270可形成在需要引線接合特性的導線。相反地，該些層可形成在需要根據硬度之光澤度和抗磨性特性的導線上。
同時，不同於上述描述，記憶基板和印刷電路板可僅包含兩金屬層。
也就是說，雖然金屬層包含如上所述之鎳金屬層、鈀金屬層和金金屬層，但該金屬層可僅包含鎳金屬層和金金屬層。
圖13a至圖13b係根據習知技藝繪示一印刷電路板之金屬層的視圖。
如圖13a至圖13b所示，當根據習知技藝形成一鎳金屬層時，增亮劑抑制在一電路圖案上表面的電鍍，所以形成在電路圖案一側面上之鎳金屬層的電鍍厚度係厚於電路圖案上表面之鎳金屬層的電鍍厚度。如此，該鎳金屬層可側向地散佈。
當塗佈浮石(pumice)於如上所述而所形成的金屬層時，表面粗糙係無法有效地產生(applied)於電路圖案的側面，所以造成形成在鎳金屬層上表面和側面之間的光澤度差異，因此其視為一測試誤差(test error)。
圖14係根據一實施例繪示一印刷電路板之金屬層的視圖。
根據實施例，該鎳電鍍層係藉由使用包含一次增亮劑和一二次增亮劑的一鍍鎳溶液所形成。一次增亮劑係添加至該鍍鎳溶液中在5ml/l至7ml/l之範圍的濃度，而第二增亮劑係被添加0.2ml/l至0.4ml/l之範圍的 濃度。
當一次和二次增亮劑的濃度增加至滿足光澤度的範圍時，將難以控制(manage)電鍍溶液。由於一次和二次增亮劑濃度增加會造成光澤度和抗磨性的影響，在考量液體穩定性(liquid stability)的情況下，一次增亮劑係添加在一5ml/l至7ml/l之範圍的濃度，而二次增亮劑係添加於一0.2ml/l至0.4ml/l之範圍的濃度。
一次增亮劑與二次增亮劑的比率對形成在底層上表面之電鍍層的第一厚度以及形成在底層側面之電鍍層的第二厚度產生影響。
當介於該第一厚度和該第二厚度之間的差異偏離(deviate)一預定值時，印刷電路板的可靠度可能降低。
如此，根據實施例，一次增亮劑與二次增亮劑的比率係設定在20：1以維持電鍍厚度的比率，該電鍍厚度以界定第一厚度/第二厚度為1.07的情況。
參照圖14，具有厚度彼此大致相同之第一和第二厚度的鎳金屬層150可藉由形成鎳金屬層150而獲得，而鎳金屬層150係藉由以添加有上述比率的一次和二次增亮劑的鍍鎳溶液而形成。
雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，所作更動與潤飾之等效替換，仍為本發明之專利保護範圍內。
因此，實施例的技術範圍並非用以限定本揭露，而應限定於權利宣告的揭露。

Claims (14)

  1. 一種用於一記憶卡的印刷電路板，該印刷電路板包含：一絕緣層；一安裝部在該絕緣層的一第一表面上，該安裝部與一記憶裝置電性連接；一終端部在該絕緣層的一第二表面上，該終端部與一外部電子設備電性連接；複數個金屬層分別位於該安裝部及該終端部上；以及其中位於該安裝部上的該金屬層的黏合性、抗磨性及光澤度與位於該終端部上的該金屬層的黏合性、抗磨性及光澤度相同，其中每一該金屬層包含：一鎳金屬層由包含鎳的一鍍鎳溶液所形成；一金金屬層由包含金的一鍍金溶液所形成；一鈀金屬層介於該鎳金屬層和該金金屬層之間；其中該安裝部的該金金屬層及該終端部的該金金屬層由相同鍍金溶液所形成，其中位於該安裝部上的該金屬層的該金金屬層的黏合性、抗磨性及光澤度與位於該終端部上的該金屬層該金金屬層的黏合性、抗磨性及光澤度相同，其中該金金屬層具有0.1μm至0.2μm之範圍的厚度，其中該鎳金屬層具有1.8或更多的光澤度，其中位於該安裝部及該終端部頂表面的該鎳金屬層的一第一厚度與位於該安裝部及該終端部側表面的該鎳金屬層一第二厚度的比率為1.07，其中該金金屬層包含一金合金層，該金合金層包含銀、銅、鈀、鋅、鈷以及一無機材料中的至少一者，以及其中該鈀金屬層包含一鈀合金層，該鈀合金層包含鈷、鋅以及一無機材料中的至少一者。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該鍍鎳溶液包含：一一次增亮劑包含奈(naphthalene)、苯甲醯磺醯亞胺(saccharine)、磺酸蘇打(sulfonic acid soda)以及磺胺(sulfonamide)中的至少一者；以及一二次增亮劑包含丁炔二醇(butynediol)、香豆素(coumarine)以及udelight中的至少一者。
  3. 如申請專利範圍第2項所述之印刷電路板，其中該一次增亮劑和該二次增亮劑係以20比1的比率添加至該鍍鎳溶液中。
  4. 如申請專利範圍第3項所述之印刷電路板，其中該一次增亮劑係被添加至該鍍鎳溶液中在5ml/l至7ml/l之範圍的含量，而該二次增亮劑係被添加該鍍鎳溶液中在0.2ml/l至0.4ml/l之範圍的含量。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該鎳金屬層具有一厚度在5μm至8μm的範圍，而該鈀金屬層具有一厚度在0.1μm至0.2μm的範圍。
  6. 一種記憶卡，包含：一印刷電路板包含一絕緣層；一記憶裝置安裝在該印刷電路板之一第一表面的一預定區域上；一第一圖案與該記憶裝置電性連接；以及一第二圖案形成在該印刷電路板的一第二表面上且與一外部電子設備電性連接，複數個金屬層分別位於該第一圖案及第二圖案上；其中位於該第一圖案上的該金屬層的黏合性、抗磨性及光澤度與位於該第二圖案上的該金屬層的黏合性、抗磨性及光澤度相同，其中每一該金屬層包含：一鎳金屬層由包含鎳的一鍍鎳溶液所形成；一金金屬層由包含金的一鍍金溶液所形成；一鈀金屬層介於該鎳金屬層和該金金屬層之間；其中該第一圖案上的該金金屬層及該第二圖案的該金金屬層由相同鍍金溶液所形成，其中位於該第一圖案上的該金屬層的該金金屬層的黏合性、抗磨性及光澤度與位於該第二圖案上的該金屬層該金金屬層的黏合性、抗磨性及光澤度相同，其中該金金屬層具有0.1μm至0.2μm之範圍的厚度，其中該鎳金屬層具有1.8或更多的光澤度，其中位於該第一圖案及該第二圖案頂表面的該鎳金屬層的一第一厚度與位於該第一圖案及該第二圖案側表面的該鎳金屬層一第二厚度的比率為1.07，其中該金金屬層包含一金合金層，該金合金層包含銀、銅、鈀、鋅、鈷以及一無機材料中的至少一者，以及其中該鈀金屬層包含一鈀合金層，該鈀合金層包含鈷、鋅以及一無機材料中的至少一者。
  7. 如申請專利範圍第6項所述之記憶卡，其中該鎳金屬層具有一厚度在5μm至8μm的範圍；該鈀金屬層具有一厚度在0.1μm至0.2μm的範圍。
  8. 如申請專利範圍第7項所述之記憶卡，其中該鎳金屬層係由一鍍鎳溶液所形成，而該鍍鎳溶液包含：一一次增亮劑包含奈(naphthalene)、苯甲醯磺醯亞胺(saccharine)、磺酸蘇打(sulfonic acid soda)以及磺胺(sulfonamide)中的至少一者；以及一二次增亮劑包含丁炔二醇(butynediol)、香豆素(coumarine)以及udelight中的至少一者。
  9. 如申請專利範圍第8項所述之記憶卡，其中該一次增亮劑和該二次增亮劑係以20比1的比率添加至該鍍鎳溶液中、該一次增亮劑係被添加至該鍍鎳溶液中在5ml/l至7ml/l之範圍的含量、以及該二次增亮劑係被添加該鍍鎳溶液中在0.2ml/l至0.4ml/l之範圍的含量。
  10. 一種用於一記憶卡的印刷電路板的製造方法，該方法包含：準備一絕緣層，該絕緣層的上和下表面形成有金屬薄膜；藉由選擇性地移除形成在該絕緣層的該上和該下表面上的該金屬薄膜，而形成一安裝部於該絕緣層的該上表面以及一終端部於該絕緣層的該下表面；選擇性地塗覆一感光型防焊劑在該絕緣層的該上和該下表面上以使對應該安裝部和該終端部的表面暴露出；以及藉由以具有一相同特性的一相同金屬材料來電鍍暴露出的該安裝部和該終端部的表面以同時地進行一表面處理，其中進行該表面處理步驟抱括：形成包含鎳的鎳金屬層(nickel metal layer)於未塗覆有該感光型防焊劑的該安裝部和該終端部上，形成包含鈀的一鈀金屬層在該鎳金屬層上；形成包含金的一金金屬層在該鈀金屬層上；其中該安裝部的該金金屬層及該終端部的該金金屬層由相同鍍金溶液所形成，其中該安裝部的該金金屬層的黏合性、抗磨性及光澤度與該終端部該金金屬層的黏合性、抗磨性及光澤度相同，其中該金金屬層具有0.1μm至0.2μm之範圍的厚度，其中該鎳金屬層具有1.8或更多的光澤度，其中位於該安裝部及該終端部頂表面的該鎳金屬層的一第一厚度與位於該安裝部及該終端部側表面的該鎳金屬層一第二厚度的比率為1.07，其中該金金屬層包含一金合金層，該金合金層包含銀、銅、鈀、鋅、鈷以及一無機材料中的至少一者，以及其中該鈀金屬層包含一鈀合金層，該鈀合金層包含鈷、鋅以及一無機材料中的至少一者。
  11. 如申請專利範圍第10項所述之方法，其中該鎳金屬層係由一鍍鎳溶液所形成，該鍍鎳溶液係添加有一一次增亮劑以及一二次增亮劑，該一次增亮劑包含奈(naphthalene)、苯甲醯磺醯亞胺(saccharine)、磺酸蘇打(sulfonic acid soda)以及磺胺(sulfonamide)中的至少一者而該二次增亮劑包含丁炔二醇(butynediol)、香豆素(coumarine)以及udelight中的至少一者。
  12. 如申請專利範圍第11項所述之方法，其中該一次增亮劑和該二次增亮劑係以20比1的比率添加至該鍍鎳溶液中。
  13. 如申請專利範圍第12項所述之方法，其中該一次增亮劑係被添加至該鍍鎳溶液中在5ml/l至7ml/l之範圍的含量，而該二次增亮劑係被添加該鍍鎳溶液中在0.2ml/l至0.4ml/l之範圍的含量。
  14. 如申請專利範圍第11項所述之方法，其中該鎳金屬層具有一厚度在5μm至8μm的範圍、該鈀金屬層具有一厚度在0.1μm至0.2μm的範圍。
TW102109883A 2012-03-20 2013-03-20 半導體記憶卡、用於記憶卡的印刷電路板及其製造方法 TWI628981B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2012-0028199 2012-03-20
KR1020120028199A KR102014088B1 (ko) 2012-03-20 2012-03-20 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201349954A TW201349954A (zh) 2013-12-01
TWI628981B true TWI628981B (zh) 2018-07-01

Family

ID=49222987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109883A TWI628981B (zh) 2012-03-20 2013-03-20 半導體記憶卡、用於記憶卡的印刷電路板及其製造方法

Country Status (6)

Country Link
US (1) US9867288B2 (zh)
EP (1) EP2820596B1 (zh)
KR (1) KR102014088B1 (zh)
CN (1) CN104335230A (zh)
TW (1) TWI628981B (zh)
WO (1) WO2013141611A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327738B1 (ko) 2015-06-18 2021-11-17 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102388846B1 (ko) * 2015-10-05 2022-04-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022145764A1 (ko) * 2020-12-29 2022-07-07 코오롱인더스트리 주식회사 감광성 엘리먼트, 드라이 필름 포토레지스트, 레지스터 패턴, 회로기판, 및 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008050673A (ja) * 2006-08-28 2008-03-06 Toyota Motor Corp めっき処理方法及びファインピッチ配線基板の製造方法
TW200832575A (en) * 2006-10-03 2008-08-01 Sandisk Corp Methods of forming a single layer substrate for high capacity memory cards
KR20100011818A (ko) * 2008-07-25 2010-02-03 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
KR20110057729A (ko) * 2009-11-25 2011-06-01 주식회사 심텍 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953304A (en) * 1975-06-23 1976-04-27 Dart Industries Inc. Electroplating baths for nickel and brightener-leveler compositions therefor
US4600609A (en) * 1985-05-03 1986-07-15 Macdermid, Incorporated Method and composition for electroless nickel deposition
US4628165A (en) * 1985-09-11 1986-12-09 Learonal, Inc. Electrical contacts and methods of making contacts by electrodeposition
US6534192B1 (en) * 1999-09-24 2003-03-18 Lucent Technologies Inc. Multi-purpose finish for printed wiring boards and method of manufacture of such boards
KR100371567B1 (ko) * 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
US6800121B2 (en) * 2002-06-18 2004-10-05 Atotech Deutschland Gmbh Electroless nickel plating solutions
KR100619345B1 (ko) 2004-07-16 2006-09-08 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
KR100722554B1 (ko) * 2005-04-15 2007-05-28 엘지전자 주식회사 인쇄회로기판 및 그 표면처리방법
US7432202B2 (en) * 2005-12-28 2008-10-07 Intel Corporation Method of substrate manufacture that decreases the package resistance
US7548145B2 (en) * 2006-01-19 2009-06-16 Innovative Micro Technology Hysteretic MEMS thermal device and method of manufacture
US7538429B2 (en) 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP2008084263A (ja) * 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
KR101030032B1 (ko) 2006-09-30 2011-04-20 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
TW200839994A (en) * 2007-03-16 2008-10-01 Phoenix Prec Technology Corp Packing structure and stacked structure using thereof
CN101122044A (zh) 2007-05-16 2008-02-13 深圳清华大学研究院 含纳米金刚石的镍基复合镀层及其超声波辅助制备方法
US7898813B2 (en) * 2007-06-25 2011-03-01 Kabushiki Kaisha Toshiba Semiconductor memory device and semiconductor memory card using the same
US20090166858A1 (en) 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
CN101363817B (zh) * 2008-05-23 2011-09-07 浙江大学宁波理工学院 测定光亮镀镍镀液中多种光亮剂的方法
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
US20110201159A1 (en) * 2008-11-05 2011-08-18 Mitsui High-Tec, Inc. Semiconductor package and manufacturing method thereof
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP5003812B2 (ja) * 2009-12-10 2012-08-15 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2012008817A (ja) * 2010-06-25 2012-01-12 Toshiba Corp 半導体メモリカード
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
KR101802850B1 (ko) * 2011-01-11 2017-11-29 해성디에스 주식회사 반도체 패키지
KR101251802B1 (ko) * 2011-07-27 2013-04-09 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
KR102005487B1 (ko) * 2011-12-21 2019-07-30 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008050673A (ja) * 2006-08-28 2008-03-06 Toyota Motor Corp めっき処理方法及びファインピッチ配線基板の製造方法
TW200832575A (en) * 2006-10-03 2008-08-01 Sandisk Corp Methods of forming a single layer substrate for high capacity memory cards
KR20100011818A (ko) * 2008-07-25 2010-02-03 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
KR20110057729A (ko) * 2009-11-25 2011-06-01 주식회사 심텍 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
EP2820596B1 (en) 2024-02-28
KR20130106562A (ko) 2013-09-30
US9867288B2 (en) 2018-01-09
CN104335230A (zh) 2015-02-04
WO2013141611A1 (en) 2013-09-26
US20150016049A1 (en) 2015-01-15
EP2820596A1 (en) 2015-01-07
TW201349954A (zh) 2013-12-01
KR102014088B1 (ko) 2019-08-26
EP2820596A4 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
US9875957B2 (en) Wiring substrate and semiconductor device
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US10262930B2 (en) Interposer and method for manufacturing interposer
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
TWI628981B (zh) 半導體記憶卡、用於記憶卡的印刷電路板及其製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
CN101364586A (zh) 封装基板结构及其制作方法
US20090101401A1 (en) Wiring board
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
JP5432800B2 (ja) 配線基板の製造方法
KR102005487B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
US11705401B2 (en) Semiconductor package structure and method for manufacturing the same
KR101428086B1 (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
KR101251802B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
KR20130120100A (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
KR101262587B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
KR101262561B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
JP2008288463A (ja) 多層配線基板