Nothing Special   »   [go: up one dir, main page]

TWI692763B - 記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法 - Google Patents

記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法 Download PDF

Info

Publication number
TWI692763B
TWI692763B TW107131621A TW107131621A TWI692763B TW I692763 B TWI692763 B TW I692763B TW 107131621 A TW107131621 A TW 107131621A TW 107131621 A TW107131621 A TW 107131621A TW I692763 B TWI692763 B TW I692763B
Authority
TW
Taiwan
Prior art keywords
security feature
memory block
flash memory
memory
feature
Prior art date
Application number
TW107131621A
Other languages
English (en)
Other versions
TW202011414A (zh
Inventor
黃識夫
陳政宇
謝易霖
蕭景隆
Original Assignee
大陸商合肥沛睿微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商合肥沛睿微電子股份有限公司 filed Critical 大陸商合肥沛睿微電子股份有限公司
Priority to TW107131621A priority Critical patent/TWI692763B/zh
Priority to US16/354,280 priority patent/US10705743B2/en
Priority to US16/546,459 priority patent/US11449310B2/en
Publication of TW202011414A publication Critical patent/TW202011414A/zh
Application granted granted Critical
Publication of TWI692763B publication Critical patent/TWI692763B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

一種快閃記憶體的安全特徵的生成方法，其包括：抹除快閃記憶體的一記憶區塊、不帶驗證地寫入抹除後的記憶區塊、取得寫入後的記憶區塊內的複數個位元、以及基於取得的位元建立一安全特徵。

Description

記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法
本發明是關於資料儲存裝置，特別是關於快閃記憶體的存取方法。
快閃記憶體（Flash Memory）是近年來在電子裝置中常用的儲存裝置。快閃記憶體是一種非揮發性記憶體。以反及閘快閃記憶體（NAND Flash）為例，快閃記憶體常被應用在記憶卡、通用序列匯流排閃存裝置（USB Flash Device）、固態硬碟（Solid State Disk，SSD）等儲存裝置。快閃記憶體所提供的儲存陣列係由複數個區塊（Block）所構成，並且各區塊包括複數頁（Page）。快閃記憶體在複製或抹除(Erase)資料時，是以整個區塊內的所有頁為單位來進行。
如何防止重要資料（如，數位錢包的密鑰碼）竊取，是儲存設計上的一大考量。然而，在不允許複製的情況下，快閃記憶體中的重要資料仍可透過拆解儲存裝置後以第三方軟體（Software Tool）以及第三方記憶體控制器（Flash Controller）複製至另一儲存裝置中。
在一實施例中，一種快閃記憶體的安全特徵的生成方法，其包括：抹除快閃記憶體的一記憶區塊、不帶驗證地寫入抹除後的記憶區塊、取得寫入後的記憶區塊內的複數個位元、以及基於取得的位元建立一安全特徵。
在一實施例中，一種記憶體控制裝置，適用於控制一快閃記憶體的存取作業。快閃記憶體包括複數個記憶區塊。其中，記憶體控制裝置包括：一儲存單元以及一資料讀寫電路，並且資料讀寫電路耦接儲存單元。儲存單元，儲存有一預存的安全特徵。資料讀寫電路接收一資料存取要求並且執行一安全確認程序以確認是否允許資料存取要求。在安全確認程序中，資料讀寫電路抹除資料讀寫電路抹除複數個記憶區塊中之一、不帶驗證地寫入抹除後的記憶區塊、取得寫入後的記憶區塊內的複數個位元、基於取得的位元建立一安全特徵、比對建立的安全特徵與預存的安全特徵、於建立的安全特徵相符於預存的安全特徵時允許資料存取要求、以及於建立的安全特徵不相符於預存的安全特徵時拒絕資料存取要求。
綜上，根據本發明之記憶體控制裝置及快閃記憶體的控制方法及安全特徵的生成方法利用快閃記憶體的特性產生專屬的安全特徵以作為資料保護金鑰，藉以確保資料的安全性。
關於本文中所使用之「耦接」或「連接」，其可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而「耦接」或「連接」還可指二或多個元件相互操作或動作。
參照圖1，在一實施例中，記憶體控制裝置10適用於控制一快閃記憶體20的存取作業。於此，快閃記憶體20包括複數個記憶區塊。
記憶體控制裝置10包括一資料讀寫電路110以及一儲存單元130。資料讀寫電路110耦接儲存單元130。
資料讀寫電路110對外耦接快閃記憶體20。資料讀寫電路110用以讀出快閃記憶體20中儲存的資料序列並將讀出的資料序列提供給外部裝置30，或將外部來的資料序列存入快閃記憶體20中。
在一些實施例中，資料讀寫電路110更用以生成相應快閃記憶體20的特性特徵的安全特徵。
參照圖1及圖2，在一實施例中，資料讀寫電路110抹除快閃記憶體20的多個記憶區塊其中一個記憶區塊（以下「預定記憶區塊」以便進行說明）（步驟S10）。其中，預定記憶區塊為已確認其能正常操作，並且特性優良。在一些實施例中，預定記憶區塊可為快閃記憶體20的所有記憶區塊中的任意一個。舉例來說，預定記憶區塊可為記憶區塊0（Block 0）、記憶區塊1、記憶區塊2或其他記憶區塊等。在步驟S10的一示範例中，資料讀寫電路110可只對預定記憶區塊進行一次抹除作業。在步驟S10的另一示範例中，參照圖1及圖3，資料讀寫電路110亦可對預定記憶區塊進行反覆多次抹除作業，以避免預定記憶區塊的特性因未知的人為操作而產生誤差。以二次抹除作業為例，資料讀寫電路110首次抹除預定記憶區塊（步驟S12），然後寫入首次抹除後的預定記憶區塊（步驟S14）。在步驟S14中，資料讀寫電路110以正常寫入電壓進行預定記憶區塊的全寫入作業。於寫入（步驟S14）後，資料讀寫電路110再次抹除寫入後的預定記憶區塊（步驟S16）。
於抹除（步驟S10）後，資料讀寫電路110不帶驗證地寫入抹除後的預定記憶區塊（步驟S20）。換言之，資料讀寫電路110以低於正常寫入電壓之一固定電壓進行預定記憶區塊的寫入作業，以致預定記憶區塊中的每個位元（Cell）因其各自的位元特性（Cell Characteristic）的不同而產生不同的電位（Vt，又稱閾值電壓）高低。
於寫入（步驟S20）後，資料讀寫電路110取得寫入後的預定記憶區塊內的複數個位元（步驟S30）並基於取得的位元建立一安全特徵（步驟S40）。在一些實施例中，安全特徵可為源自於取得的位元的一串數字（即特殊編碼）或是源自於取得的位元的一圖像特徵（Memory FingerPrint）。在一實施例中，取得的位元可為預定記憶區塊的一既定區域內的位元，即，取得的位元少於預定記憶區塊的位元的總量並且在預定記憶區塊的位置上是彼此相鄰接成二維陣列。在另一實施例中，取得的位元可為預定記憶區塊的既定位元。例如，取得的位元少於預定記憶區塊的位元的總量並且在預定記憶區塊的順序上是相鄰彼此間隔一既定數量（如，4或10等大於的1的正整數）。其中，取得的位元中相鄰位元之間的間隔的既定數量可均相同或不同。再者，取得的位元少於預定記憶區塊的位元的總量並且其當前電位是落於同一電壓區間。
在一示範例中，資料讀寫電路110使用特殊的取樣演算法對寫入後的預定記憶區塊內進行取樣以擷取預定記憶區塊內的多個位元（步驟S30）、排列取樣出的多個位元以排列出一連串不同位元並以排列後的位元當前的電位作為特殊編碼（Memory Vt Level Key）（如圖4所示）（步驟S40）。其中，圖4的電位Vt的單位為單位電壓。例如，特殊編碼可為既定區域內落於同一電壓區間的多個位元的電位所組成的一串數字，或特殊編碼可為既定區域內落於同一電壓區間的多個位元的位置（在預定記憶區塊內的順序編號），或特殊編碼可為既定區域內順序上彼此間隔同樣既定數量的多個位元的電位所組成的一串數字。在另一示範例中，資料讀寫電路110還可以將得到的特殊編碼轉換為圖像特徵（步驟S40）。例如，特殊編碼可為既定區域內落於同一電壓區間的多個位元的連線所形成的一個圖案。
在又一示範例中，資料讀寫電路110使用特殊的取樣演算法對寫入後的預定記憶區塊內進行取樣以取得預定記憶區塊的同一既定區域內且落於同一電壓區間的多個位元（步驟S30），然後連線取得的多個位元以形成圖像特徵（步驟S40）。
在再一示範例中，資料讀寫電路110使用特殊的取樣演算法對寫入後的預定記憶區塊內進行取樣以取得預定記憶區塊的多個位元（步驟S30），然後以預定記憶區塊的多個位元的電位表現作為圖像特徵（步驟S40）。
在安全特徵建立（步驟S40）後，資料讀寫電路110將安全特徵存於儲存單元130中，以作為後續每次存取作業前所執行的確認程序中所使用的預存的安全特徵。
在一些實施例中，參照圖1及圖5，資料讀寫電路110接收外部裝置30所發出的一資料存取要求（步驟S50）。於接收到資料存取要求（步驟S50）時，資料讀寫電路110會先執行一安全確認程序（步驟S60），以確認是否允許此資料存取要求。在安全確認程序（步驟S60）中，資料讀寫電路110會以與先前生成預存的安全特徵（即，步驟S10~S40）大致上相同的生成方式生成一安全特徵（即，步驟S61~S64）。其中，安全確認程序中的抹除步驟（步驟S61）執行抹除的次數可相同於先前生成預存的安全特徵的抹除步驟（步驟S10）。如，步驟S61與步驟S10各自均為只抹除一次，或者驟S61與步驟S10各自均包括首次抹除步驟（步驟S12）、寫入步驟（步驟S14）、以及再次抹除（步驟S14）。此外，安全確認程序中的抹除步驟（步驟S61）執行抹除的次數可不同於先前生成預存的安全特徵的抹除步驟（步驟S10）。如，步驟S61與只抹除一次，而步驟S10包括首次抹除步驟（步驟S12）、寫入步驟（步驟S14）、以及再次抹除（步驟S16）。
於生成安全特徵（步驟S64）後，資料讀寫電路110會比較此次生成之安全特徵與預存的安全特徵（步驟S65）。於建立的安全特徵相符於預存的安全特徵時，資料讀寫電路110允許此資料存取要求（步驟S66），因此資料讀寫電路110接續執行資料存取要求的存取作業（如，讀出要求的資料序列）。於建立的安全特徵不相符於預存的安全特徵時，資料讀寫電路110拒絕此資料存取要求（步驟S67），因此資料讀寫電路110不接續執行資料存取要求的存取作業。
在一示範例中，資料讀寫電路110能在每次存取作業完成後更新儲存單元130中儲存之安全特徵，如，以針對此次存取作業生成的安全特徵更新儲存單元130中儲存之安全特徵。
在另一示範例中，資料讀寫電路110能定時更新儲存單元130中儲存之安全特徵（即，重新執行步驟S10~S40）。
在一些實施例中，快閃記憶體20可為反及閘快閃記憶體（NAND Flash）。其中，儲存單元130可為反或閘快閃記憶體（NOR Flash）。
綜上，根據本發明之記憶體控制裝置及快閃記憶體的控制方法及安全特徵的生成方法利用快閃記憶體的特性產生專屬的安全特徵以作為資料保護金鑰，藉以確保資料的安全性。
10             記憶體控制裝置            110           資料讀寫電路 130           儲存單元                      20            快閃記憶體 30            外部裝置                      S10~S60   步驟 S61~S67    步驟
圖1為根據本發明一實施例之記憶體控制裝置應用狀態下的功能方塊圖。 圖2為根據本發明一實施例之快閃記憶體的安全特徵的生成方法的流程圖。 圖3為根據本發明另一實施例之快閃記憶體的安全特徵的生成方法的流程圖。 圖4為一示範例之安全特徵的示意圖。 圖5為根據本發明一實施例之快閃記憶體的控制方法的流程圖。
S10~S40  步驟

Claims (11)

  1. 一種快閃記憶體的安全特徵的生成方法，包括：抹除該快閃記憶體的一記憶區塊；以低於一正常寫入電壓之一固定電壓不帶驗證地寫入抹除後的該記憶區塊以使該記憶區塊中的每個位元(Cell)具有一電位，其中各該位元的該電位相應於該位元的位元特性；以及利用寫入後的該記憶區塊內的複數個該位元的複數該電位建立一安全特徵。
  2. 如請求項1所述之快閃記憶體的安全特徵的生成方法，其中抹除該快閃記憶體的該記憶區塊的步驟包括：首次抹除該快閃記憶體的該記憶區塊；以該正常寫入電壓寫入首次抹除後的該記憶區塊；以及再次抹除寫入後的該記憶區塊。
  3. 如請求項1所述之快閃記憶體的安全特徵的生成方法，其中該安全特徵包括該複數個位元的該複數電位的至少一部分。
  4. 如請求項1所述之快閃記憶體的安全特徵的生成方法，其中利用寫入後的該記憶區塊內的該複數個位元的該複數電位建立該安全特徵的步驟包括：對該複數個位元的該複數電位與相對應位置進行一預定編碼以產生該安全特徵。
  5. 如請求項1所述之快閃記憶體的安全特徵的生成方法，其中該安全特徵為二維陣列的一特徵圖像(Memory FingerPrint)。
  6. 一種記憶體控制裝置，適用於控制一快閃記憶體的存取作業，該快閃記憶體包括複數個記憶區塊，其中該記憶體控制裝置包括：一儲存單元，儲存一預存的安全特徵；以及一資料讀寫電路，耦接該記憶體單元，接收一資料存取要求並且執行一安全確認程序以確認是否允許該資料存取要求，其中在該安全確認程序中，該資料讀寫電路抹除該複數個記憶區塊中之一、以低於一正常寫入電壓之一固定電壓不帶驗證地寫入抹除後的該記憶區塊以使該記憶區塊的各位元具有一電位、利用寫入後的該記憶區塊內的複數個該位元的複數該電位建立一安全特徵、比對建立的該安全特徵與該預存的安全特徵、於建立的該安全特徵相符於該預存的安全特徵時允許該資料存取要求、以及於建立的該安全特徵不相符於該預存的安全特徵時拒絕該資料存取要求，其中各該位元的該電位相應於該位元的位元特性。
  7. 如請求項6所述之記憶體控制裝置，其中該資料讀寫電路對該複數個位元的該複數電位與相對應位置進行一預定編碼以產生該安全特徵。
  8. 一種快閃記憶體的控制方法，包括：接收一資料存取要求；以及執行一安全確認程序以確認是否允許該資料存取要求，其中執行該安全確認程序的步驟包括：抹除該快閃記憶體的一記憶區塊； 以低於一正常寫入電壓之一固定電壓不帶驗證地寫入抹除後的該記憶區塊以使該記憶區塊的各位元具有一電位，其中各該位元的該電位相應於該位元的位元特性；利用寫入後的該記憶區塊內的複數個該位元的複數該電位建立一安全特徵；比對建立的該安全特徵與一預存的安全特徵；於建立的該安全特徵相符於該預存的安全特徵時，允許該資料存取要求；以及於建立的該安全特徵不相符於該預存的安全特徵時，拒絕該資料存取要求。
  9. 如請求項8所述之快閃記憶體的控制方法，其中抹除該快閃記憶體的該記憶區塊的步驟包括：首次抹除該快閃記憶體的該記憶區塊；以該正常寫入電壓寫入首次抹除後的該記憶區塊；以及再次抹除寫入後的該記憶區塊。
  10. 如請求項8所述之快閃記憶體的控制方法，其中利用寫入後的該記憶區塊內的該複數個位元的該複數電位的步驟包括對該複數個位元的該複數電位與相對應位置進行一預定編碼以產生該安全特徵。
  11. 如請求項8所述之快閃記憶體的控制方法，其中該安全特徵為二維陣列的一特徵圖像(Memory FingerPrint)。
TW107131621A 2018-09-07 2018-09-07 記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法 TWI692763B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107131621A TWI692763B (zh) 2018-09-07 2018-09-07 記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法
US16/354,280 US10705743B2 (en) 2018-09-07 2019-03-15 Memory control device, control method of flash memory, and method for generating security feature of flash memory
US16/546,459 US11449310B2 (en) 2018-09-07 2019-08-21 Random number generator, encryption/decryption secret key generator and method based on characteristics of memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107131621A TWI692763B (zh) 2018-09-07 2018-09-07 記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法

Publications (2)

Publication Number Publication Date
TW202011414A TW202011414A (zh) 2020-03-16
TWI692763B true TWI692763B (zh) 2020-05-01

Family

ID=69719635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131621A TWI692763B (zh) 2018-09-07 2018-09-07 記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法

Country Status (2)

Country Link
US (1) US10705743B2 (zh)
TW (1) TWI692763B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522229B2 (en) * 2017-08-30 2019-12-31 Micron Technology, Inc. Secure erase for data corruption

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324436B2 (en) * 2013-08-26 2016-04-26 Electronics And Telecommunications Research Institute Method and apparatus for controlling operation of flash memory
US20180039784A1 (en) * 2016-08-04 2018-02-08 Macronix International Co., Ltd. Physical unclonable function for non-volatile memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166626B2 (en) * 2011-11-18 2015-10-20 Korea Advanced Institute Of Science And Technology Encoding, decoding, and multi-stage decoding circuits for concatenated BCH, and error correction circuit of flash memory device using the same
JP5578207B2 (ja) * 2012-08-09 2014-08-27 株式会社デンソー 通信負荷判定装置
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR101575810B1 (ko) * 2014-09-30 2015-12-08 고려대학교 산학협력단 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
US20160093397A1 (en) * 2014-09-30 2016-03-31 Emc Corporation Method and system for improving flash storage utilization using read-threshold tables
US9722774B2 (en) * 2015-04-29 2017-08-01 Samsung Electronics Co., Ltd. Non-leaky helper data: extracting unique cryptographic key from noisy F-PUF fingerprint
US9633738B1 (en) * 2016-06-28 2017-04-25 Sandisk Technologies Llc Accelerated physical secure erase
US10911229B2 (en) * 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US10482985B2 (en) * 2018-02-05 2019-11-19 Sandisk Technologies Llc Dynamic erase loop dependent bias voltage
JP2019160380A (ja) * 2018-03-16 2019-09-19 東芝メモリ株式会社 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324436B2 (en) * 2013-08-26 2016-04-26 Electronics And Telecommunications Research Institute Method and apparatus for controlling operation of flash memory
US20180039784A1 (en) * 2016-08-04 2018-02-08 Macronix International Co., Ltd. Physical unclonable function for non-volatile memory
US20180040356A1 (en) * 2016-08-04 2018-02-08 Macronix International Co., Ltd. Physical unclonable function using divided threshold distributions in non-volatile memory
US20180039581A1 (en) * 2016-08-04 2018-02-08 Macronix International Co., Ltd. Non-volatile memory with security key storage

Also Published As

Publication number Publication date
TW202011414A (zh) 2020-03-16
US20200081635A1 (en) 2020-03-12
US10705743B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
EP3407335B1 (en) Non-volatile memory based physically unclonable function with random number generator
US10855477B2 (en) Non-volatile memory with physical unclonable function and random number generator
CN107689243B (zh) 电子装置、产品及制造集成电路方法及产生数据集的方法
KR102154187B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
TW201405359A (zh) 隨機數產生方法、加密金鑰產生方法、記憶體、記憶體系統以及加密金鑰系統
US10740476B2 (en) Tamper-proof storage using signatures based on threshold voltage distributions
KR101731408B1 (ko) 플래시 메모리에 데이터를 기록하는 방법 및 관련 메모리 장치 및 플래시 메모리
US20130145083A1 (en) Semiconductor Memory Device
CN109388974A (zh) 具有安全读取的非易失性存储器装置
EP3407336B1 (en) Unchangeable phyisical unclonable function in non-volatile memory
US10133645B2 (en) Data recovery in three dimensional non-volatile memory array after word line short
CN112395654A (zh) 存储装置
TWI692763B (zh) 記憶體控制裝置、快閃記憶體的控制方法及快閃記憶體的安全特徵的生成方法
US11101009B1 (en) Systems and methods to convert memory to one-time programmable memory
CN110908588B (zh) 记忆体控制装置、控制方法及其安全特征的生成方法
KR20220036569A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
Wang et al. Reaping Both Latency and Reliability Benefits With Elaborate Sanitization Design for 3D TLC NAND Flash
US11620108B1 (en) Random number generation systems and methods
US11600329B1 (en) Systems and methods for runtime analog sanitization of memory
CN114527933B (zh) 存储器操作方法、存储器及存储系统
US11177003B1 (en) Systems and methods for runtime analog sanitation of memory
TWI642060B (zh) 用於三維記憶體的抹除驗證方法以及記憶體系統
US10210939B1 (en) Solid state storage device and data management method
JP4638467B2 (ja) 半導体情報処理装置
JP3980011B2 (ja) 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法