TWI647524B - 陣列基板及液晶顯示面板 - Google Patents

Abstract

一種陣列基板，包括基板及設置於基板上之閘極線、共通線、相鄰之兩資料線及子畫素單元。子畫素單元包括薄膜電晶體、絕緣層、畫素電極、透明共通電極及凸出電極。薄膜電晶體包括一源極、一汲極與一閘極。絕緣層設置於薄膜電晶體上且絕緣層具有一接觸孔。畫素電極設置於基板上且具有至少一缺口。透明共通電極設置於絕緣層上，與畫素電極於一垂直投影方向上部分重疊，且透明共通電極經由接觸孔與共通線連接，而缺口對應於接觸孔，且缺口鄰近於該接觸孔。凸出電極設置於基板上且與畫素電極連接，而凸出電極鄰近於缺口處。

Description

陣列基板及液晶顯示面板

本發明係關於一種顯示裝置，且特別地關於包括與畫素電極連接之凸出電極以提升陣列基板及液晶顯示面板之光穿透率。

液晶顯示面板由於具有輕薄短小與節能等優點，已被廣泛地應用 在各式電子產品，如智慧型手機(smart phone)、筆記型電腦(notebook computer)、平板電腦(tablet PC) 、平面電視與各類型的消費型電子產品上。

為了解決習知液晶顯示面板之視角過窄的缺點，業界已研發出一種邊緣電場切換型(fringe field switching, FFS)液晶顯示面板，其主要特色在於將共通電極與畫素電極設置於陣列基板(亦稱為薄膜電晶體基板)的不同平面上，並藉由共通電極與畫素電極產生的電場達到廣視角的規格。

然而，隨著邊緣電場切換型液晶顯示面板影像解析度的提升趨勢，於縮減畫素單元中之如畫素電極與共通電極等元件時，仍需提供具有較佳光穿透率表現之畫素單元的陣列基板。

本發明提供一種陣列基板，以提升鄰近共通電極與共通線連接處之接觸孔處的液晶驅動表現。

本發明提供一種陣列基板，以避免子畫素單元於鄰近共通電極與共通線連接處之接觸孔處產生之黑線問題。

本發明提供一種陣列基板，以提升子畫素單元的及包括子畫素單元之液晶顯示面板的整體光穿透率表現。

為達上述優點，本發明一實施例提出一種陣列基板，包括基板及設置於基板上之閘極線、共通線、相鄰之兩資料線及子畫素單元。共通線與閘極線實質上平行。子畫素單元包括薄膜電晶體、絕緣層、畫素電極、透明共通電極及凸出電極。薄膜電晶體包括一源極、一汲極與一閘極，其中閘極電性連接於閘極線。絕緣層設置於薄膜電晶體上且具有一接觸孔。畫素電極設置於基板上且與汲極電性連接，畫素電極具有至少一缺口。透明共通電極設置於絕緣層上，透明共通電極與畫素電極於一垂直投影方向上部分重疊，且透明共通電極經由接觸孔與共通線連接，其中缺口對應於接觸孔，且缺口鄰近於接觸孔。凸出電極，設置於基板上，其中凸出電極連接於畫素電極，且凸出電極鄰近於缺口，且沿著第一方向延伸。

在本發明一實施例中，上述之陣列基板中，第一方向實質上平行於閘極線延伸方向。

在本發明一實施例中，上述之陣列基板中，第一方向實質上平行於兩相鄰之資料線延伸方向。

在本發明一實施例中，上述之陣列基板中，凸出電極更沿著一第二方向延伸，第一方向實質上平行於閘極線延伸方向，且第二方向實質上平行於兩相鄰之資料線延伸方向。

在本發明一實施例中，上述之陣列基板中，第一方向與閘極線之延伸方向呈一夾角，此夾角大於0度且小於90度。

在本發明一實施例中，上述之陣列基板中，缺口位於畫素電極至少一角落。

在本發明一實施例中，上述之陣列基板中，畫素電極具有一第一側邊與一第二側邊，且缺口具有一輪廓，上述輪廓分別連接第一側邊與第二側邊。

在本發明一實施例中，上述之陣列基板中，凸出電極由第一側邊延伸。

在本發明一實施例中，上述之陣列基板中，凸出電極由輪廓一部份延伸。

在本發明一實施例中，上述之陣列基板中，畫素電極與兩相鄰之資料線於該垂直投影方向上不重疊。

在本發明一實施例中，於上述之陣列基板中，凸出電極與畫素電極連接處具有一長邊，此長邊大於等於2 微米(μm)且小於等於10微米(μm)。

在本發明一實施例中，於上述之陣列基板中，透明共用電極具有多個狹縫，畫素電極不具有多個狹縫。

在本發明一實施例中，於上述之陣列基板中，透明共用電極具有平行兩相鄰之資料線之內側邊，該畫素電極與內側邊之距離大於等於0微米(μm)且小於等於4微米(μm)。

在本發明一實施例中，於上述之陣列基板中，缺口具有一輪廓，且輪廓圍繞接觸孔至少一部份。

為達上述優點，本發明一實施例提出一種液晶顯示面板，其包括前述之陣列基板、對向基板與液晶層。對向基板係與陣列基板相對設置。液晶層係設置於陣列基板與對向基板之間。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

在下文中將參照附圖更全面地描述本發明，在附圖中示出了本發明的示例性實施例。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。

在附圖中，為了清楚起見，放大了各元件等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在“另一元件上”、或“連接到另一元件”、“重疊於另一元件”時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或 “直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電連接。

應當理解，儘管術語“第一”與“第二”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式“一”、 “一個”和“該”旨在包括複數形式，包括“至少一個”。 “或”表示“及/或”。如本文所使用的，術語 “及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

此外，諸如 “下” 或 “底部”和“上”或 “頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件“下方”或“下方”的元件將被定向為在其它元件 “上方”。因此，示例性術語 “下面”或 “下面”可以包括上方和下方的取向。

本文使用的“約”或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。

請參照圖1-2所示，顯示依據本發明一實施例之一陣列基板100之部份示意圖，其中圖1顯示了陣列基板100內之一區域150的部份上視示意圖，而圖2則顯示了沿圖1內陣列基板100之線段2-2'之剖面示意圖。

如圖1所示，陣列基板100係以部份結構，例如一個子畫素P來做說明，但不限於此。陣列基板100至少包括基板102、閘極線104b、共通線104a、相鄰之兩資料線108、半導體層107、至少一子畫素單元P等構件。舉例而言，至少一閘極線104b與至少一資料線108對應子畫素單元P，至少一閘極線104b與至少一資料線108實質上交錯設置，例如：垂直設置，但不限於此。於部份實施例中，至少一子畫素單元P可選擇性地設置於閘極線104b與兩相鄰之資料線108之間，但不限於此。於其它實施例中，至少一子畫素單元P可不設置於閘極線104b與兩相鄰之資料線108之間。至少一子畫素單元P具有至少一薄膜電晶體TFT、畫素電極130、絕緣層110、透明共通電極140與至少一凸出電極130b。薄膜電晶體TFT包括閘極G、半導體層107、源極108b、以及汲極108a。絕緣層110(顯示於圖2中)位於畫素電極130與透明共通電極140之間。

如圖2所示，圖2顯示了沿圖1內線段2-2'之陣列基板100之剖面結構。在此，共通線104a與閘極線104b分別設置於基板102之內表面上。絕緣層106覆蓋共通線104a與閘極線104b。半導體層107係位於絕緣層106上，且半導體層107與閘極線104b之間係為絕緣層106所分隔。而汲極108a與源極108b設置於半導體層107上且半導體層107至少部分接觸汲極108a與源極108b。畫素電極130則部分覆蓋了部分之汲極108a或源極108b，進而電性連接了汲極108a或源極108b。在此，圖2內所顯示之閘極G、半導體層107、汲極108a與源極108b形成了薄膜電晶體TFT。本實施例之薄膜電晶體TFT是以底閘極型薄膜電晶體(bottom-gate TFT)為例來說明，但本發明不限於此。在其他實施例中，薄膜電晶體TFT也可以是頂閘極型薄膜電晶體(top-gate TFT)，例如：半導體層107位於閘極G下方，且半導體層107與閘極G夾設有絕緣層106，或是其它合適類型的薄膜電晶體。接著，於畫素電極130上更具有另一絕緣層110，而於共通線104a之部分上則對應形成接觸孔112，接觸孔112貫穿了絕緣層110與106，進而露出共通線104a之部分表面，即絕緣層110與106未覆蓋共通線104a之部分表面，而透明共通電極140則形成於絕緣層110之上且經由接觸孔112形成於共通線104a之露出表面(或稱為未被絕緣層110與106覆蓋的共通線104a部分表面)上，進而電性連接了共通線104a。舉例而言，透明共通電極1410與畫素電極130於一垂直投影方向Z(或稱為垂直投影於基板102)上至少一部分重疊，且畫素電極130與透明共通電極140兩者相分隔開來。於操作模式時，當畫素單元P點亮時，畫素電極130與透明共通電極140兩者所連接的電位不同。

如圖1與圖2所示，畫素電極130與兩相鄰之資料線108於垂直投影方向Z(或稱為垂直投影於基板102)上不重疊，但不限於此。於其它實施例中，畫素電極130與兩相鄰之資料線108其中至少一者於垂直投影方向Z(或稱為垂直投影於基板102)上部份重疊。畫素電極130可為板狀電極，即畫素電極130不具有狹縫(slit)設計，但不限於此。於其它實施例中，畫素電極130也可具有狹縫(slit)設計。畫素電極130包括缺口130a，缺口130a所露出對應之部分的共通線104a上設置接觸孔112，即畫素電極130未覆蓋部分的共通線104a，且於未被覆蓋的部分共通線104a上方設置有接觸孔112，其中接觸孔112貫穿絕緣層106、110。所以，接觸孔112所露出對應之部分的共通線104a，以利後續形成之透明共通電極140可經由接觸孔112與共通線104a電性連接。舉例而言，缺口130a係對應接觸孔112而設置，且缺口130a鄰近接觸孔112並具有圍繞接觸孔112之至少一部份之輪廓C。再者，透明共通電極140包括連接部140a、數個狹縫140b以及狹縫電極140c，連接部140a連接複數個狹縫電極140c之至少一端。其中，透明共通電極140與凸出電極130b相分隔開來。透明共通電極140之複數個狹縫140b於垂直投影方向Z(或稱為垂直投影於基板102)上分別露出了位於其下方之畫素電極130之對應部分。狹縫140b與狹縫電極140c之形狀顯示為大體”ㄑ”之形狀，然本發明狹縫140b之形狀並不以此為限，舉例而言也可以是直條狀、或是其它合適的形狀。

如圖1與圖3所示，圖3顯示了依據本發明之一實施例之圖1區域150之放大示意圖。於本實施例中，子畫素單元P更包括一凸出電極130b，而凸出電極130b與畫素電極130直接連接且凸出電極130b實質上沿圖1所示之第一方向X朝鄰近之共通線104a延伸。在此，凸出電極130b對應設置於鄰近畫素電極130之缺口130a，且凸出電極130b進而與缺口130a至少部份圍繞所對應的接觸孔112。舉例而言，畫素電極130之缺口與凸出電極130b一起形成凹陷之輪廓C。本實施例中，凸出電極130b較佳地位於畫素電極130之至少一角落(例如右上角落)，然本發明並不以此為限。凸出電極130b較佳地因應接觸孔112所設置的位置，而有所不同。換句話說，凸出電極130b並非一定要設置在畫素電極130之角落。

如圖3所示，於較佳實施例中凸出電極130b係設置在畫素電極130之角落。換句話說，畫素電極130缺口130a之輪廓C係分別連接畫素電極130之第一側邊130c與第二側邊130d，其中第一側邊130c沿第二方向Y延伸，而第二側邊130d沿第一方向X延伸，然於其他實施例中第一側邊130c可以沿第二方向Y延伸，第二側邊130d沿第一方向X延伸，本發明並不以此為限。圖3所示之第一側邊130c較第二側邊130d長，然本發明並不以此為限，於其他實施例中第一側邊130c可以較第二側邊130d短或實質上相等。本實施例之第一方向X實質上平行於兩相鄰資料線108 (參見圖1)。舉例而言，凸出電極130b由輪廓C的一部份延伸凸出，凸出電極130b之沿伸方向係延第一方向X朝鄰近之共通線104a延伸，其中第一方向X實質上與兩相鄰資料線108平行，第一方向X實質上與共通線104a以及閘極線104b交錯，例如：垂直，但不限於此。

於較佳實施例中，連接部140a可為口字型、框體、或其它合適的形狀，連接部140a之內側邊140d即為口字型或框體之內側邊140d。畫素電極130之第二側邊130d與透明共用電極140之內側邊140d之距離D1。換言之，畫素電極130之第二側邊130d對應於透明共用電極140第一個狹縫140b，第一個狹縫140b最鄰近於資料線180(例如圖1右邊的資料線)之一側與畫素電極130之第二側邊130d之距離D1。其中，距離D1係大於等於0微米(μm)且小於等於約4微米(μm)，較佳為大於等於0微米(μm)且小於等於約2微米(μm)，並且凸出電極130b與其鄰近之資料線108(例如圖1右邊的資料線)並不會相接觸。然於一變化實施例中畫素電極130之第二側邊130d，可位於透明共用電極140之內側邊140d的左側或右側，圖3所示距離D1只為其中一種可能的例子。其中透明共用電極140之內側邊140d，詳細而言為連接部140a之內側邊140d。凸出電極130b之端點(或稱為最頂端)T與所相連接之畫素電極130於第一方向X之距離為凸出長度D2，此凸出長度D2較佳大於0微米(μm)且小於等於約4微米(μm)。

於上述實施例中，藉由於基板102上同時設置畫素電極130、凸出電極130b與透明共通電極140，於操作時，可藉由透明共通電極140與畫素電極130及凸出電極130b之組合所產生的電場驅動液晶材料(未顯示，參照圖9之液晶層250)達到廣視角的效果，而更藉由凸出電極130b的設置，以提升鄰近透明共通電極140與共通線104a連接處之接觸孔112處之液晶的驅動表現，減少了子畫素單元P於鄰近透明共通電極140與共通線104a連接處之接觸孔112處的暗線問題，進而提升了子畫素單元P的整體光穿透率表現從而改善子畫素單元P的顯示表現。

請參照圖4，顯示了依據本發明之另一實施例之圖1區域150之放大示意圖。在此，圖4所示之實施例內構件大體相似於圖3內所示構件，除了凸出電極130b的設置位置並不相同於圖3內之凸出電極130b的設置位置，其餘可參閱前述描述，於此不再贅言。如圖4所示，畫素電極130的缺口130a之輪廓C係分別連接畫素電極130之一第一側邊130c與一第二側邊130d，其中第一側邊130c沿第一方向X延伸，而第二側邊130d沿第二方向Y延伸，且第一方向X實質上平行於閘極線104b。凸出電極130b係由第二側邊130d於第一方向X向鄰近的資料線108(如圖4右邊的資料線108)延伸，因此凸出電極130b之延伸方向與資料線108(如圖4右邊的資料線108)實質上交錯，例如：實質上垂直，且凸出電極130b與所相連接之畫素電極130之第二側邊130d之連接處F具有實質上平行於圖4所示Y方向上之長度D3。舉例而言，凸出電極130b與輪廓C相連接處具有連接處F，凸出電極130b由連接處F於第二側邊130d上的長度D3大於等於約2微米(μm)且小於等於約10微米(μm) ，較佳為大於等於約4微米(μm)且小於等於約10微米(μm)。換句話說，凸出電極130b與所相連接之畫素電極130之第二側邊130d之連接處F為長邊S，長邊S於第二方向Y上具有長度D3。再者，凸出電極130b於第一方向X朝鄰近的資料線108(如圖4右邊的資料線108)延伸具有距離D1，此距離D1係大於等於0微米(μm)且小於等於約4微米(μm)，較佳為大於等於0微米(μm)且小於等於約2微米(μm)，並且凸出電極130b與其鄰近之資料線108(如圖4右邊的資料線108)並不會相接觸。舉例而言，圖4距離D1為凸出電極130b之端點(或稱為最頂端)T與透明共用電極140之內側邊140d之最短距離，其中內側邊140d的定義與圖1相同。換言之，畫素電極130之第二側邊130d對應於透明共用電極140第一個狹縫140b，第一個狹縫140b最鄰近於資料線180(例如圖4右邊的資料線)之一側與畫素電極130之第二側邊130d的凸出電極130b端點(或稱為最頂端)T之距離D1。需說明的是，於圖3中凸出電極130b於實質上平行共通線104a方向上，並未有凸出延伸，故圖3距離D1是以畫素電極130之第二側邊130d與透明共用電極140之內側邊140d之最短距離為量測範圍。然於一變化實施例中凸出電極130b之端點T可位於透明共用電極140之內側邊140d的左側或右側，圖4所示距離D1只為其中一種可能的例子。

請參照圖5，圖5顯示了圖4所示之陣列基板於距離D1(即D1約為1.5微米(μm))及數個不同長度D3(或稱延伸長度)下之光穿透率之模擬結果。其中，光穿透率(%)無單位，且例如以可見光波段為量測光線。如圖5所示，可以理解的是，當長度D3為大於約2微米(μm)時，便有助於提升陣列基板的光穿透率，當長度D3為約10微米(μm)時光穿透率即達到飽和。因此，當長度D超過10微米(μm)以上時會造成畫素電極130與資料線108間的寄生電容變大。適當控制凸出電極130b的尺寸，可以增加鄰近透明共通電極140與共通線104a連接處之接觸孔112處之液晶的驅動表現，減少了子畫素單元P於鄰近透明共通電極140與共通線104a連接處之接觸孔112處的暗線問題，進而提升了子畫素單元P的整體光穿透率表現從而改善子畫素單元P的顯示表現。然在不脫離本發明所教示的範圍下，應當都為本發明所保護的範圍。

請參照圖6，顯示了依據本發明之又一實施例之圖1區域150之放大示意圖。在此，圖6所示之實施例內構件大體相似於圖3與圖4內所示構件，除了凸出電極130b的設置經過了調整而不相同於圖3與圖4內之凸出電極130b的設置位置，其餘可參閱前述，於此不再贅言。如圖6所示，畫素電極130的缺口130a之輪廓C係分別連接畫素電極130之第一側邊130c與第二側邊130d，其中凸出電極130b可選擇性先由第一方向X與第二方向Y其中一者延伸，再由第一方向X與第二方向Y其中另一者延伸，例如：第一側邊130c沿圖6所示第一方向X延伸，而第二側邊130d沿圖6所示第二方向Y延伸，但不限於此。在此，凸出電極130b係為第一方向與第二方向延伸，例如：凸出電極130b由第一方向X與第二方向Y的合力方向延伸，且凸出電極130b係朝共通線104a與鄰近資料線108交錯處延伸。若不以圖6所示的第一與第二方向X與Y作為凸出電極130d延伸方向的基礎指標，而是以凸出電極130d的延伸方向作為第一方向，則第一方向與閘極線104b之延伸方向或者是凸出電極130d的延伸方向作為第一方向與圖6所示共通線104a呈一夾角α，其中，夾角α約為大於0度，且小於90度。舉例而言，若，以圖6所示的第一與第二方向X與Y作為凸出電極130d延伸方向的基礎指標，凸出電極130d延伸方向介於圖6所示第一方向X與第二方向Y之間，則凸出電極130d延伸方向位於基礎指標(例如：第一方向X與第二方向Y)之夾角也約為大於0度，且小於90度。在此，畫素電極130之第二側邊130d與透明共用電極140之內側邊140d之距離D1。換言之，畫素電極130之第二側邊130d對應於透明共用電極140第一個狹縫140b，第一個狹縫140b最鄰近於資料線180(例如圖1右邊的資料線)之一側與凸出電極130d部份之延伸方向實質上平行之距離D1。其中，距離D1係大於等於0微米(μm)且小於等於約4微米(μm)，較佳約為大於等於0微米(μm)且小於等於約2微米(μm)。凸出電極130b與其鄰近之資料線108並不會相接觸。另外，凸出電極130b朝鄰近共通線104a延伸而凸出，增加畫素電極130之第二側邊130d與透明共通電極140之內側邊140d的邊緣液晶驅動能力。凸出電極130b於第二方向Y上的凸出長度D2約為大於0微米(μm)且小於等於4微米(μm)，此處凸出長度D2定義與圖3的凸出長度D2類似，然而，凸出長度D2之起點為凸出電極130b連接畫素電極130之連接處一部份的延伸方向且實質上平行於共通線104a，終點為凸出電極130b端點(或稱為最頂端)T。再者，凸出電極130b與所相連接之畫素電極130之第二側邊130d之連接處長邊S(連接處另一部份)為長度D3，此長度D3大於等於約2微米(μm)且小於等於約10微米(μm)，長度D3較佳為大於等於約4微米(μm)且小於等於約10微米(μm)，此處長度D3定義與圖4的長度D3類似，然而長度D3之起點為凸出電極130b連接畫素電極130之連接處一部份的延伸方向且實質上平行於共通線104a，終點為凸出電極130b連接畫素電極130之第二側邊130d之連接處長邊S(連接處另一部份)。

請參照圖7，圖7為依據本發明之一實施例之陣列基板之光穿透率之圖表。圖7顯示了圖4所示之陣列基板於不同距離D1下之光穿透率之模擬結果。其中，光穿透率(%)無單位，且例如以可見光波段為量測光線。如圖7所示，可以理解的是，當畫素電極130之第二側邊130d與透明共用電極140之內側邊140d之距離D1為等於0微米(μm)時，子畫素單元P的整體光穿透率為最大。也就是說，當圖1-3的畫素電極130之第二側邊130d與透明共用電極140之內側邊140d之所定義的最短距離D1，以及圖4與圖6凸出電極130b之端點T與透明共用電極140之內側邊140d之所定義的最短距離D1，較佳小於等於2微米(μm)時，便有助於提升陣列基板的光穿透率，進而鄰近透明共通電極140與共通線104a連接處之接觸孔112處之液晶的驅動表現，減少了子畫素單元P於鄰近透明共通電極140與共通線104a連接處之接觸孔112處的暗線問題，進而提升了子畫素單元P的整體光穿透率表現從而改善子畫素單元P的顯示表現。

請參照圖8，顯示了依據本發明之另一實施例之一陣列基板100’之上視示意圖。在此，圖8所示之實施例內所顯示構件大體相似於圖1內所顯示構件，除了畫素電極130係與所對應之接觸孔112之同一側的薄膜電晶體TFT電性連接。圖1所示畫素電極130係與所對應之接觸孔112之另一側的薄膜電晶體TFT電性連接。相似地，圖8內線段2-2’之剖面情形亦具有圖2所示之陣列基板100類似的剖面結構。

於圖1-8所示之數個實施例中，基板102之材質例如為玻璃或有機材料或其它合適的材料所組成。絕緣層106、110其中至少一層可為單層或多層結構，且其材質例如可以由無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述之組合)、有機材料(例如：光阻(包含彩色光阻或透明光阻)、聚醯亞胺(polyimide， PI)、苯並環丁烯(BCB)、環氧樹脂(Epoxy)、過氟環丁烷(PFCB)、其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。半導體層107可為單層或多層結構，且其材料組成係包括多晶矽、單晶矽、微晶矽、非晶矽、有機半導體材料、金屬氧化物半導體材料、或其它合適的材料、或前述至少二種的組合。基於導電性的考量，資料線108、共通線104a與閘極線104b其中至少一者可為單層或多層結構，較佳為金屬、合金、金屬氧化物、金屬氮化物、金屬氮氧化物、有機導電材料、或是其它合適的材料。畫素電極130、凸出電極130b與透明共通電極140其中至少一者可為單層或多層結構，且其材質透明導電材料(例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層)、奈米碳管/桿、有機導電材料、或例如厚度小於60埃的反射材料、或其它合適的氧化物、或者是上述至少二者之堆疊層)，而畫素電極130及/或凸出電極130b亦可包含反射導電材料(例如：可選用線路(例如：資料線108、閘極線104b或共通線104a)的材料)或半穿透半反射導電材料(例如：前述材料的選用)。透明共通電極140其材料可以和畫素電極110的材料實質上相同或不同。再者，直接連接且電性連接於畫素電極130之凸出電極130b與畫素電極130可由同一膜層與實質上相同材料而一體形成，因此突出電極與畫素電極130可於無須額外之製程步驟下藉由同一道微影光罩所定義形成，因此突出電極130b具有製作簡單的優點，但不限於此。於其它實施例中，畫素電極130亦可與凸出電極130b不同膜層及/或不同材料所形成。另外，上述其他構件之製作可採用傳統陣列基板製程所完成，故在此不詳述其相關製作。

於圖1-8所示之數個實施例中，由於凸出電極130b與畫素電極130皆與其上方之共通電極140於垂直投影方向上部分重疊，因而於顯示影像時可藉由共通電極140與畫素電極130及凸出電極130b之組合所產生的電場驅動液晶材料(未顯示，參照圖9之液晶層250)達到廣視角的效果，而更藉由凸出電極130b的額外設置，以提升鄰近共通電極140與共通線104a連接處之接觸孔112處之液晶的驅動表現，減少了子畫素單元P於鄰近共通電極140與共通線104a連接處之接觸孔112處的不期望之黑線問題的產生，進而提升了子畫素單元P的整體光穿透率表現從而改善子畫素單元P的顯示表現。

於其他實施例中，共通電極140內之狹縫140b的形狀可具有如長條形或其它合適的形狀，而非以圖1、圖3-4、圖6及圖8所示之數個實施例中所示之大體”ㄑ”之形狀為限。再者，共通電極140之連接部140a亦非完全包覆此些狹縫140b，狹縫140b之一端可為露出的而僅具有一端連接於連接部140a。另外，畫素電極130之缺口130b的設置位置亦非以圖1、圖3-4、圖6及圖8所示之數個實施例中所示位置或畫素電極130之至少一個角落為限，其可隨著接觸孔112的設置位置而適度調整，亦可形成於畫素電極130之其他角落處或其他位置。

如圖9所示，顯示了依據本發明之一實施例之一種液晶顯示面板300之一剖面示意圖。如圖9所示，液晶顯示面板300包括陣列基板100或100’、對向基板200、以及設置於對向基板200與基板102之間的液晶層250。於一實施例中，液晶顯示面板300內之基板102可包括如圖1、圖3-4、圖6及圖8所示之陣列基板100或100’與其上的至少一子畫素單元P，且可更包括其他所需構件(未顯示)。對向基板200上可更包括有如色彩轉換層(未顯示)之其他構件，而對向基板200之材料可選用基板100或100’之材質，但前述元件的材質可實質上相同或不同。

綜上所述，在本發明之陣列基板及液晶顯示面板中，藉由電性且實體連接於畫素電極之凸出電極的設置，進而加強對液晶材料之電場驅動效果，並以提升鄰近共通電極與共通線連接處之接觸孔處之液晶的驅動表現，減少了子畫素單元於鄰近接觸孔處的之黑線問題的產生並提升了子畫素單元的整體光穿透率表現，從而改善子畫素單元及包括子畫素單元之液晶顯示面板的顯示表現。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100’~陣列基板 102~基板 104a~共通線 104b~閘極線 106~絕緣層 107~半導體層 108~資料線 108a~汲極 108b~源極 110~絕緣層 112~接觸孔 130~畫素電極 130a~缺口 130b~凸出電極 130c~第一側邊 130d~第二側邊 140~透明共通電極 140a~連接部 140b~狹縫 140c~狹縫電極 140d~內側邊 150~區域 200~對向基板 250~液晶層 300~液晶顯示面板 G~閘極 P~子畫素單元 TFT~薄膜電晶體 C~缺口之輪廓 α~夾角 D1~距離 D2~凸出長度 D3~長度 T~端點 S~長邊 F~連接處 X、Y、Z~方向

圖1顯示了依據本發明之一實施例之一陣列基板之部份上視示意圖； 圖2顯示了沿圖1陣列基板之線段2-2'之剖面示意圖； 圖3顯示了依據本發明之一實施例之圖1區域150之放大示意圖； 圖4顯示了依據本發明之另一實施例之圖1區域150之放大示意圖； 圖5顯示了依據本發明之一實施例之陣列基板之光穿透率之圖表； 圖6顯示了依據本發明之又一實施例之圖1區域150之放大示意圖； 圖7顯示了依據本發明之一實施例之陣列基板之光穿透率之圖表； 圖8顯示了依據本發明之另一實施例之一陣列基板之上視示意圖；及 圖9顯示了依據本發明之一實施例之一液晶顯示面板之剖面示意圖。

Claims (15)

1. 一種陣列基板，包括：一基板；一閘極線，設置於該基板上；一共通線，設置於該基板上，與該閘極線實質上平行；兩相鄰之資料線，設置於該基板上；以及至少一子畫素單元，設置於該基板上，且該子畫素單元包括：一薄膜電晶體，包括一源極、一汲極與一閘極，其中，該閘極電性連接於該閘極線；一絕緣層，設置於該薄膜電晶體上，且該絕緣層具有一接觸孔；一畫素電極，設置於該基板上，且該畫素電極與該汲極電性連接，該畫素電極具有至少一缺口；一透明共通電極，設置於該絕緣層上，該透明共通電極與該畫素電極於一垂直投影方向上部分重疊，且該透明共通電極經由該接觸孔與該共通線連接，其中，該缺口對應於該接觸孔，且該缺口鄰近於該接觸孔；以及一凸出電極，設置於該基板上，其中，該凸出電極連接於該畫素電極，且該凸出電極鄰近於該缺口，且沿著一第一方向延伸。
2. 如申請專利範圍第1項所述之陣列基板，其中，該第一方向實質上平行於該閘極線延伸方向。
3. 如申請專利範圍第1項所述之陣列基板，其中，該第一方向實質上平行於該兩相鄰之資料線延伸方向。
4. 如申請專利範圍第1項所述之陣列基板，其中，該凸出電極更沿著一第二方向延伸，該第一方向實質上平行於該閘極線延伸方向，且該第二方向實質上平行於該兩相鄰之資料線延伸方向。
5. 如申請專利範圍第1項所述之陣列基板，其中，該第一方向與該閘極線之延伸方向呈一夾角，該夾角大於0度，且小於90度。
6. 如申請專利範圍第1項所述之陣列基板，其中，該缺口位於該畫素電極至少一角落。
7. 如申請專利範圍第1項所述之陣列基板，其中，該畫素電極具有一第一側邊與一第二側邊，且該缺口具有一輪廓，該輪廓分別連接該第一側邊與該第二側邊。
8. 如申請專利範圍第7項所述之陣列基板，其中，該凸出電極由該第一側邊延伸。
9. 如申請專利範圍第7項所述之陣列基板，其中，該凸出電極由該輪廓一部份延伸。
10. 如申請專利範圍第7項所述之陣列基板，其中，該畫素電極與該兩相鄰之資料線於該垂直投影方向上不重疊。
11. 如申請專利範圍第6項所述之陣列基板，其中，該凸出電極與該畫素電極連接處具有一長邊，該長邊大於等於2微米(μm)且小於等於10微米(μm)。
12. 如申請專利範圍第1項所述之陣列基板，其中，該透明共用電極具有多個狹縫，該畫素電極不具有多個狹縫。
13. 如申請專利範圍第12項所述之陣列基板，其中，該透明共用電極具有平行該兩相鄰之資料線之一內側邊，該畫素電極與該內側邊之距離係大於等於0微米(μm)且小於等於4微米(μm)。
14. 如申請專利範圍第1項所述之陣列基板，其中，該缺口具有一輪廓，且該輪廓圍繞該接觸孔至少一部份。
15. 一種液晶顯示面板，包括：如申請專利範圍第1~14項任一項所述之該陣列基板；一對向基板，與該陣列基板相對設置；以及一液晶層，設置於該陣列基板與該對向基板之間。