Nothing Special   »   [go: up one dir, main page]

TWI517557B - 三級電晶體串疊之功率放大器 - Google Patents

三級電晶體串疊之功率放大器 Download PDF

Info

Publication number
TWI517557B
TWI517557B TW102103624A TW102103624A TWI517557B TW I517557 B TWI517557 B TW I517557B TW 102103624 A TW102103624 A TW 102103624A TW 102103624 A TW102103624 A TW 102103624A TW I517557 B TWI517557 B TW I517557B
Authority
TW
Taiwan
Prior art keywords
node
coupled
transistor
stage
stage transistor
Prior art date
Application number
TW102103624A
Other languages
English (en)
Other versions
TW201431280A (zh
Inventor
任根生
王柏之
陳家源
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW102103624A priority Critical patent/TWI517557B/zh
Priority to US14/158,009 priority patent/US9214898B2/en
Publication of TW201431280A publication Critical patent/TW201431280A/zh
Application granted granted Critical
Publication of TWI517557B publication Critical patent/TWI517557B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

三級電晶體串疊之功率放大器
本發明係關於一種電子裝置，特別是關於一種功率放大裝置。
一般的功率放大器，為了穩定度及頻率響應，多半會使用兩級電晶體串疊(cascode)來實施。然而，在更高階的製程下，一般兩級串疊的功率放大器，其電晶體串接之節點電壓時常會有飄移之問題，導致輸出差動訊號隨之飄移，較難滿足電晶體元件的可靠度(reliability)要求。
因此，如何提出一種大於兩級電晶體串疊之功率放大器以解決可靠度問題，實為一急需克服之瓶頸。
本發明之目的之一，在提供一種此發明是提出一種三級、或多級電晶體串疊(triple cascode)的設計以增加電晶體的操作上的可靠度(reliability)，且不影響線性度，同樣能維持極佳的穩定度、增益及頻率響應。
本發明之一實施例提供了一種三級電晶體串疊之功率放大器。該三級電晶體串疊之功率放大器包含一第一級電晶體對、一第二級電晶體對、以及一第三級電晶體對。第一級電晶體對為低壓元件，包含有兩個第一級電晶體，兩第一電晶體分別接收極性反向之兩動態偏壓。第二級電晶體對為低壓元件，耦接該第一級電晶體對形成一第一節點，第二級電晶體對包含有兩個第二級電晶體，兩第二電晶體相互 耦接形成一第二節點。而第三級電晶體對為高壓元件，耦接第二級電晶體對，第三級電晶體對包含有兩個第三級電晶體，用以輸出一差動訊號。其中，功率放大器轉換差動訊號為一單端訊號後輸出。
本發明之另一實施例提供了一種多級電晶體串疊之功率放大器。多級電晶體串疊之功率放大器包含至少一第一級電晶體對、至少一第二級電晶體對、一第三級電晶體對。
該第一級電晶體對為低壓元件，每該第一級電晶體對包含有兩個第一級電晶體，兩第一電晶體分別接收極性反向之兩動態偏壓。第二級電晶體對為低壓元件，耦接對應之該第一級電晶體對形成至少一第一節點，每該第二級電晶體對包含有兩個第二級電晶體，該兩第二電晶體相互耦接形成一第二節點。第三級電晶體對為高壓元件，耦接一第二級電晶體對，第三級電晶體對包含有兩個第三級電晶體，用以輸出一差動訊號。其中，第二級電晶體由第二節點接收一控制訊號，以控制第一電晶體之跨壓於一預設範圍。
本發明之另一實施例提供了一種三級電晶體串疊之功率放大器。三級電晶體串疊之功率放大器包含一第一級電晶體對、一第二級電晶體對、一第三級電晶體對。第一級電晶體對為低壓元件，包含有兩個第一級電晶體，兩第一電晶體的源極接地，兩第一電晶體的閘極分別接收極性反向之兩動態偏壓。第二級電晶體對為低壓元件，耦接第一級電晶體對，第二級電晶體對包含有兩個第二級電晶體。第三級電晶體對為高壓元件，耦接第二級電晶體對，第三級電晶體對包含有兩個第三級電晶體，用以輸出一對差動訊號。其中，兩第二級電晶體由其閘極分別接收一控制訊號，以控制兩第一電晶體之跨壓於一預設範圍。
本發明實施例之三級或多級電晶體串疊之功率放大器利用控制訊號控制串疊電晶體之跨壓在一預設範圍 內，使電壓不超過可靠度上限，解決習知技術中串疊電晶體節點電壓之飄移的問題。
10、20、30‧‧‧電晶體串疊功率放大裝置
11、21、31‧‧‧電晶體串疊單元
12、22、32‧‧‧平衡轉不平衡單元
22a‧‧‧變壓器
22b‧‧‧電阻
23‧‧‧控制電路
24‧‧‧動態偏壓源
KM1、KM2、KM3、KMN‧‧‧電晶體對
KM1a、KM1b、KM2a、KM2b、KM3a、KM3b、M1、M2‧‧‧電晶體
第1圖顯示本發明一實施例之三級電晶體串疊功率放大器之示意圖。
第2A圖顯示本發明另一實施例之三級電晶體串疊功率放大器之示意圖。
第2B圖顯示本發明另一實施例之三級電晶體串疊功率放大器之示意圖。
第2C圖顯示本發明另一實施例之三級電晶體串疊功率放大器之示意圖。
第3圖顯示本發明另一實施例之三級電晶體串疊功率放大器之示意圖。
第1圖顯示本發明一實施例之一種三級電晶體串疊之功率放大裝置之示意圖。三級電晶體串疊之功率放大裝置10包含有一電晶體串疊單元11與一平衡轉不平衡單元(Balance to unbalance unit)12。
電晶體串疊單元11包含有一第一級電晶體對KM1、一第二級電晶體對KM2、以及一第三級電晶體對KM3。
第一級電晶體對KM1，為低壓元件，包含有兩個第一級電晶體KM1a與KM1b，兩第一電晶體KM1a與KM1b分別接收極性反向之兩動態偏壓Vdyn1與Vdyn2。
第二級電晶體對KM2，為低壓元件，耦接第一級電晶體對 KM1形成一第一節點A，第一節點A經由第一級電晶體KM1a接地。第二級電晶體對KM2包含有兩個第二級電晶體KM2a與KM2b，兩第二電晶體KM2a與KM2b之兩閘極耦接形成一第二節點B。
第一級電晶體對KM1與第二級電晶體對KM2使用低壓元件，以使其對應的節點有較小的寄生電容或需要較小的壓降。
第三級電晶體對KM3，耦接第二級電晶體對KM2。第三極電晶體KM3對為高壓元件，例如可承受較大的輸出電壓擺幅。第三極電晶體對KM3包含有兩個第三級電晶體KM3a與KM3b。第三級電晶體KM3a與KM3b用以輸出一差動訊號Sd1與Sd2。
平衡轉不平衡單元12耦接差動訊號Sd1、Sd2，轉換差動訊號Sd1、Sd2以輸出一單端訊號Ss。
一實施例，第一、第二電晶體對KM1、KM2之電晶體可使用核心元件(core device)為低壓元件，可具有較小的寄生電容，且第二電晶體對KM2之電晶體要有夠大的尺寸使其低阻抗特性不影響線性度。而第三電晶體對KM3之電晶體可使用輸入/輸出元件(i/o device)為高壓元件，以承受輸出訊號之振幅能量。
以下以電晶體串疊單元11左半邊之電路，包含電晶體KM3a、KM2a、KM1a作說明，右半邊之電路可依此類推。
於運作時，電晶體串疊單元11左半邊之電路之第二級電晶體KM2a由第二節點B接收一控制訊號VG2。由於第一電晶體KM1a接地，因此可利用控制訊號VG2控制流過電晶體KM3a、KM2a、KM1a之電流KId1，而可控制第一節點A對地之電壓VD1大小，亦即控制第一電晶體KM1a之跨壓VDS(未圖示)大小，例如可將第一節點A對地之電壓VD1控制於一預設範圍內，使電壓VD1不超過可靠度(reliability)上限。依此類推，右半邊電路節點A’之電壓VD2一即控制第一電晶體KM1b之跨壓VDS(未圖示)大小亦可被控制於預設範圍內，使電壓VD2不超過可靠度上限。
依此方式，本實施例之三級電晶體串疊之功率放大裝置可解決習知技術電晶體串接節點電壓飄移之問題，讓輸出訊號穩定，提高串疊電晶體功率放大裝置之穩定性與可靠度。
第2A圖顯示本發明一實施例之一種三級電晶體串疊之功 率放大裝置200之示意圖。三級電晶體串疊之功率放大裝置20包含有一電晶體串疊單元21、與一平衡轉不平衡單元22、一控制電路23、一動態偏壓源24。
三級電晶體串疊之功率放大裝置200與三級電晶體串疊之功率放大裝置100大致相同，三級電晶體串疊之功率放大裝置200為一示範性之實施例，其利用控制電路23提供控制訊號VG2，來控制第一節點A與節點A’之電壓VD1、VD2在一預設範圍內，亦即控制第一級電晶體KM1a、KM1b之跨壓(未圖示)大小在一預設範圍內，使電壓VD1、VD2不超過可靠度上限，解決習知技術中串疊電晶體節點電壓之飄移的問題。另外，三級電晶體串疊之功率放大裝置200利用動態偏壓源24提供兩極性反向之兩動態偏壓Vdyn1與Vdyn2給第一級電晶體對KM1。再者，本實施例中，平衡轉不平衡單元22可包含有一變壓器22a與一阻抗單元22b，例如，阻抗單元可為50歐姆之電阻，當然本發明不限於此，亦可為其他數值之阻抗。
第2B圖顯示本發明三級電晶體串疊之功率放大裝置200中一實施例之控制電路23之示意圖。於該圖之示例中，控制電路23包含有一運算放大器OP、一第一電流源Cs1、一第二電晶體M2、以及一第一電晶體M1。
運算放大器OP，其第一輸入端+接收一第一電壓VD1，以於輸出端產生該控制訊號VG2。
第一電流源Cs1，用以提供一第一電流Id1。
第二電晶體M2，其閘極耦接運算放大器OP之輸出端以形成一第三節點C，汲極耦接第一電流源Cs1，源極耦接運算放大器OP之一第二輸入端-以形成一第四節點D。
第一電晶體M1，其汲極耦接第四節點D，其源極接地，其閘極接收一偏壓V以控制第一電晶體M1導通(On)或截止(Off)。
其中，第二節點B耦接第三節點C，且第一電晶體M1與第一級電晶體KM1a(或KM1b)之放大係數成一比例關係，例如K倍，K為自然數K小於無限大；而第二電晶體M2與第二級電晶體KM2a(或KM2b)之放大係數成一比例關係，例如上述K倍。需注意，由於電晶體M1、M2分別與電晶體KM1a(或KM2a)、KM1b(KM2b)成一比例關係，如K倍，且電晶 體串疊單元11左半邊電路(電晶體KM3a、KM2a、KM1a)或右半邊電路(電晶體KM3b、KM2b、KM1b)會與第一電流源Cs1、電晶體M1、M2形成電流鏡關係，因此電流KId1與KId2會隨著電流Id1便化，且具有K倍大小之關係。
再者，第二節點B上之電壓係由第三節點C之控制訊號VG2控制，第一節點A之電壓對應第四節點D之電壓，而第四節點D之電壓係對應第一電壓VD1，因此可調整第一電壓VD1之準位來控制第一節點A之電壓至一預設範圍內，使電壓VD1-亦即第一級電晶體KM1a之跨壓不超過可靠度上限。依此類推節點A’之電壓VD2-亦即第一級電晶體KM1b亦可被控制於預設範圍內，不超過可靠度上限。
依此方式，可達成控制串疊之電晶體接點電壓至一預設範圍內，提高串疊電晶體功率放大裝置穩定性與可靠度之功效。
第2C圖顯示本發明三級電晶體串疊之功率放大裝置200中一實施例之控制電路23與動態偏壓源24之示意圖。如該圖所示，控制電路23相較第2B圖之示例可更包含一提供電壓V與供給動態偏壓源24直流偏壓之電路，且該實施例中，動態偏壓源24可包含兩個電感L1、L2來分別提供動態偏壓Vdyn1與Vdyn2至第一電晶體KM1a與KM1b。該電路包含一第一電阻R1、一第二電流源Cs2、一第二電阻R2、一第三電阻R3。
第一電阻R1，其第一端耦接第二電晶體M2之汲極，第二端耦接第一電晶體M1之閘極。
第二電流源Cs2之第一端耦接第一電阻之第二端，第二電流源Cs2第二端接地。
第二電阻R2，其第一端耦接第二電流源Cs2之第一端，第二電阻R2之第二端耦接兩動態偏壓Vip、或Vin之其中之一，例如該圖之示例Vip。
第三電阻R3，其第一端耦接第二電阻R2之第一端，第三電阻R3之第二端耦接另一動態偏壓，例如該圖之示例Vin。
於運作時，第二電流Id2會流過電阻R1、電流源Cs2、電阻R2、R3，而提供偏壓V驅動第一電晶體M1，以讓第一電流Id1流過第一電晶體M1，使前述電流鏡動作，達成控制串疊電晶體接點之電壓至預設範圍之功效。
再者，本發明不限於三級電晶體串疊，亦可為其他數目之多級電晶體串疊功率放大裝置。如第3圖所示之N級電晶體串疊功率放大裝置30包含有電晶體對KM1、KM2~KMN。N級電晶體串疊功率放大裝置30利用複數個控制訊號VG2控制每一電晶體之跨壓，亦可達成穩定接點電壓，使電壓不飄移維持在一預設範圍內之功效。
本發明實施例之三級或多級電晶體串疊功率放大裝置，利用相對應電晶體對相同尺寸比例的電晶體來鎖住節點電晶體對之跨壓，使得在電路正常操作下，電晶體對之跨壓不會超過可靠度上限，而解決習之技術之問題，達成提高穩定度與信賴度之功效。
以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者所進行之各種變形或變更，皆落入本發明之申請專利範圍。
10‧‧‧電晶體串疊功率放大裝置
11‧‧‧電晶體串疊單元
12‧‧‧平衡轉不平衡單元
KM1、KM2、KM3、KMN‧‧‧電晶體對
KM1a、KM1b、KM2a、KM2b、KM3a、KM3b‧‧‧電晶體

Claims (8)

  1. 一種三級電晶體串疊之功率放大器，包含：一第一級電晶體對，為低壓元件，包含有兩個第一級電晶體，該兩第一電晶體分別接收極性反向之兩動態偏壓；一第二級電晶體對，為低壓元件，耦接該第一級電晶體對形成一第一節點，該第二級電晶體對包含有兩個第二級電晶體，該兩第二電晶體相互耦接形成一第二節點；以及一第三級電晶體對，為高壓元件，耦接該第二級電晶體對，該第三級電晶體對包含有兩個第三級電晶體，用以輸出一差動訊號；其中，該功率放大器轉換該差動訊號為一單端訊號後輸出；一控制電路，用以產生由該第二節點接收之一控制訊號，以控制該第一節點對地之電壓於一預設範圍；其中該控制電路包含有：一運算放大器，其第一輸入端接收一第一電壓，以於輸出端產生該控制訊號；一第一電流源，用以提供一電流；一第二電晶體，其閘極耦接該運算放大器之輸出端以形成一第三節點，汲極耦接該第一電流源，源極耦接該運算放大器之一第二輸入端，以形成一第四節點；一第一電晶體，其汲極耦接該第四節點，其源極接地；其中該第二節點耦接該第三節點，且該第一電晶體與該第一級電晶體之放大係數成一比例關係，該第二電晶體與該第二級電晶體之放大係數成一比例關係，該第一節點對應該第四節點 之電壓作相對應之變化。
  2. 如申請專利範圍第1項所述之放大器，更包含一平衡轉不平衡單元，耦接該差動訊號，轉換該差動訊號以輸出該單端訊號。
  3. 如申請專利範圍第1項所述之放大器，更包含一動態偏壓源，用以產生該兩極性反向之動態偏壓。
  4. 如申請專利範圍第1項所述之放大器，其中該第四節點之電壓依據該第一電壓之調整作相對應之變化。
  5. 如申請專利範圍第1項所述之放大器，其中該控制電路更包含：一第一電阻，其第一端耦接該第二電晶體之汲極，該第一電阻之第二端耦接該第一電晶體之閘極；一第二電流源，其第一端耦接該第一電阻之第二端，該第二電流源之第二端接地；一第二電阻，其第一端耦接該第二電流源之第一端，該第二電阻之第二端耦接該兩動態偏壓之其中之一；以及一第三電阻，其第一端耦接該第二電阻之第一端，該第三電阻之第二端耦接另一該動態偏壓。
  6. 一種多級電晶體串疊之功率放大器，包含：至少一第一級電晶體對，為低壓元件，每該第一級電晶體對包含有兩個第一級電晶體，該兩第一電晶體分別接收極性反向之兩動態偏壓；至少一第二級電晶體對，為低壓元件，耦接對應之該第一級電晶體對形成至少一第一節點，每該第二級電晶體對包含有兩個第二級電晶體，該兩第二電晶體相互耦接形成一第二節點；以及一第三級電晶體對，為高壓元件，耦接一該第二級電晶體對，該 第三級電晶體對包含有兩個第三級電晶體，用以輸出一差動訊號；其中，每一該第二級電晶體由該第二節點接收一控制訊號，以控制該第一電晶體之跨壓於一預設範圍，且該功率放大器轉換該差動訊號為一單端訊號後輸出；一控制電路，用以產生該控制訊號；其中該控制電路包含有：一運算放大器，其第一輸入端接收一第一電壓，以於輸出端產生該控制訊號；一第一電流源，用以提供一電流；一第二電晶體，其閘極耦接該運算放大器之輸出端以形成一第三節點，汲極耦接該第一電流源，源極耦接該運算放大器之一第二輸入端，以形成一第四節點；一第一電晶體，其汲極耦接該第四節點，其源極接地；其中該第二節點耦接該第三節點，且該第一電晶體與該第一級電晶體之放大係數成一比例關係，該第二電晶體與該第二級電晶體之放大係數成一比例關係，該第一節點對應該第四節點之電壓作相對應之變化。
  7. 一種三級電晶體串疊之功率放大器，包含：一第一級電晶體對，為低壓元件，包含有兩個第一級電晶體，該兩第一電晶體的源極接地，該兩第一電晶體的閘極分別接收極性反向之兩動態偏壓；一第二級電晶體對，為低壓元件，耦接該第一級電晶體對，該第二級電晶體對包含有兩個第二級電晶體；以及一第三級電晶體對，為高壓元件，耦接該第二級電晶體對，該第 三級電晶體對包含有兩個第三級電晶體，用以輸出一對差動訊號；其中，該兩第二級電晶體由其閘極分別接收一控制訊號，以控制該兩第一電晶體之跨壓於一預設範圍；一控制電路，用以產生該控制訊號；其中該控制電路包含有：一運算放大器，其第一輸入端接收一第一電壓，以於輸出端產生該控制訊號；一第一電流源，用以提供一電流；一第二電晶體，其閘極耦接該運算放大器之輸出端以形成一第三節點，汲極耦接該第一電流源，源極耦接該運算放大器之一第二輸入端，以形成一第四節點；一第一電晶體，其汲極耦接該第四節點，其源極接地；其中該第二節點耦接該第三節點，且該第一電晶體與該第一級電晶體之放大係數成一比例關係，該第二電晶體與該第二級電晶體之放大係數成一比例關係，該第一節點對應該第四節點之電壓作相對應之變化。
  8. 如申請專利範圍第7項所述之放大器，更包含一平衡轉不平衡單元，耦接該差動訊號，轉換該差動訊號以輸出一單端訊號。
TW102103624A 2013-01-31 2013-01-31 三級電晶體串疊之功率放大器 TWI517557B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102103624A TWI517557B (zh) 2013-01-31 2013-01-31 三級電晶體串疊之功率放大器
US14/158,009 US9214898B2 (en) 2013-01-31 2014-01-17 Triple cascode power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102103624A TWI517557B (zh) 2013-01-31 2013-01-31 三級電晶體串疊之功率放大器

Publications (2)

Publication Number Publication Date
TW201431280A TW201431280A (zh) 2014-08-01
TWI517557B true TWI517557B (zh) 2016-01-11

Family

ID=51222256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103624A TWI517557B (zh) 2013-01-31 2013-01-31 三級電晶體串疊之功率放大器

Country Status (2)

Country Link
US (1) US9214898B2 (zh)
TW (1) TWI517557B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219776B1 (en) 1998-03-10 2001-04-17 Billions Of Operations Per Second Merged array controller and processing element
US10033338B2 (en) * 2016-06-17 2018-07-24 Qualcomm Incorporated Switched inductor/transformer for dual-band low-noise amplifier (LNA)
US10038413B2 (en) * 2016-12-13 2018-07-31 Globalfoundries Inc. Fully depleted silicon on insulator power amplifier
US10291194B2 (en) * 2017-10-09 2019-05-14 Infineon Technologies Ag System and method for biasing an RF circuit
US10587225B2 (en) 2018-07-24 2020-03-10 Psemi Corporation Transient stabilized cascode biasing
CN118249779B (zh) * 2024-05-28 2024-07-19 成都玖锦科技有限公司 一种偏置可调的单端转差分分布式阻抗变换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248120B2 (en) * 2004-06-23 2007-07-24 Peregrine Semiconductor Corporation Stacked transistor method and apparatus
US7821339B1 (en) * 2009-04-27 2010-10-26 Broadcom Corporation Composite differential RF power amplifier layout
US8847351B2 (en) * 2009-06-29 2014-09-30 Qualcomm Incorporated Integrated power amplifier with load inductor located under IC die
US8779859B2 (en) * 2012-08-08 2014-07-15 Qualcomm Incorporated Multi-cascode amplifier bias techniques

Also Published As

Publication number Publication date
US20140210560A1 (en) 2014-07-31
US9214898B2 (en) 2015-12-15
TW201431280A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
TWI517557B (zh) 三級電晶體串疊之功率放大器
CN101951236B (zh) 一种数字可变增益放大器
TWI502883B (zh) 驅動放大器系統
CN101917168B (zh) 用于有源功率因数校正器中的高转换速率跨导放大器
CN101471632A (zh) 环路增益可控的自偏置低压运算跨导放大器电路
CN104393845B (zh) 一种电流模可变增益放大器
CN105159382B (zh) 线性稳压器
TWI477067B (zh) 差動放大器及其控制方法
TWI575874B (zh) 低電壓差分訊號驅動電路
CN201846315U (zh) 一种数字可变增益放大器
CN109743032B (zh) 具有共模反馈控制电路的反相伪全差分放大器
CN111277235B (zh) 一种增益可调的交叉耦合运算放大电路
CN109462381A (zh) 一种适用于深亚微米cmos工艺的运算电流放大器
CN104348431B (zh) 共模反馈的差分放大电路及方法、集成电路
WO2024046106A1 (zh) 高线性度无尾电流舵数模转换器
CN103259492A (zh) 一种视频驱动输出放大器电路
CN112506259B (zh) 一种具有低输出电阻的cmos参考电压缓冲器
CN103986423B (zh) 三级晶体管串迭的功率放大器
CN109101069B (zh) 一种电压缓冲器电路
CN203406838U (zh) 新型指数可变增益放大电路
KR101915979B1 (ko) 평형 출력 레일-투-레일 2세대 전류 컨베이어
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
CN104333337A (zh) Ab类运算放大器的静态电流控制电路
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
CN108923762A (zh) 一种低工作电压的全差分运算放大器