Nothing Special   »   [go: up one dir, main page]

TWI554174B - 線路基板和半導體封裝結構 - Google Patents

線路基板和半導體封裝結構 Download PDF

Info

Publication number
TWI554174B
TWI554174B TW103138138A TW103138138A TWI554174B TW I554174 B TWI554174 B TW I554174B TW 103138138 A TW103138138 A TW 103138138A TW 103138138 A TW103138138 A TW 103138138A TW I554174 B TWI554174 B TW I554174B
Authority
TW
Taiwan
Prior art keywords
pattern
wire pattern
circuit substrate
wire
conductive
Prior art date
Application number
TW103138138A
Other languages
English (en)
Other versions
TW201618626A (zh
Inventor
徐業奇
宮振越
Original Assignee
上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海兆芯集成電路有限公司 filed Critical 上海兆芯集成電路有限公司
Priority to TW103138138A priority Critical patent/TWI554174B/zh
Priority to CN201410752828.2A priority patent/CN104392978B/zh
Priority to CN201410752742.XA priority patent/CN104409439B/zh
Priority to US14/828,758 priority patent/US9601425B2/en
Publication of TW201618626A publication Critical patent/TW201618626A/zh
Application granted granted Critical
Publication of TWI554174B publication Critical patent/TWI554174B/zh
Priority to US15/423,788 priority patent/US10204852B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14163—Random layout, i.e. layout with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

線路基板和半導體封裝結構
本發明係關於一種線路基板和半導體封裝結構，特別係關於高佈線密度和高凸塊密度的線路基板和半導體封裝結構。
目前在半導體封裝技術中，晶片載板(chip carrier)通常用來將半導體積體電路晶片(IC chip)連接至下一層級的電子元件，例如主機板或模組板等。線路基板(circuit board)是經常使用於高接點數的晶片載板。線路基板主要由多層圖案化導電層(patterned conductive layer)及多層介電層(dielectric layer)交替疊合而成，而兩圖案化導電層之間可透過導電孔(conductive via)而彼此電性連接。
然而，為因應多晶片整合封裝及多輸入/輸出(I/O)端晶片等需求。線路基板之佈線密度和凸塊密度必須隨之提高。
因此，在此技術領域中，需要一種改良式的線路基板和半導體封裝結構。
本發明之一實施例係提供一種線路基板，用以接合一晶片。上述線路基板包括一核心板，具有彼此相對的一晶 片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過上述核心板；一第一導線圖案和相鄰上述第一導線圖案的一第二導線圖案，設置於上述晶片側表面上；一焊墊，設置於上述焊錫凸塊側表面上，其中上述第一導通孔插塞直接接觸且部分重疊於上述第一導線圖案及上述焊墊，且上述第一導線圖案、上述第二導線圖案、上述第一導通孔插塞用於傳遞相同的信號。
本發明之另一實施例係提供一半導體封裝結構， 包括一線路基板與一晶片。上述線路基板，包括一核心板，具有彼此相對的一晶片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過上述核心板；一第一導線圖案，設置於上述第一導通孔插塞上；一第二導線圖案，設置於上述晶片側表面上且相鄰於上述第一導線圖案，其中上述第一導通孔插塞直接接觸上述第一導線圖案，且上述第一導線圖案、上述第二導線圖案、上述第一導通孔插塞用於傳遞相同的信號；一焊墊，設置於上述焊錫凸塊側表面上，且接觸上述第一導通孔插塞；上述晶片，接合上述線路基板，包括一導電柱，藉由上述第一導線圖案電性連接至上述第一導通孔插塞和上述焊墊。
本發明之又一實施例係提供一種線路基板，用以 接合一晶片。上述線路基板包括一核心板，具有彼此相對的一晶片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過上述核心板；一焊墊，設置於上述焊錫凸塊側表面上，且接觸上述第一導通孔插塞；一第一增厚導體圖案，設置於上述焊墊之遠離於上述焊錫凸塊側表面的一表面上。
500a~500d‧‧‧線路基板
201‧‧‧晶片側表面
200‧‧‧核心板
202、211‧‧‧導電平面層
202a、202b、202c、202d‧‧‧區段
202e‧‧‧導電平面圖案
203‧‧‧焊錫凸塊側表面
204、204a、204b‧‧‧導通孔插塞
206、208、210‧‧‧導線圖案
208a、210a、236a、236b、238a~238m‧‧‧增厚導體圖案
209a、304‧‧‧頂面
209b‧‧‧側面
212、212a、212b‧‧‧焊墊
213、213a、213b‧‧‧表面
214、215‧‧‧防焊層
216、218、220、222、224、226、228、230、232、234‧‧‧穿孔
235‧‧‧表面
238g1、238h1、238i1、238j1、238k1、238l1、238m1‧‧‧中心柱狀物
238g2、238h2、238i2、238j2、238k2、238l2、238m2‧‧‧周邊柱狀物
238h2-1、238i2-1、238j2-1、238k2-1、238l2-1‧‧‧角部
240、240a、240b、312、314、316、322、324‧‧‧焊錫凸塊
600a~600d‧‧‧半導體封裝
300a、300b‧‧‧晶片
302‧‧‧基板
306、308、310、318、320‧‧‧導電柱
320‧‧‧第一方向
322‧‧‧第二方向
C1‧‧‧第一中心
C2‧‧‧第二中心
B、C、E、U、W‧‧‧寛度
D1‧‧‧直徑
H1、H1’、V1、V2‧‧‧延伸線
L1、L2‧‧‧長度
P1、P2、P3‧‧‧間距
θ、λ、α、β、δ‧‧‧角度
第1A圖為本發明一實施例之一線路基板的俯視示意圖。
第1B圖為本發明一實施例之一線路基板的剖面示意圖。
第1C圖為本發明一實施例之一線路基板各別元件的尺寸關係示意圖。
第2A圖為本發明另一實施例之一線路基板的俯視示意圖。
第2B圖為本發明另一實施例之一線路基板的剖面示意圖。
第2C、2D圖為本發明另一實施例之一線路基板各別元件的尺寸關係示意圖。
第3A圖為本發明另一實施例之一線路基板的俯視示意圖。
第3B圖為本發明另一實施例之一線路基板的剖面示意圖。
第3C圖為本發明另一實施例之一線路基板各別元件的尺寸關係示意圖。
第4A圖為本發明另一實施例之一線路基板的俯視示意圖。
第4B圖為本發明另一實施例之一線路基板的剖面示意圖。
第5A~5F圖為本發明一些實施例之設置於線路基板的焊墊上的增厚導體圖案的俯視示意圖。
第5G~5M圖為本發明一些實施例之設置於線路基板的焊墊上的增厚導體圖案的立體示意圖。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非 用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。
本發明實施例係提供一種線路基板，其利用銅柱 導線直連(bump on trace，BOT)方式覆晶接合一晶片。本發明實施例線路基板係於傳輸電源/接地(power/GND)信號的導通孔插塞正上方設置一條或多條直接連接至插塞的導線圖案，上述導線圖案和插塞具有相同的材質，因而可以增加線路基板的佈線密度和凸塊密度。另外，可合併設置於相鄰兩個插塞上的上述導線圖案成為一導電平面圖案，並於其上設置一個或多個增厚導體圖案，以增加接合強度。並且，可於連接至插塞的焊墊上設置一個或多個增厚導體圖案，以增加焊墊與焊錫凸塊的接合強度。
第1A圖為包含本發明一實施例之一線路基板500a 的一半導體封裝600a俯視示意圖。第1B圖為第1A圖的剖面示意圖。第1C圖為線路基板500a各別元件及晶片的導電柱的尺寸關係示意圖。為了方便說明線路基板的配置，第1A、1C圖僅顯示晶片的導電柱而未顯示基板和焊錫凸塊。
如第1A~1C圖所示，本發明實施例之線路基板500a 包括一核心板200、一導通孔插塞204、導線圖案206、208、210以及一焊墊212。核心板200具有彼此相對的一晶片側表面201和一焊錫凸塊側表面203。在本發明實施例中，核心板200材質可包括紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)、或BT(Bismaleimide-Triazine)resin或含玻璃纖維(glass fiber)強化樹 脂之複合物材料。在本發明實施例中，焊錫凸塊側表面203可為錫球側表面。
導通孔插塞204係穿過核心板200，且導通孔插塞 204的兩末端可分別對齊於核心板200的晶片側表面201和焊錫凸塊側表面203。此外，導通孔插塞204配置於兩相鄰的導線圖案208、210之間。在本實施例中，導通孔插塞204對應焊墊212配置，即由俯視圖來看，導線圖案206、導通孔插塞204、焊墊212彼此重疊。上述的焊墊212可藉由焊錫凸塊、錫球(未繪示)而與下一級電子元件連接。在本發明實施例中，導通孔插塞204係用傳輸電源/接地(power/GND)信號，即非作為訊號(signal)傳輸之用。導通孔插塞204的材質可為銅或銅合金或導電金屬，且可利用雷射鑽孔(laser drilling)製程及電鍍製程形成導通孔插塞204。
彼此隔開的導線圖案206、208、210係分別設置於 核心板200的晶片側表面201上。焊墊212係設置於核心板200的焊錫凸塊側表面203上。在本發明實施例中，導線圖案206、208、210係特別表示為各導線的接合區段，上述接合區段僅為各導線的一小線段，且上述接合區段的厚度相同於構成上述接合區段的導線的厚度。在本發明實施例中，導線圖案206、208、210和焊墊212的材質可為銅或銅合金。可利用電鍍、壓合與塗佈等製程，分別於於晶片側表面201和焊錫凸塊側表面203上全面性形成一導電層。接著，再利用包括覆蓋光阻、顯影(developing)、蝕刻(etching)和去膜(striping)步驟的一影像轉移製程於晶片側表面201上形成導線圖案206、208、210，且於焊 錫凸塊側表面203上形成焊墊212。並且，形成導線圖案206、208、210和焊墊212期間，係分別於晶片側表面201和焊錫凸塊側表面203上形成導電平面層202、211，例如為一銅層。因此，導線圖案206、208、210和導電平面層202屬於同一導線層別，而焊墊212和導電平面層211屬於同一導線層別。在本發明實施例中，導線圖案206可藉由該導電平面層202電性連接至導線圖案208或/及210。在本實施例中，導線圖案206、208、210可用於傳輸相同的信號，如接地信號或是電源信號，但非訊號信號。如第1A圖所示，導線圖案206、208、210，以及包圍導線圖案206、210且連接至導線圖案208的導電平面層202係共同於晶片側表面201上形成穿孔(vent hole)216、218。穿孔216、218分別暴露出部分導通孔插塞204。如第1C圖所示，在本發明實施例中，穿孔216、218的形狀可包括長方形、多邊形或橢圓形。因此，第1B圖可視為沿線路基板500a的導線圖案206、208、210的線寬方向(第一方向322)的剖面圖。
如第1A~1C圖所示，導線圖案206係設計為直接連接至導通孔插塞204的BOT導線圖案。注意在本說明書圖式中，第一方向322係定義為大體上平行於直接連接至導通孔插塞的BOT導線圖案(例如導線圖案206)的導線寬度方向。而第二方向320係定義為大體上平行於導線圖案206的導線長度方向。基於上述第一方向322和第二方向320的定義，如第1C圖所示的穿孔216、218沿第一方向322的寬度係定義為W，沿第二方向320的長度係定義為L1。所以，導通孔插塞204係直接接觸且部分重疊於導線圖案206，且導通孔插塞204不接觸導線圖案 208、210。導線圖案206、208、210可設計具有相同的寬度B(可為設計規則的最小線寬)，上述寬度B小於或等於導通孔插塞204的直徑D1。另外，導線圖案206、208、210的寬度B分別小於或等於穿孔216、218的沿第二方向322的寬度W(第1C圖)。
在本發明實施例中，由於可於線路基板500a晶片側表面201上設置直接接觸導通孔插塞204的導線圖案206，以增加導線接合線段的佈線密度。所以，位於核心板200的晶片側表面201和焊錫凸塊側表面203上的導線層數可僅為一層，因而線路基板500a可為兩層板。在本發明其他實施例中，位於核心板200的晶片側表面201上的導線層數不同於焊錫凸塊側表面203上的導線層數，因而線路基板500a可為單面增層的線路基板。
半導體封裝600a還包括位於晶片側表面201上的防焊層215和位於焊錫凸塊側表面203上的防焊層214。位於晶片側表面201上的防焊層215係覆蓋部分導電平面層202，且其可具有一個或多個開口，上述開口暴露出部分導線圖案206、208、210，且與導線圖案206、208、210隔開一距離，因而可保護其下的導電平面層202不被氧化。位於焊錫凸塊側表面203上的防焊層214可具有一個或多個開口，上述開口暴露出焊墊212，且與焊墊212隔開一距離，以避免設置於焊墊212上的焊錫凸塊240誤接鄰近的其他導線或焊錫凸塊而彼此短路。並且，防焊層214的上述開口可提供後續焊錫凸塊的形成位置。在本發明實施例中，防焊層214、215可包括例如綠漆之防焊材料，或可為包括聚亞醯胺(polyimide)、ABF膜(ajinomoto build-up film)、環氧樹脂或壓克力樹脂或前二者之複合物或聚丙烯(polypropylene,PP)之絕緣材料。可利用塗佈、印刷、貼覆、壓合等方式形成防焊層214、215。半導體封裝600a還包括位於設置於焊墊212上的焊錫凸塊240。在本發明實施例中，焊錫凸塊240的材質可包括錫膏。可利用沉積、圖案化製程或印刷/植球製程形成於焊墊212上形成焊錫凸塊240。
第1A~1C圖係顯示晶片300a和線路基板500a的接 合關係。如第1B圖所示，晶片300a包括基板302(如：矽基板)、導電柱306、308、310以及焊錫凸塊312、314、316。可利用覆晶接合(flip-chip bonding)方式，將晶片300a上下翻轉，使設置於基板302的頂面304上的導電柱306、308、310電性連接基板302，且藉由焊錫凸塊312、314、316分別電性連接導線圖案206、208、210。所以導電柱306可藉由導線圖案206電性連接至導通孔插塞204和焊墊212。換言之，導線圖案206分別與導通孔插塞204、焊墊212和導電柱306部分重疊(第1A~1C圖)。在本發明實施例中，導電柱306、308、310沿第一方向322的寬度為U，沿第二方向320的長度為L2，其中導電柱的寬度U不小於導線圖案的寬度B；導電柱的長度L2不大於導線圖案的長度L1。導電柱306、308、310的材質可包括銅。在本發明實施例中，焊錫凸塊312、314、316的材質和形成方式可相同或相似於焊錫凸塊240。值得一提的是，以往由於導通孔插塞204上未配置導線圖案206，所以對於晶片300a而言，少了導電柱306、焊錫凸塊312的設置。反觀本案，因為導通孔插塞204上有導線圖案206，故可以增加晶片300a上所設置的導電柱的密度。
第1C圖為半導體封裝600a中線路基板500a各別元件(例如導線圖案206、208、210，穿孔216、218)及晶片300a的導電柱306、308、310的尺寸關係示意圖。在本發明實施例中，位於導通孔插塞204正上方的導線圖案206和相鄰的導線圖案208(或210)係大體上沿一第一方向320延伸，且大體上沿垂直於第一方向320的一第二方向322彼此隔開，其中位於導通孔插塞204正上方的導線圖案206和其他相鄰導線圖案208(或210)的寬度係滿足式(1)：BD1，且BW 式(1)
其中導線圖案206和導線圖案208(或210)沿第二方向322的一寬度分別為B，導通孔插塞204的一直徑為D1，穿孔216(或218)沿第二方向322的一寬度為W。
在本發明其他實施例中，如果相鄰於導線圖案206的導線圖案208(或210)有位置上的偏移，例如同時通過導線圖案206和導線圖案208(或210)的中心的延伸線H1’與第二方向322不平行時，沿第二方向322通過導線圖案206的一第一中心C1的一第一延伸線H1’和同時通過第一中心C1和導線圖案208(或210)的一第二中心C2的一第二延伸線H1的夾角θ係滿足式(2)：0°θ45° 式(2)
在第1C圖所示之實施例中，上述第一延伸線H1’和第二延伸線H1重疊。因此夾角θ為0°。
並且，導線圖案206的第一中心C1和導線圖案208(或210)的第二中心C2之間沿第二方向322的一間距 (pitch)P1最小值係滿足式(3)：P1=(B+U)secθ，且θ=0° 式(3)
其中導線圖案206和導線圖案208(或210)沿第二方向322的一寬度分別為B，導電柱306、308、310沿第二方向322的寬度分別為U。
另外，在本發明實施例中，沿第一方向320通過位於導通孔插塞204正上方的導線圖案206的一第一中心C1的一第一延伸線V1和通過相鄰的導線圖案208(或210)的一第二中心C2的一第二延伸線V2相交的角度λ係滿足式(4)：0°λ90° 式(4)
在第1C圖所示中，由於第一延伸線V1和第二延伸線V2大體上彼此平行，因而角度λ為0°。
第2A圖為包含本發明一實施例之一線路基板500b的一半導體封裝600b俯視示意圖。第2B圖為第2A圖的剖面示意圖，其可視為沿線路基板500b中直接連接至導通孔插塞的BOT導線圖案(例如導線圖案206)的導線寬度方向(第一方向322)的剖面圖。第2C、2D圖為線路基板500b各別元件及晶片的導電柱的尺寸關係示意圖。為了方便說明線路基板的配置，第2A、2C、2D圖僅顯示晶片的導電柱而未顯示基板和焊錫凸塊。上述圖式中的各元件如有與第1A~1C圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。
在本發明實施例中，導電平面層202可具有區段202a和202b。區段202a位於設置於導通孔插塞204正上方的導線圖案206和相鄰的導線圖案208之間，且大體上與導線圖案 206彼此平行。區段202b位於設置於導通孔插塞204正上方的導線圖案206和相鄰的導線圖案210之間，且大體上與導線圖案206彼此平行。導電平面層202、區段202a與導線圖案208共同於晶片側表面201上形成穿孔220。導電平面層202、區段202a與導線圖案206共同於晶片側表面201上形成穿孔224。導電平面層202、區段202b與導線圖案210共同於晶片側表面201上形成穿孔222。導電平面層202、區段202b與導線圖案206共同於晶片側表面201上形成穿孔226。相鄰於導線圖案206的穿孔224和226分別暴露出部分導通孔插塞204。在本發明實施例中，穿孔220、222、224、226的形狀包括長方形、多邊形或橢圓形。 在本發明實施例中，導線圖案206、208、210可設計具有相同的寛度B(可為設計規則的最小線寬)。另外，區段202a和202b可設計與導線圖案206具有相同的寛度B。相鄰導線圖案206的穿孔224和226可設計具有相同的寛度W。在本發明實施例中，導線圖案206的寛度B小於或等於導通孔插塞204的直徑D1，且小於或等於與其相鄰的穿孔224和226的寬度W。
第2C、2D圖為半導體封裝600b中線路基板500b各 別元件(例如導線圖案206、208、210，區段202a、202b，穿孔220、222、224、226)及晶片300a的導電柱306、308、310的尺寸關係示意圖。在本發明實施例中，位於導通孔插塞204正上方的導線圖案206和相鄰的導線圖案208(或210)係大體上沿一第一方向320延伸，且大體上沿垂直於第一方向320的一第二方向322彼此隔開，其中位於導通孔插塞204正上方的導線圖案206和其他相鄰導線圖案208(或210)的寬度係滿足式(5)： BD1，且BW 式(5)
其中導線圖案206和導線圖案208(或210)沿第二方向322的一寬度分別為B，導通孔插塞204的一直徑為D1，相鄰導線圖案206的穿孔224和226沿第二方向322的一寬度為W。
在本發明其他實施例中，如果相鄰於導線圖案206的導線圖案208(或210)有位置上的偏移，例如同時通過導線圖案206和導線圖案208(或210)的中心的延伸線H1’與第二方向322不平行時，沿第二方向322通過導線圖案206的一第一中心C1的一第一延伸線H1和同時通過第一中心C1和導線圖案208(或210)的一第二中心C2的一第二延伸線H1’的夾角θ係滿足式(6)：0°θ45° 式(6)
在第2C圖所示之實施例中，上述第一延伸線H1’和第二延伸線H1重疊。因此夾角θ為0°。在本發明其他實施例中，如果相鄰於導線圖案206的其他導線圖案的中心偏移，使同時通過上述兩者導線圖案的中心的第二延伸線為H1’時，則夾角θ係滿足前式(6)，即第一延伸線H1’和第二延伸線H1不重疊。因此夾角θ不為0°。
並且，導線圖案206的第一中心C1和導線圖案208(或210)的第二中心C2之間沿第二方向322的一間距(pitch)P2最小值係滿足式(7)：P2=(3B+U)secθ，且θ=0° 式(7)
其中導線圖案206、導線圖案208(或210)和區段202a(或202b)沿第二方向322的一寬度分別為B，導電柱306、 308、310沿第二方向322的寬度分別為U。
另外，在本發明實施例中，沿第一方向320通過位於導通孔插塞204正上方的導線圖案206的一第一中心C1的一第一延伸線V1和通過相鄰的導線圖案208(或210)的一第二中心C2的一第二延伸線V2相交的角度λ係滿足式(8)0°λ90° 式(8)
在第2C圖所示之實施例中，由於第一延伸線V1和第二延伸線V2大體上彼此平行，因而角度λ為0°。在第2D圖所示之實施例中，由於導線圖案208係大體上不平行於位於導通孔插塞204正上方的導線圖案206，所以第一延伸線V1和第二延伸線V2會彼此相交，相交的角度λ係滿足前式(8)。
第3A圖為包含本發明一實施例之一線路基板500c的一半導體封裝600c俯視示意圖。第3B圖為第3A圖的剖面示意圖，其可視為沿線路基板500c中直接連接至導通孔插塞的BOT導線圖案(例如區段202c和202d)的導線寬度方向(第一方向322)的剖面圖。第3C圖為線路基板500c各別元件及晶片的導電柱的尺寸關係示意圖。為了方便說明線路基板的配置，第3A、3C圖僅顯示晶片的導電柱而未顯示晶片的基板和焊錫凸塊。上述圖式中的各元件如有與第1A~1C、2A~2D圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。
在本發明實施例中，導電平面層202可具有區段202c和202d。區段202c和202d位於導線圖案208、210之間，且大體上與導線圖案208、210彼此平行。導電平面層202、區段202c和202d共同於晶片側表面201上形成穿孔232。導電平面層 202、區段202c和相鄰的導線圖案208共同於晶片側表面201上形成穿孔228。導電平面層202、區段202d和相鄰的導線圖案210共同於晶片側表面201上形成穿孔230。區段202c和202d之間的穿孔232暴露出部分導通孔插塞204。在本發明實施例中，穿孔228、230、232的形狀包括長方形、多邊形或橢圓形。
在本發明實施例中，導電平面層202的區段202c和 202d係設計為直接連接至導通孔的BOT導線圖案。所以，導通孔插塞204係直接接觸且部分重疊於區段202c和202d，且導通孔插塞204不接觸導線圖案208、210。並且，區段202c和202d及導線圖案208、210可設計具有相同的寛度B(可為設計規則的最小線寬)，202c和202d之間的穿孔232也可設計具有相同的寛度B，上述寛度B小於或等於導通孔插塞204的直徑D1。另外，區段202c和202d及導線圖案208、210的寬度分別小於或等於穿孔228、230的寬度W(第3C圖)。
第3A~3C圖係顯示晶片300b和線路基板500c的接 合關係。如第3B圖所示，晶片300b包括基板302、導電柱308、310、318、320以及焊錫凸塊314、316、322、324。導電柱308、310、318、320電性連接基板302，且藉由焊錫凸塊314、316、322、324分別電性連接導線圖案208、210及區段202c、202d。 所以導電柱318、320可藉由區段202c、202d電性連接至導通孔插塞204和焊墊212。換言之，區段202c、202d分別與該導通孔插塞204、焊墊212和導電柱318、320部分重疊。
第3C圖為半導體封裝600b中線路基板500c各別元件(例如導線圖案208、210，區段202c、202d，穿孔228、230、 232)及晶片300b的導電柱318、320、308、310的尺寸關係示意圖。在本發明實施例中，位於導通孔插塞204正上方的區段202c(或202d)和相鄰的導線圖案208(或210)係大體上沿一第一方向320延伸，且大體上沿垂直於第一方向320的一第二方向322彼此隔開，其中位於導通孔插塞204正上方的區段202c(或202d)和其他相鄰導線圖案208(或210)的寬度係滿足前式(1)：BD1，且BW 式(1)
其中區段202c(或202d)和導線圖案208(或210)沿第二方向322的一寬度分別為B，導通孔插塞204的一直徑為D1，穿孔228(或230)沿第二方向322的一寬度為W。
在本發明其他實施例中，如果相鄰於區段202c(或202d)的導線圖案208(或210)有位置上的偏移，例如同時通過區段202c(或202d)和導線圖案208(或210)的中心的延伸線H1’與第二方向322不平行時，沿第二方向322通過區段202c(或202d)的一第一中心C1的一第一延伸線H1和同時通過第一中心C1和導線圖案208(或210)的一第二中心C2的一第二延伸線H1’的夾角θ係滿足前式(2)：0°θ45° 式(2)
在第3C圖所示之實施例中，上述第一延伸線H1’和第二延伸線H1重疊。因此夾角θ為0°。
並且，區段202c(或202d)的第一中心C1和導線圖案208(或210)的第二中心C2之間沿第二方向322的一間距(pitch)P3最小值係滿足前式(3)：P3=(B+U)secθ，且θ=0° 式(3)
其中區段202c(或202d)和導線圖案208(或210)沿第二方向322的一寬度分別為B，導電柱318、320、308、310沿第二方向322的寬度分別為U。
另外，在本發明實施例中，沿第一方向320通過位於導通孔插塞204正上方的區段202c(或202d)的一第一中心C1的一第一延伸線V1和通過相鄰的導線圖案208(或210)的一第二中心C2的一第二延伸線V2相交的角度λ係滿足前式(4)。
0°λ90° 式(4)
在第3C圖所示中，由於第一延伸線V1和第二延伸線V2大體上彼此平行，因而角度λ為0°。
第1A~1C、2A~2D、3A~3C圖所示的線路基板500a~500c可於傳輸電源/接地(power/GND)信號的導通孔插塞的正上方設置導線圖案(導線的接合區段)或導電平面層的區段，上述導線圖案或導電平面層的區段可用來以銅柱導線直連(BOT)方式接合一晶片的導電柱。上述導線圖案或導電平面層和插塞具有相同的材質，因而其線寬和間距可設計符合於相鄰導線圖案的設計規則，所以可以增加線路基板的佈線密度和凸塊密度。此外，本案中的導線圖案、設置於導通孔插塞上方的導線圖案、導電平面層的區段係傳遞相同的信號(如：電源或是接地信號)至導通孔插塞。值得一提的是，本案將信號類型限定於電源或是接地信號的原因在於，訊號(signal)類型較多，且會依照不同的需求而配置於不同的位置，要將相同類型的訊號配置在同一區域，困難度較高。
第4A圖為包含本發明一實施例之一線路基板500d 的一半導體封裝600d俯視示意圖。第4B圖為第4A圖的剖面示意圖，其可視為沿線路基板500d中直接連接至導通孔插塞的BOT導線圖案(例如導電平面圖案202e)的導線寬度方向(第一方向322)的剖面圖。為了方便說明線路基板的配置，第4A圖僅顯示基板的導電柱而未顯示基板和焊錫凸塊。上述圖式中的各元件如有與第1A~1C、2A~2D、3A~3C圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。
在第4A、4B圖所示之實施例中，可以合併設置於 晶片側表面上，且直接接觸且重疊於線路基板500d中任兩個(或兩個以上)相鄰且傳輸相同類型信號(皆傳輸電源信號或皆傳輸接地信號)的導通孔插塞的導線圖案層，以成為具較大面積的導電平面圖案。上述導電平面圖案的寬度遠大於原來分別接觸至各導通孔插塞上的導線圖案層的寬度總合。並且，可於上述導電平面圖案之遠離於該晶片側表面的一表面上設置兩個(或兩個以上)增厚導體圖案，上述多個增厚導體圖案的位置係對應於基板相應的導電柱位置。由於導電平面圖案和上述多個增厚導體圖案的的厚度總合會大於導線圖案層(接合區段)的厚度，因此可以增加與晶片的焊錫凸塊接合面積，並提升接合強度。當基板為多層線路時，層與層間可以另有不同大小的導電柱，而小的導電柱可進而提升BOT設計密度，並增加導電柱密度及增加空間使用率。
第4A、4B圖所示，線路基板500d包括相鄰的導通 孔插塞204a、204b，穿過核心板200，且導通孔插塞204a、204b的兩末端可分別對齊於核心板200的晶片側表面201和焊錫凸 塊側表面203。在本發明實施例中，導通孔插塞204a、204b係用傳輸傳輸相同類型信號(皆傳輸電源(power)信號或皆傳輸接地(GND)信號)。
一導電平面圖案202e，設置於晶片側表面201上。導電平面圖案202e直接接觸且重疊於導通孔插塞204a、204b。並且，導電平面圖案202e與導線圖案208彼此隔開。在本發明實施例中，導電平面圖案202e、導線圖案208和導電平面層202屬於同一導線層別，因而具有相同的厚度。值得注意的是，導電平面圖案202e的寬度C遠大於導線圖案208的寬度B，甚至大於線路基板500a、500b(第1A~1C、2A~2D圖)之位於一個導通孔插塞204正上方的導線圖案206的寬度B的2倍。導電平面層202係連接至且電性接觸導電平面圖案202e及導線圖案208。換言之，導電平面圖案202e藉由該導電平面層202電性連接至導線圖案208。在本發明其他實施例中，導電平面圖案202e可為導電平面層202的一區段。如第4A圖所示，導電平面圖案202e，導線圖案208，以及導電平面層202係共同於晶片側表面201上形成穿孔234。在本發明實施例中，穿孔234的形狀可包括長方形、多邊形或橢圓形。
在本發明實施例中，線路基板500d更包括增厚導體圖案208a、236a、236b。增厚導體圖案208a分別設置於導線圖案208上。增厚導體圖案208a係覆蓋導線圖案208遠離於晶片側表面201的頂面209a和兩側面209b，因此，增厚導體圖案208a和導線圖案208的寛度總和會大於導線圖案208的寬度B。增厚導體圖案236a、236b設置於導電平面圖案202e遠離於晶片側表 面201的一表面235上。上述多個增厚導體圖案236a、236b的位置係對應於晶片300b相應的導電柱318、320的位置。在本發明實施例中，增厚導體圖案236a、236b的寬度E可小於導電平面圖案202e的寬度C，且例如可相同於增厚導體圖案208a和導線圖案208的寛度總和。設置於導電平面圖案202e上的增厚導體圖案236a、236b的形狀包括長方形、正方形、橢圓形、三角形或多邊形。由於增厚導體圖案236a、236b的俯視面積分別小於導電平面圖案202e的俯視面積(第4A圖)，且增厚導體圖案236a、236b的頂面和側壁係位於導電平面圖案202e上方。所以，增厚導體圖案236a、236b可以增加與晶片300b之相應的焊錫凸塊322、324的接合面積，並提升晶片300b與線路基板500d之間的接合強度。
在第1B、2B、3B、4B圖所示之線路基板500a~500d 中，可於焊墊之遠離於該焊錫凸塊側表面的一表面上設置增厚導體圖案，以增加焊錫凸塊與焊墊之間的接合面積，並提升接合強度。
如第1B、2B、3B、4B圖所示，線路基板500a~500d 可包括一個或多個增厚導體圖案238，設置於焊墊212、212a、212b之遠離於焊錫凸塊側表面203的表面213、213a、213b上。 路基板500a~500d的焊錫凸塊240、240a、240b係設置於焊墊212、212a、212b之表面213、213a、213b上，且包圍上述增厚導體圖案238。
第5A~5F圖為本發明一些實施例之設置於線路基板500a~500d的焊墊212(或焊墊212a、212b)上的增厚導體圖案 238a~238f的俯視示意圖。在第5A~5F圖所示之實施例中，增厚導體圖案238a~238f為單一增厚導體圖案。在本發明實施例中，增厚導體圖案238a~238f可具多個凸部，且上述凸部以通過增厚導體圖案的中心的一旋轉軸彼此旋轉對稱。上述增厚導體圖案之兩個相鄰凸部之間的一夾角α可大於90度。當焊錫凸塊形成於具有上述增厚導體圖案的焊墊上時，焊錫凸塊的焊料會沿著凸部的側邊包圍增厚導體圖案並延伸至其頂面。並且，由於兩個相鄰凸部之間的夾角α大於90度，所以焊錫凸塊的焊料會順應凸部的側邊完全包覆增厚導體圖案而不致產生孔洞。因而，上述增厚導體圖案可以增加焊錫凸塊與焊墊之間的接合面積。當要求增加焊墊密度，並縮小間距時，焊墊面積縮小則接合強度不足；若焊墊面積不縮減，則無佈線空間，本方法則能兼顧兩者並提升接合強度。
第5G~5M圖為本發明一些實施例之設置於 500a~500d的焊墊212(或焊墊212a、212b)上的增厚導體圖案238g~238m的立體示意圖。在如第5G~5L圖所示的實施例中，增厚導體圖案238g、238h、238i、238j、238k、238l、238m分別包括一個中心柱狀物238g1、238h1、238i1、238j1、238k1、238l1和至少四個周邊柱狀物238g2、238h2、238i2、238j2、238k2、238l2。如第5M圖所示的增厚導體圖案238係包括一個中心柱狀物238m1和三個周邊柱狀物238m2。上述增厚導體圖案的多個周邊柱狀物係圍繞中心柱狀物，且分別與中心柱狀物彼此隔開一距離。在本發明實施例中，上述中心柱狀物可包括圓柱、三角柱、四角柱或多角柱。並且，上述周邊柱狀物238g1、 238h1、238i1、238j1、238k1、238l1可包括圓柱、三角柱、四角柱或多角柱。在如第5H~5L圖所示的實施例中，周邊柱狀物238h2、238i2、238j2、238k2、238l2可具有一角部238h2-1、238i2-1、238j2-1、238k2-1、238l2-1，分別接近於中心柱狀物238h1、238i1、238j1、238k1、238l1。上述角部238h2-1、238i2-1、238j2-1、238k2-1、238l2-1的夾角β可設計小於90度。如第5M圖所示的實施例中，周邊柱狀物238m2的其中一對相對側邊(如虛線所示)的一對延伸線會相交於中心柱狀物238m1的一中心，上述對延伸線相交形成的一夾角δ可設計小於90度。當焊錫凸塊形成於具有上述增厚導體圖案的焊墊上時，焊錫凸塊的焊料會沿著周邊柱狀物的側邊包圍周邊柱狀物及中心柱狀物並延伸至上述兩者的頂面。並且，由於具角部的周邊柱狀物的夾角β係設計小於90度，或者周邊柱狀物的相對側邊的一對延伸線相交於中心柱狀物的中心形成的夾角δ設計小於90度，所以焊錫凸塊的焊料會順應周邊柱狀物的側邊完全包覆周邊柱狀物及中心柱狀物而不致產生孔洞。因而，上述增厚導體圖案可以增加焊錫凸塊與焊墊之間的接合面積，並提升接合強度。
本發明實施例係提供一種線路基板，用以使一晶 片覆晶接合於其上。上述線路基板可於傳輸電源/接地(power/GND)信號的導通孔插塞的正上方設置導線圖案或導電平面層的區段來做為導線的接合區段。上述導線圖案或導電平面層的區段可用來以銅柱導線直連(BOT)方式接合一晶片的導電柱。上述導線圖案或導電平面層和插塞具有相同的材質，因而其線寬和間距可設計符合於其他相鄰導線圖案的設計規 則，所以可以增加線路基板的佈線密度和凸塊密度，且可改善線路基板傳輸電源/接地信號完整性(integrity)。另外，可合併設置於相鄰兩個插塞上的上述導線圖案成為一導電平面圖案，並於其上設置一個或多個增厚導體圖案，以增加線路基板與晶片的接合強度。並且，可於連接至插塞的焊墊上設置一個或多個增厚導體圖案，以增加線路基板的焊墊與焊錫凸塊的接合強度。
雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500a‧‧‧線路基板
201‧‧‧晶片側表面
200‧‧‧核心板
202、211‧‧‧導電平面層
204‧‧‧導通孔插塞
203‧‧‧焊錫凸塊側表面
206、208、210‧‧‧導線圖案
212‧‧‧焊墊
213‧‧‧表面
214、215‧‧‧防焊層
238‧‧‧增厚導體圖案
600a‧‧‧半導體封裝
300a‧‧‧晶片
302‧‧‧基板
304‧‧‧頂面
306、308、310‧‧‧導電柱
240、312、314、316‧‧‧焊錫凸塊
B、W‧‧‧寛度
D1‧‧‧直徑

Claims (30)

  1. 一種線路基板，用以接合一晶片，該線路基板包括：一核心板，具有彼此相對的一晶片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過該核心板；一第一導線圖案和相鄰該第一導線圖案的一第二導線圖案，設置於該晶片側表面上；以及一焊墊，設置於該焊錫凸塊側表面上，其中該第一導通孔插塞直接接觸且部分重疊於該第一導線圖案及該焊墊，且該第一導線圖案、該第二導線圖案透過該第一導通孔插塞傳遞相同的信號。
  2. 如申請專利範圍第1項所述之線路基板，更包括：一導電平面層，設置於該晶片側表面上，其中該第一導通孔插塞電性接觸該導電平面層，且該第一導線圖案藉由該導電平面層電性連接至該第二導線圖案。
  3. 如申請專利範圍第2項所述之線路基板，其中該第一導線圖案、該第二導線圖案和該導電平面層共同於該晶片側表面上形成一第一穿孔。
  4. 如申請專利範圍第3項所述之線路基板，其中該第一導線圖案和該第二導線圖案沿一方向的一寬度為B，該第一導通孔插塞的一直徑為D1，該第一穿孔沿該方向的一寬度為W，該第一導線圖案和該第二導線圖案的寬度係滿足式(1)
  5. 如申請專利範圍第2項所述之線路基板，其中該導電平面層 具有一區段，位於該第一導線圖案和該第二導線圖案之間，其中該導電平面層、該區段與該第一導線圖案共同於該晶片側表面上形成一第二穿孔，該導電平面層、該區段與該第二導線圖案共同於該晶片側表面上形成一第三穿孔。
  6. 如申請專利範圍第5項所述之線路基板，其中該第一導線圖案和該第二導線圖案沿一方向的一寬度為B，該第一導通孔插塞的一直徑為D1，該第二穿孔或該第三穿孔沿該方向的一寬度為W，該第一導線圖案和該第二導線圖案的寬度係滿足式(2)
  7. 如申請專利範圍第1項所述之線路基板，其中該第一導線圖案和該第二導線圖案係沿一第一方向延伸，且沿垂直於該第一方向的一第二方向彼此隔開，其中沿該第二方向通過該第一導線圖案的一第一中心的一第一延伸線和同時通過該第一中心和該第二導線圖案的一第二中心的一第二延伸線的夾角θ係滿足式(3)
  8. 如申請專利範圍第1項所述之線路基板，其中該第一導線圖案和該第二導線圖案係沿一第一方向延伸，且沿垂直於該第一方向的一第二方向彼此隔開，其中沿該第一方向通過該第一導線圖案的一第一中心的一第一延伸線和通過該第二導線圖案的一第二中心的一第二延伸線相交的角度λ係滿足式(4)
  9. 如申請專利範圍第1項所述之線路基板，更包括：一第二導通孔插塞和一第三導通孔插塞，穿過該核心板；一導電平面圖案，設置於該晶片側表面上，其中該導電平面圖案直接接觸且重疊於該第二導通孔插塞和該第三導通孔插塞；一第一增厚導體圖案，設置於該導電平面圖案遠離於該晶片側表面的一表面上。
  10. 如申請專利範圍第1項所述之線路基板，更包括：一第二增厚導體圖案，設置於該焊墊之遠離於該焊錫凸塊側表面的一表面上。
  11. 如申請專利範圍第10項所述之線路基板，其中該第二增厚導體圖案具複數個凸部，且該些凸部以通過該第二增厚導體圖案的一中心的一旋轉軸彼此旋轉對稱。
  12. 如申請專利範圍第11項所述之線路基板，其中該第二增厚導體圖案之兩個相鄰該些凸部之間的一夾角大於90度。
  13. 如申請專利範圍第10項所述之線路基板，其中該第二增厚導體圖案包括一中心柱狀物和至少三個周邊柱狀物，該至少三個該周邊柱狀物分別與該中心柱狀物彼此隔開一距離。
  14. 如申請專利範圍第13項所述之線路基板，其中該周邊柱狀物的一角部接近於該中心柱狀物，其中該角部的夾角小於90度。
  15. 如申請專利範圍第13項所述之線路基板，其中該周邊柱狀 物的其中一對相對側邊的一對延伸線相交於中心柱狀物的一中心並形成一夾角，其中該夾角小於90度。
  16. 一種半導體封裝結構，包括：一線路基板，包括：一核心板，具有彼此相對的一晶片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過該核心板；一第一導線圖案，設置於該第一導通孔插塞上；一第二導線圖案，設置於該晶片側表面上且相鄰於該第一導線圖案，其中該第一導通孔插塞直接接觸該第一導線圖案，且該第一導線圖案、該第二導線圖案透過該第一導通孔插塞傳遞相同的信號；以及一焊墊，設置於該焊錫凸塊側表面上，且接觸該第一導通孔插塞；以及一晶片，接合該線路基板，包括：一導電柱，藉由該第一導線圖案電性連接至該第一導通孔插塞和該焊墊。
  17. 如申請專利範圍第16項所述之半導體封裝結構，其中該第一導線圖案分別與該第一導通孔插塞、該焊墊和該導電柱部分重疊。
  18. 如申請專利範圍第16項所述之半導體封裝結構，更包括：一導電平面層，設置於該晶片側表面上，其中該第一導線圖案、該第二導線圖案和該導電平面層共同於該晶片側表面上形成一第一穿孔。
  19. 如申請專利範圍第18項所述之半導體封裝結構，其中該第一導線圖案和該第二導線圖案係沿一第一方向延伸，且沿垂直於該第一方向的一第二方向彼此隔開，其中沿該第二方向通過該第一導線圖案的一第一中心的一第一延伸線和同時通過該第一中心和該第二導線圖案的一第二中心的一第二延伸線的夾角θ係滿足式(5)；以及該第一中心和該第二中心之間沿該第二方向的一間距P1最小值係滿足式(6)P1=(B+U)secθ，且θ=0° 式(6)，其中該第一導線圖案和該第二導線圖案沿該第二方向的一寬度為B，該導電柱沿該第二方向的一寬度為U。
  20. 如申請專利範圍第16項所述之半導體封裝結構，更包括：一導電平面層，設置於該晶片側表面上，其中該導電平面層具有一區段，位於該第一導線圖案和該第二導線圖案之間，其中該導電平面層、該區段與該第一導線圖案共同於該晶片側表面上形成一第二穿孔，該導電平面層、該區段與該第二導線圖案共同於該晶片側表面上形成一第三穿孔。
  21. 如申請專利範圍第20項所述之半導體封裝結構，其中該第一導線圖案和該第二導線圖案係沿一第一方向延伸，且沿垂直於該第一方向的一第二方向彼此隔開，其中沿該第二方向通過該第一導線圖案的一第一中心的一第一延伸線和同時通過該第一中心和該第二導線圖案的一第二中心的一 第二延伸線的夾角θ係滿足式(7)；以及該第一中心和該第二中心之間沿該第二方向的一間距P2最小值係滿足式(8)P2=(3B+U)secθ，且θ=0° 式(8)，其中該第一導線圖案、該第二導線圖案和該區段沿該第二方向的寬度為B，該導電柱沿該第二方向的寬度為U。
  22. 一種線路基板，用以接合一晶片，該線路基板包括：一核心板，具有彼此相對的一晶片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過該核心板；一焊墊，設置於該焊錫凸塊側表面上，且接觸該第一導通孔插塞；以及一第一增厚導體圖案，設置於該焊墊之遠離於該焊錫凸塊側表面的一表面上。
  23. 如申請專利範圍第22項所述之線路基板，其中該第一增厚導體圖案具複數個凸部，且該些凸部以通過該第一增厚導體圖案的一中心的一旋轉軸彼此旋轉對稱。
  24. 如申請專利範圍第23項所述之線路基板，其中該第一增厚導體圖案之兩個相鄰該些凸部之間的一夾角大於90度。
  25. 如申請專利範圍第22項所述之線路基板，其中該第一增厚導體圖案包括一中心柱狀物和至少三個周邊柱狀物，該至少三個該周邊柱狀物分別與該中心柱狀物彼此隔開一距離。
  26. 如申請專利範圍第25項所述之線路基板，其中該周邊柱狀物的一角部接近於該中心柱狀物，其中該角部的夾角小於90度。
  27. 如申請專利範圍第25項所述之線路基板，其中該周邊柱狀物的其中一對相對側邊的一對延伸線相交於中心柱狀物的一中心並形成一夾角，其中該夾角小於90度。
  28. 如申請專利範圍第22項所述之線路基板，更包括：一第二導通孔插塞，穿過該核心板，且相鄰於該第一導通孔插塞；一導電平面圖案，設置於該晶片側表面上，其中該導電平面圖案直接接觸且重疊於該第一導通孔插塞和該第二導通孔插塞；一第二增厚導體圖案，設置於該導電平面圖案遠離於該晶片側表面的一表面上。
  29. 如申請專利範圍第28項所述之線路基板，其中該第二增厚導體圖案的寬度小於該導線平面圖案的寬度。
  30. 如申請專利範圍第28項所述之線路基板，更包括一導線圖案，設置於該晶片側表面上，其中該第一導通孔插塞和該第二導通孔插塞不接觸該導線圖案。
TW103138138A 2014-11-04 2014-11-04 線路基板和半導體封裝結構 TWI554174B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW103138138A TWI554174B (zh) 2014-11-04 2014-11-04 線路基板和半導體封裝結構
CN201410752828.2A CN104392978B (zh) 2014-11-04 2014-12-10 线路基板和半导体封装结构
CN201410752742.XA CN104409439B (zh) 2014-11-04 2014-12-10 线路基板
US14/828,758 US9601425B2 (en) 2014-11-04 2015-08-18 Circuit substrate and semiconductor package structure
US15/423,788 US10204852B2 (en) 2014-11-04 2017-02-03 Circuit substrate and semiconductor package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103138138A TWI554174B (zh) 2014-11-04 2014-11-04 線路基板和半導體封裝結構

Publications (2)

Publication Number Publication Date
TW201618626A TW201618626A (zh) 2016-05-16
TWI554174B true TWI554174B (zh) 2016-10-11

Family

ID=52610854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138138A TWI554174B (zh) 2014-11-04 2014-11-04 線路基板和半導體封裝結構

Country Status (3)

Country Link
US (2) US9601425B2 (zh)
CN (2) CN104392978B (zh)
TW (1) TWI554174B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015114645B4 (de) * 2015-09-02 2023-03-23 Infineon Technologies Ag Chipkarte, vorrichtung und verfahren
TWI651788B (zh) * 2016-08-29 2019-02-21 上海兆芯集成電路有限公司 電子結構以及電子結構陣列
US9905519B1 (en) * 2016-08-29 2018-02-27 Via Alliance Semiconductor Co., Ltd. Electronic structure process
US10002839B2 (en) * 2016-08-29 2018-06-19 Via Alliance Semiconductor Co., Ltd. Electronic structure, and electronic structure array
TWI647805B (zh) * 2016-09-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
US10276465B2 (en) * 2016-09-29 2019-04-30 Mediatek Inc. Semiconductor package assembly
US10937735B2 (en) * 2018-09-20 2021-03-02 International Business Machines Corporation Hybrid under-bump metallization component
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US12094828B2 (en) 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction
US11670601B2 (en) * 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
TWI765307B (zh) 2020-07-28 2022-05-21 立積電子股份有限公司 電子封裝結構及其製作方法
US12148684B2 (en) 2020-07-31 2024-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM474262U (zh) * 2013-08-29 2014-03-11 Unistars Corp 光電半導體元件

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172473A (en) * 1990-05-07 1992-12-22 International Business Machines Corporation Method of making cone electrical contact
US5607488A (en) * 1990-05-21 1997-03-04 Wiand; Ronald C. Molded abrasive article and process
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5736790A (en) * 1995-09-21 1998-04-07 Kabushiki Kaisha Toshiba Semiconductor chip, package and semiconductor device
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6376908B1 (en) * 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
JP4151136B2 (ja) * 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
CN100379832C (zh) * 1998-08-13 2008-04-09 日立化成工业株式会社 电路构件连接用的粘结剂，电路板及其制造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
US6442039B1 (en) * 1999-12-03 2002-08-27 Delphi Technologies, Inc. Metallic microstructure springs and method of making same
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
JP3711343B2 (ja) * 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP2004349457A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd Ｌｓｉパッケージ
CN100378969C (zh) * 2003-06-24 2008-04-02 日本特殊陶业株式会社 中间衬底及具有半导体元件、中间衬底和衬底的结构体
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
WO2005076683A1 (ja) * 2004-02-04 2005-08-18 Ibiden Co., Ltd. 多層プリント配線板
CN100485913C (zh) * 2004-02-24 2009-05-06 揖斐电株式会社 半导体搭载用基板
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
KR100870216B1 (ko) * 2004-05-27 2008-11-24 이비덴 가부시키가이샤 다층 프린트 배선판
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
KR20070040826A (ko) * 2004-08-05 2007-04-17 가부시키가이샤 가네카 용액, 도금용 재료, 절연 시트, 적층체 및 인쇄 배선판
TWI299248B (en) * 2004-09-09 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive bumps of a circuit board
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
TWI240390B (en) * 2004-12-09 2005-09-21 Phoenix Prec Technology Corp Semiconductor package structure and method for fabricating the same
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4707095B2 (ja) * 2005-05-09 2011-06-22 ルネサスエレクトロニクス株式会社 半導体回路
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
KR100744606B1 (ko) * 2006-06-21 2007-08-01 삼성전기주식회사 패키지 기판 제조방법
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
CN103298243B (zh) * 2006-07-14 2016-05-11 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
JP5076775B2 (ja) * 2007-09-25 2012-11-21 富士通株式会社 配線板、及び配線板を備えた装置
US8304659B2 (en) * 2007-10-26 2012-11-06 Force 10 Networks, Inc. Differential trace profile for printed circuit boards
JP2009135321A (ja) * 2007-11-30 2009-06-18 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法ならびに半導体装置
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP5000540B2 (ja) * 2008-01-31 2012-08-15 新光電気工業株式会社 スイッチング機能付配線基板
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
KR20110044027A (ko) * 2009-10-22 2011-04-28 삼성전자주식회사 키 입력 장치
JP2011124549A (ja) * 2009-11-11 2011-06-23 Canon Inc 半導体装置
JP5313854B2 (ja) * 2009-12-18 2013-10-09 新光電気工業株式会社 配線基板及び半導体装置
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
GB2482894B (en) * 2010-08-18 2014-11-12 Cambridge Silicon Radio Ltd Interconnection structure
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
JP2013030748A (ja) * 2011-06-21 2013-02-07 Shinko Electric Ind Co Ltd 電子部品
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US9184144B2 (en) * 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US8633398B2 (en) * 2011-10-25 2014-01-21 Hewlett-Packard Development Company, L.P. Circuit board contact pads
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5800674B2 (ja) * 2011-10-25 2015-10-28 日本特殊陶業株式会社 配線基板及びその製造方法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5878362B2 (ja) * 2011-12-22 2016-03-08 新光電気工業株式会社 半導体装置、半導体パッケージ及び半導体装置の製造方法
US8741691B2 (en) * 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
JP6021504B2 (ja) * 2012-08-08 2016-11-09 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
JP5285806B1 (ja) * 2012-08-21 2013-09-11 太陽誘電株式会社 高周波回路モジュール
CN103681365B (zh) * 2012-08-31 2016-08-10 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
TWI440419B (zh) * 2012-09-14 2014-06-01 Via Tech Inc 線路基板及線路基板製程
JP6122606B2 (ja) * 2012-10-16 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置
CN202917477U (zh) * 2012-11-08 2013-05-01 南通富士通微电子股份有限公司 半导体器件
KR101419601B1 (ko) * 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
JP2014192176A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP2014236187A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
KR20140143567A (ko) * 2013-06-07 2014-12-17 삼성전기주식회사 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP6228785B2 (ja) * 2013-09-02 2017-11-08 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015060947A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法
US9806047B2 (en) * 2014-03-31 2017-10-31 Maxim Integrated Products, Inc. Wafer level device and method with cantilever pillar structure
US9401345B2 (en) * 2014-09-01 2016-07-26 Freescale Semiconductor, Inc. Semiconductor device package with organic interposer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM474262U (zh) * 2013-08-29 2014-03-11 Unistars Corp 光電半導體元件

Also Published As

Publication number Publication date
CN104392978A (zh) 2015-03-04
CN104392978B (zh) 2017-04-12
US20160126175A1 (en) 2016-05-05
CN104409439B (zh) 2017-05-10
US10204852B2 (en) 2019-02-12
CN104409439A (zh) 2015-03-11
TW201618626A (zh) 2016-05-16
US20170148720A1 (en) 2017-05-25
US9601425B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
TWI554174B (zh) 線路基板和半導體封裝結構
US12218070B2 (en) Semiconductor package and method of fabricating the same
TWI528517B (zh) 線路基板、半導體封裝結構及線路基板製程
KR102161776B1 (ko) 적층 패키지
CN107318216B (zh) 印刷电路板和半导体封装结构
CN104241235B (zh) 半导体器件
KR102008854B1 (ko) 칩
CN105097750A (zh) 封装结构及其制法
KR20120104387A (ko) 비아 트레이스 연결을 갖는 회로 보드 및 그 제조 방법
CN103794569A (zh) 封装结构及其制法
KR102511832B1 (ko) 반도체 패키지 장치
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
CN105097760A (zh) 半导体封装件及其制法与承载结构
US20180233476A1 (en) Semiconductor package
KR20180041811A (ko) 반도체 소자
TWI770287B (zh) 半導體裝置
CN204481016U (zh) 集成电路封装基板
TWI566352B (zh) 封裝基板及封裝件
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
CN105489580A (zh) 半导体衬底及半导体封装结构
TWI576979B (zh) 封裝基板及其製造方法
CN107333387B (zh) 印刷电路板和半导体封装结构
JP2024526995A (ja) 半導体パッケージ
KR20230068244A (ko) 재배선 기판 및 이를 포함하는 반도체 패키지
TWI555167B (zh) 半導體封裝件及其製法