TWI553709B - 用於離子佈植的光罩及離子佈植的方法 - Google Patents
用於離子佈植的光罩及離子佈植的方法 Download PDFInfo
- Publication number
- TWI553709B TWI553709B TW102125023A TW102125023A TWI553709B TW I553709 B TWI553709 B TW I553709B TW 102125023 A TW102125023 A TW 102125023A TW 102125023 A TW102125023 A TW 102125023A TW I553709 B TWI553709 B TW I553709B
- Authority
- TW
- Taiwan
- Prior art keywords
- ion implantation
- pattern
- unit
- opaque
- light transmissive
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本發明係有關於積體電路的製造技術,特別有關於用於離子佈植的光罩。
在積體電路的製造中,通常會利用離子佈植的方式對半導體材料進行摻雜,以形成半導體元件的摻雜區,例如金屬氧化物半導體(metal oxide semiconductor:MOS)元件的源極/汲極區。
在離子佈植製程中,首先會利用光罩對半導體晶圓上塗佈的光阻進行曝光,接著將曝光後的光阻顯影,形成圖案化的光阻。用於離子佈植的習知光罩通常具有塊狀圖案,使用習知的光罩所形成的光阻圖案具有開口完全暴露出半導體晶圓上欲進行離子佈植的區域,經由此開口對半導體晶圓進行離子佈植。因此,當使用習知的光罩進行離子佈植時,一道光罩步驟只能在半導體晶圓上形成一種離子佈植濃度的區域,若要在半導體晶圓上形成多種離子佈植濃度的區域,則需要使用多道光罩步驟才能完成。
在積體電路的製造中,因應不同的元件之不同電性需求,通常需要在半導體晶圓上形成多種離子佈植濃度的區域,然而,使用習知的離子佈植用光罩需要多道光
罩製程才能在半導體晶圓上形成多種離子佈植濃度的區域,無法節省光罩數目及製造成本。
在本揭示之實施例中,提供用於離子佈植的光罩,此光罩包含複數個透光圖案單元;以及複數個不透光圖案單元,這些透光圖案單元與不透光圖案單元在第一重複單元內具有第一數量比例,此第一重複單元沿著至少一維方向重複地排列,構成第一光罩圖案,其中透光圖案單元與不透光圖案單元具有相同的尺寸和相同的形狀。
在本揭示之實施例中,還提供離子佈植的方法,此方法包含在半導體基底上塗佈光阻層;提供如上述之用於離子佈植的光罩,對光阻層進行曝光;將曝光後的光阻層顯影,形成具有複數個開口的第一光阻圖案,此第一光阻圖案對應至第一光罩圖案中的這些不透光圖案單元,且第一光阻圖案中的這些開口對應至第一光罩圖案中的這些透光圖案單元;以及經由第一光阻圖案中的這些開口,對半導體基底的第一區域進行第一導電型摻雜物的離子佈植,形成具有第一離子佈植濃度的第一摻雜區。
此外,在本揭示之實施例中,提供半導體裝置,其包含半導體基底,第一摻雜區形成於半導體基底上並且具有第一離子佈植濃度,此第一摻雜區包含複數個具有第一導電型的井區與複數個具有第二導電型的井區間隔地設置,以及第二摻雜區形成於半導體基底上並且具有第二離子佈植濃度,此第二摻雜區包含複數個具有第一導電
型的井區與複數個具有第二導電型的井區間隔地設置,其中第二離子佈植濃度與第一離子佈植濃度不同。
100‧‧‧P型基底
102‧‧‧P型磊晶層
104‧‧‧P型井區
106‧‧‧隔絕區
108‧‧‧閘極
110‧‧‧閘極介電層
112‧‧‧光阻層
112P‧‧‧圖案化光阻層
113‧‧‧開口
114‧‧‧透光圖案單元
115‧‧‧光阻圖案
116‧‧‧不透光圖案單元
118‧‧‧第一導電型井區
120‧‧‧第二導電型井區
122‧‧‧摻雜區
124‧‧‧離子佈植區
200‧‧‧光罩
200A‧‧‧光罩圖案
200U‧‧‧重複單元
300‧‧‧曝光製程
400‧‧‧離子佈植製程
為了讓本揭示之目的、特徵、及優點能更明顯易懂,以下配合所附圖式作詳細說明如下:第1-4圖顯示依據一實施例,使用本揭示之用於離子佈植的光罩進行離子佈植的方法之各中間階段的剖面示意圖;以及第5A-5C、6A-6C和7A-7C圖顯示依據本揭示之各種實施例,用於離子佈植的光罩之各種光罩圖案的局部平面示意圖。
本揭示提供用於離子佈植的光罩之圖案設計的各種實施例,藉由本揭示各種實施例所提供的光罩之圖案設計,可以僅利用一道光罩步驟與一道離子佈植步驟,在半導體晶圓上形成具有不同離子佈植濃度的多個摻雜區,藉此可減少積體電路製程使用的光罩數目,並且節省製造成本。
第1-4圖說明依據一實施例,使用本揭示之用於離子佈植的光罩200進行離子佈植的方法之各中間階段的剖面示意圖。參閱第1圖,首先提供半導體晶圓,在一實施例中,半導體晶圓可包含P型基底100,P型磊晶層102成長於P型基底100上,在P型磊晶層102中形成有P
型井區104,此外,在半導體晶圓上還形成隔絕區106,例如為淺溝槽隔絕區(shallow trench isolation:STI)或場氧化物(field oxide:FOX),藉由隔絕區106的設置可定義出半導體晶圓上的元件區。此外,在P型井區104上還形成閘極108與閘極介電層110。在本實施例中,使用本揭示之用於離子佈植的光罩200進行離子佈植,以形成N型金屬氧化物半導體元件(NMOS)的源極/汲極區。在其他實施例中,也可以使用本揭示之用於離子佈植的光罩200進行離子佈植,以形成其他類型的元件之各種摻雜區,此外,上述的半導體晶圓之結構僅作為示範用,其係用於說明本揭示的實施方式,並非用於限定本揭示。
如第1圖所示,在半導體晶圓上塗佈光阻層112,並使用本揭示之用於離子佈植的光罩200對光阻層112進行曝光製程300,在光罩200上具有複數個光罩圖案200A,這些光罩圖案200A對應至半導體晶圓上欲進行離子佈植的區域,雖然在第1圖中僅繪出兩個光罩圖案200A,然而,依據本揭示的各種實施例,在用於離子佈植的光罩200上可具有兩個以上的光罩圖案200A,並且這些光罩圖案200A可分別具有不同的圖案設計,以應用在不同元件上具有不同離子佈植濃度的各種摻雜區,或者應用在相同元件上具有不同離子佈植濃度的各種摻雜區。此外,在第1圖中顯示的兩個光罩圖案200A可以具有相同的圖案設計,藉此在P型井區104內形成離子佈植濃度相同的源極/汲極區;或者在第1圖中顯示的兩個光罩圖案200A可
以分別具有不同的圖案設計,藉此在P型井區104內形成離子佈植濃度不同的源極/汲極區。
依據本揭示之實施例,光罩200上的光罩圖案200A具有複數個透光圖案單元114以及複數個不透光圖案單元116,透光圖案單元114與不透光圖案單元116具有相同的尺寸和相同的形狀,並且透光圖案單元114與不透光圖案單元116在光罩圖案200A的一個重複單元內具有一數量比例,例如透光圖案單元114與不透光圖案單元116在重複單元內的數量比例可以是1:1、2:1、3:1或其他任何的數量比例,此數量比例由元件的設計需求決定。重複單元沿著至少一維方向重複地排列,以構成一種光罩圖案200A,藉由光罩圖案200A的使用進行離子佈植後,其形成的摻雜區之離子佈植濃度由透光圖案單元114與不透光圖案單元116在光罩圖案200A的一個重複單元內的數量比例控制。
接著,請先參閱第5A-5C圖,其係顯示依據本揭示的各種實施例,用於離子佈植的光罩200之各種光罩圖案200A的局部平面示意圖。如第5A圖中所示,在一實施例中,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為長條形(strip),構成光罩圖案200A的一個重複單元200U係由一個長條形的透光圖案單元114與一個長條形的不透光圖案單元116組成,並且此重複單元200U沿著一維方向,例如X軸方向重複地排列,以構成具有柵欄圖案(fence-shaped pattern)的光罩圖案200A。為了符合各
種不同面積的離子佈植區之需求,構成光罩圖案200A的重複單元200U之數目可以任意調整,此外,在光罩圖案200A的邊界之圖案可以是不完整的重複單元200U,亦即位於光罩圖案200A的邊界之圖案可以僅包含部份的透光圖案單元114以及/或部份的不透光圖案單元116。
由於本揭示之用於離子佈植的光罩200之光罩圖案200A是由包含透光圖案單元114與不透光圖案單元116的重複單元200U構成,當元件的尺寸大小改變時,僅需調整重複單元200U的數目,即可配合元件的尺寸,因此不會增加光罩佈局的困難度。
參閱第5B圖,在一實施例中,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為六邊形,光罩圖案200A的一個重複單元200U係由一個六邊形的透光圖案單元114與一個六邊形的不透光圖案單元116組成,此重複單元200U沿著二維方向,例如X軸與Y軸方向重複地排列,以構成具有蜂巢狀馬賽克圖案(beehive-shaped mosaic pattern)的光罩圖案200A。
參閱第5C圖,在一實施例中,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為四邊形,光罩圖案200A的一個重複單元200U係由一個四邊形的透光圖案單元114與一個四邊形的不透光圖案單元116組成,此重複單元200U沿著二維方向,例如X軸與Y軸方向重複地排列,以構成具有棋盤狀馬賽克圖案(chessboard-shaped mosaic pattern)的光罩圖案200A。
在第5A-5C圖的實施例中,光罩圖案200A的一個重複單元200U都是由一個透光圖案單元114與一個不透光圖案單元116組成,但是藉由改變透光圖案單元114與不透光圖案單元116的形狀以及/或改變這些透光圖案單元114與不透光圖案單元116的排列方式,可以使得後續在第二導電型的井區中進行第一導電型的摻雜物之離子佈植時,產生第二導電型井區與第一導電型井區的分佈狀態不同的各種摻雜區。
請參閱第2圖,在一實施例中,可使用第5A-5C圖所提供的光罩圖案200A對半導體晶圓上的光阻層112進行曝光及顯影製程,形成圖案化光阻層112P,其具有複數個開口113以及複數個光阻圖案115。在一實施例中,光阻層112可以是正型光阻,其形成的圖案化光阻層112P具有與光罩圖案200A相應的光阻圖案115,亦即開口113對應至光罩圖案200A中的透光圖案單元114,並且光阻圖案115對應至光罩圖案200A中的不透光圖案單元116。反之,在另一實施例中,光阻層112可以是負型光阻,其形成的圖案化光阻層112P具有與光罩圖案200A相反的光阻圖案,亦即開口113對應至光罩圖案200A中的不透光圖案單元116,並且光阻圖案115對應至光罩圖案200A中的透光圖案單元114。
如第2圖中所示,於圖案化的光阻層112P形成之後,在半導體晶圓上進行離子佈植製程400,在一實施例中,第一導電型的摻雜物之離子束,例如N型摻雜物
的離子束,可經由圖案化光阻層112P的開口113植入第二導電型的井區104,例如P型井區內,並且到達一特定深度,此深度可由第一導電型的摻雜物之離子束的能量決定。
在離子佈植製程400完成之後,形成如第3圖所示之摻雜區122,摻雜區122包含複數個第一導電型井區118例如為N型井區,以及複數個第二導電型井區120例如為P型井區,這些第一導電型井區118與第二導電型井區120為間隔地設置,並且在摻雜區122內的這些第一導電型井區118與第二導電型井區120具有一面積比例,此面積比例與光罩圖案200A的一個重複單元200U內的透光圖案單元114與不透光圖案單元116的數量比例大抵上是相同的,以使用第5A-5C圖的光罩圖案200A為例,其形成的摻雜區122內之第一導電型井區118與第二導電型井區120的面積比例也約為1:1,摻雜區122的離子佈植濃度由第一導電型井區118與第二導電型井區120的面積比例控制。
參閱第4圖,在一實施例中,於離子佈植製程完成之後,可以對半導體晶圓進行熱擴散製程,讓第3圖所示之摻雜區122內的N型井區118中的五價佈植離子與P型井區120中的三價佈植離子經由熱擴散互相中和,得到如第4圖中所示之離子佈植區124,在離子佈植區124中,N型摻雜物的離子佈植濃度約為50%,在此實施例中,離子佈植區124為NMOS元件的源極/汲極區。
相較於使用傳統的光罩進行離子佈植,使用本
揭示之光罩進行離子佈植時可降低或調整摻雜區的離子佈植濃度。由於傳統的光罩上具有塊狀圖案對應至離子佈植區域,其形成的圖案化光阻層的開口完全暴露出離子佈植區域,使得後續進行第一導電型例如N型摻雜物的離子佈植時,其產生的離子佈植區完全為N型井區,亦即使用傳統的光罩所得到的離子佈植區之N型摻雜物的離子佈植濃度約為100%,因此使用傳統的光罩無法藉由一道光罩步驟及一道離子佈植步驟進行離子佈植濃度的調整,需要增加額外的光罩,才可以改變離子佈植濃度,導致製造成本增加。
參閱第6A-6C圖,在第6A-6C圖的實施例中,光罩圖案200A的重複單元200U皆由兩個透光圖案單元114與一個不透光圖案單元116組成,亦即在第6A-6C圖之實施例的重複單元200U中,透光圖案單元114與不透光圖案單元116的數量比例為2:1。如第6A圖所示,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為長條形(strip),由兩個長條形透光圖案單元114與一個長條形不透光圖案單元116組成的重複單元200U沿著一維方向,例如X軸方向重複地排列,構成具有柵欄圖案(fence-shaped pattern)的光罩圖案200A。
如第6B圖所示,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為六邊形,由兩個六邊形透光圖案單元114與一個六邊形不透光圖案單元116組成的重複單元200U沿著二維方向,例如X軸與Y軸方向重
複地排列,構成具有蜂巢狀馬賽克圖案的光罩圖案200A。
如第6C圖所示,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為四邊形,由兩個四邊形透光圖案單元114與一個四邊形不透光圖案單元116組成的重複單元200U沿著二維方向,例如X軸與Y軸方向重複地排列,構成具有棋盤狀馬賽克圖案的光罩圖案200A。
由於在第6A-6C圖的實施例中,光罩圖案200A的重複單元200U皆由兩個透光圖案單元114與一個不透光圖案單元116組成,亦即在重複單元200U中透光圖案單元114與不透光圖案單元116的數量比例為2:1,因此使用第6A-6C圖之光罩圖案200A進行離子佈植後,在使用N型摻雜物對P型井區進行離子佈植的一實施例中,於第3圖中所示之摻雜區122內,N型井區118與P型井區120的面積比例也約為2:1,摻雜區122的離子佈植濃度由N型井區118與P型井區120的面積比例控制。
之後,對第3圖中所示之摻雜區122進行熱擴散製程,相較於使用第5A-5C圖的光罩圖案200A進行N型摻雜物的離子佈植之實施例,使用第6A-6C圖的光罩圖案200A進行N型摻雜物的離子佈植之實施例,可以得到N型摻雜物的離子佈植濃度較高(約為67%)的離子佈植區124。
參閱第7A-7C圖,在第7A-7C圖的實施例中,光罩圖案200A的重複單元200U皆由三個透光圖案單元114與一個不透光圖案單元116組成,亦即在第7A-7C圖
的重複單元200U中,透光圖案單元114與不透光圖案單元116的數量比例為3:1。如第7A圖所示,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為長條形,由三個長條形透光圖案單元114與一個長條形不透光圖案單元116組成的重複單元200U沿著一維方向,例如X軸方向重複地排列,構成具有柵欄圖案的光罩圖案200A。
如第7B圖所示,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為六邊形,由三個六邊形透光圖案單元114與一個六邊形不透光圖案單元116組成的重複單元200U沿著二維方向,例如X軸與Y軸方向重複地排列,構成具有蜂巢狀馬賽克圖案的光罩圖案200A。
如第7C圖所示,光罩圖案200A的透光圖案單元114與不透光圖案單元116皆為四邊形,由三個四邊形透光圖案單元114與一個四邊形不透光圖案單元116組成的重複單元200U沿著二維方向,例如X軸與Y軸方向重複地排列,構成具有棋盤狀馬賽克圖案的光罩圖案200A。
由於在第7A-7C圖的實施例中,光罩圖案200A的重複單元200U皆由三個透光圖案單元114與一個不透光圖案單元116組成,亦即在第7A-7C圖的重複單元200U中,透光圖案單元114與不透光圖案單元116的數量比例為3:1,因此使用第7A-7C圖的光罩圖案200A進行離子佈植後,在使用N型摻雜物對P型井區進行離子佈植的一實施例中,於第3圖中所示之摻雜區122內,N型井區118與P型井區120的面積比例約為3:1,摻雜區122的離子
佈植濃度由N型井區118與P型井區120的面積比例控制。
之後,對第3圖中所示之摻雜區122進行熱擴散製程,相較於使用第6A-6C圖的光罩圖案200A進行N型摻雜物的離子佈植之實施例,使用第7A-7C圖的光罩圖案200A進行N型摻雜物的離子佈植之實施例,可以得到N型摻雜物的離子佈植濃度更高(約為75%)的離子佈植區124。
在上述的實施例中,構成光罩圖案200A的重複單元200U之透光圖案單元114與不透光圖案單元116的形狀、數量比例以及排列方式僅作為示範用,其係用於說明本揭示的實施方式,在其他的實施例中,也可以採用長條形、六邊形和四邊形以外的其他形狀作為透光圖案單元114與不透光圖案單元116,並不限於上述實施例中列舉的形狀,而且透光圖案單元114與不透光圖案單元116還可以採用其他的數量比例組成重複單元200U,並不限於上述實施例中列舉的數量比例。此外,除了上述實施例中所示之柵欄圖案和馬賽克圖案的排列方式之外,在其他的實施例中,也可以採用其他的排列方式,並不限於上述實施例中列舉的排列方式,只要可以讓光罩圖案200A中的透光圖案單元114與不透光圖案單元116形成均勻分佈的狀態之排列方式皆可,藉由光罩圖案200A中透光圖案單元114與不透光圖案單元116為均勻分佈的狀態,可以使得後續產生的離子佈植區達到較佳的離子佈植之均勻度。
雖然在上述實施例中係以NMOS元件的源極/
汲極區之離子佈植作為示範,然而,本揭示之用於離子佈植的光罩之圖案設計也可應用在其他類型的半導體元件上,例如PMOS元件。此外,使用本揭示之光罩的圖案設計,可藉由控制透光圖案單元與不透光圖案單元在重複單元內的數量比例,在光罩上產生多種數量比例的多個光罩圖案,因此經由一道光罩步驟及一道離子佈植步驟,即可在半導體晶圓上產生具有多種離子佈植濃度的多個摻雜區,這些不同離子佈植濃度的摻雜區可以應用在相同的元件或不同的元件上。因此,相較於使用傳統的光罩來產生多種離子佈植濃度的多個摻雜區,本揭示之實施例可以減少光罩數量及步驟,並降低製造成本。
此外,使用本揭示之光罩的圖案設計可改善製造積體電路的製程,藉由控制光罩圖案中透光圖案單元與不透光圖案單元的比例與排列方式,可以讓離子佈植的效能達到較佳化,例如,相較於使用傳統的光罩所製造的超高電壓平台NMOS元件,使用本揭示之光罩製造超高電壓平台NMOS元件可以提高元件的崩潰電壓,例如可由30伏提高至51伏,並且還可以縮小元件的通道長度,例如可由10μm縮小至5μm,因此,使用本揭示之光罩的圖案設計還可以進一步提升元件的效能。
雖然本發明已揭露較佳實施例如上,然其並非用以限定本發明,在此技術領域中具有通常知識者當可瞭解,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍
所界定為準。
100‧‧‧P型基底
102‧‧‧P型磊晶層
104‧‧‧P型井區
106‧‧‧隔絕區
112P‧‧‧圖案化光阻層
113‧‧‧開口
115‧‧‧光阻圖案
200A‧‧‧光罩圖案
400‧‧‧離子佈植製程
Claims (16)
- 一種用於離子佈植的光罩,包括:複數個透光圖案單元;以及複數個不透光圖案單元,其中該些透光圖案單元與該些不透光圖案單元在一第一重複單元內具有一第一數量比例,該第一重複單元沿著至少一維方向重複地排列,構成一第一光罩圖案,且該透光圖案單元與該不透光圖案單元具有相同的尺寸和相同的形狀。
- 如申請專利範圍第1項所述之用於離子佈植的光罩,其中該第一光罩圖案用於具有一第一離子佈植濃度的摻雜區,且該第一離子佈植濃度由該第一數量比例控制。
- 如申請專利範圍第1項所述之用於離子佈植的光罩,其中該透光圖案單元與該不透光圖案單元的形狀包括長條形、四邊形或六邊形。
- 如申請專利範圍第3項所述之用於離子佈植的光罩,其中該透光圖案單元與該不透光圖案單元的形狀為長條形,且該第一重複單元構成的該第一光罩圖案為柵欄圖案。
- 如申請專利範圍第3項所述之用於離子佈植的光罩,其中該透光圖案單元與該不透光圖案單元的形狀為四邊形或六邊形,且該第一重複單元更沿著二維方向重複地排列,該第一重複單元構成的該第一光罩圖案為馬賽克圖案。
- 如申請專利範圍第1項所述之用於離子佈植的光罩,其 中該些透光圖案單元與該些不透光圖案單元在一第二重複單元內具有一第二數量比例,該第二重複單元沿著至少一維方向重複地排列,構成一第二光罩圖案,且該第二數量比例與該第一數量比例不同。
- 如申請專利範圍第6項所述之用於離子佈植的光罩,其中該第二光罩圖案用於具有一第二離子佈植濃度的摻雜區,且該第二離子佈植濃度由該第二數量比例控制。
- 如申請專利範圍第6項所述之用於離子佈植的光罩,其中該第一光罩圖案用於具有一第一離子佈植濃度的摻雜區,該第二光罩圖案用於具有一第二離子佈植濃度的摻雜區,且該第一離子佈植濃度與該第二離子佈植濃度不同。
- 一種離子佈植的方法:在一半導體基底上塗佈一光阻層;提供一如申請專利範圍第1項所述之用於離子佈植的光罩,對該光阻層進行曝光;將該曝光後的光阻層顯影,形成一具有複數個開口的第一光阻圖案,其中該第一光阻圖案對應至該第一光罩圖案中的該些不透光圖案單元,且該第一光阻圖案中的該些開口對應至該第一光罩圖案中的該些透光圖案單元;以及經由該第一光阻圖案中的該些開口,對該半導體基底的一第一區域進行一第一導電型摻雜物的離子佈植,形成具有一第一離子佈植濃度的一第一摻雜區。
- 如申請專利範圍第9項所述之離子佈植的方法,其中該第一離子佈植濃度由該些透光圖案單元與該些不透光圖案單元在該第一重複單元內的該第一數量比例控制。
- 如申請專利範圍第9項所述之離子佈植的方法,其中該半導體基底的該第一區域包括一P型井區,且該第一導電型摻雜物包括N型摻雜物;或者該半導體基底的該第一區域包括一N型井區,且該第一導電型摻雜物包括P型摻雜物。
- 如申請專利範圍第9項所述之離子佈植的方法,於該第一導電型摻雜物的離子佈植步驟之後,更包括對該半導體基底進行一熱擴散步驟。
- 如申請專利範圍第9項所述之離子佈植的方法,其中該光罩更包括一第二光罩圖案,該第二光罩圖案由一第二重複單元沿著至少一維方向重複地排列組成,該些透光圖案單元與該些不透光圖案單元在該第二重複單元內具有一第二數量比例,且該第二數量比例與該第一重複單元的該第一數量比例不同;對該光阻層進行曝光及顯影的該步驟之後,形成一具有複數個開口的第二光阻圖案,其中該第二光阻圖案對應至該第二光罩圖案中的該些不透光圖案單元,且該第二光阻圖案中的該些開口對應至該第二光罩圖案中的該些透光圖案單元;以及經由該第二光阻圖案中的該些開口,對該半導體基底的一第二區域進行該第一導電型摻雜物的離子佈植步 驟,形成具有一第二離子佈植濃度的一第二摻雜區,其中該第一離子佈植濃度與該第二離子佈植濃度不同。
- 如申請專利範圍第13項所述之離子佈植的方法,其中該第二離子佈植濃度由該些透光圖案單元與該些不透光圖案單元在該第二重複單元內的該第二數量比例控制。
- 如申請專利範圍第13項所述之離子佈植的方法,其中具有該第一離子佈植濃度的該摻雜區與具有該第二離子佈植濃度的該摻雜區形成於相同的元件上。
- 如申請專利範圍第13項所述之離子佈植的方法,其中具有該第一離子佈植濃度的該摻雜區與具有該第二離子佈植濃度的該摻雜區形成於不同的元件上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102125023A TWI553709B (zh) | 2013-07-12 | 2013-07-12 | 用於離子佈植的光罩及離子佈植的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102125023A TWI553709B (zh) | 2013-07-12 | 2013-07-12 | 用於離子佈植的光罩及離子佈植的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201503242A TW201503242A (zh) | 2015-01-16 |
TWI553709B true TWI553709B (zh) | 2016-10-11 |
Family
ID=52718497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102125023A TWI553709B (zh) | 2013-07-12 | 2013-07-12 | 用於離子佈植的光罩及離子佈植的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI553709B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050064665A1 (en) * | 2003-09-23 | 2005-03-24 | Han Chang Hun | Method for manufacturing a CMOS image sensor |
US7232631B2 (en) * | 2003-05-08 | 2007-06-19 | Dai Nippon Prinitng Co., Ltd. | Mask for charged particle beam exposure, and method of forming the same |
US20080145981A1 (en) * | 2006-12-18 | 2008-06-19 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor having lightly doped drain regions |
US7470579B2 (en) * | 2005-11-14 | 2008-12-30 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin film transistor |
US7709862B2 (en) * | 2005-08-02 | 2010-05-04 | Honda Motor Co., Ltd. | Ion implantation mask and method for manufacturing same, silicon carbide semiconductor device using ion implantation mask, and method for manufacturing same |
-
2013
- 2013-07-12 TW TW102125023A patent/TWI553709B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7232631B2 (en) * | 2003-05-08 | 2007-06-19 | Dai Nippon Prinitng Co., Ltd. | Mask for charged particle beam exposure, and method of forming the same |
US20050064665A1 (en) * | 2003-09-23 | 2005-03-24 | Han Chang Hun | Method for manufacturing a CMOS image sensor |
US7709862B2 (en) * | 2005-08-02 | 2010-05-04 | Honda Motor Co., Ltd. | Ion implantation mask and method for manufacturing same, silicon carbide semiconductor device using ion implantation mask, and method for manufacturing same |
US7470579B2 (en) * | 2005-11-14 | 2008-12-30 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin film transistor |
US20080145981A1 (en) * | 2006-12-18 | 2008-06-19 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor having lightly doped drain regions |
Also Published As
Publication number | Publication date |
---|---|
TW201503242A (zh) | 2015-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012178543A5 (zh) | ||
CN102468179B (zh) | 半导体组件及其制作方法 | |
TW201320335A (zh) | 高電壓半導體元件製造方法及高電壓半導體元件構造 | |
TWI553709B (zh) | 用於離子佈植的光罩及離子佈植的方法 | |
TWI611468B (zh) | 半導體裝置 | |
US20190051527A1 (en) | Methods for forming a photo-mask and a semiconductor device | |
JPH11111855A (ja) | フォトマスク及び半導体装置の製造方法 | |
TWI674674B (zh) | 電晶體結構及其製造方法 | |
TWI463661B (zh) | 高壓元件及其製造方法 | |
CN106505067B (zh) | 互补金属氧化物半导体装置及制造方法 | |
TWI377604B (en) | Method for forming a deep well of a power device | |
KR100575333B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
TWI535022B (zh) | 高壓元件製造方法 | |
CN111584637B (zh) | 一种基于fdsoi的pin结构及其制作方法 | |
TWI638225B (zh) | 光罩及半導體裝置的形成方法 | |
KR100901648B1 (ko) | 반도체 소자의 제조 방법 | |
TWI469349B (zh) | 高壓元件及其製造方法 | |
CN111243956B (zh) | 半导体制作工艺 | |
KR101201499B1 (ko) | 반도체 소자 및 그 제조방법 | |
US9637818B2 (en) | Implant region definition | |
TWI451574B (zh) | 高壓元件及其製造方法 | |
TWI426611B (zh) | 半導體pn交疊結構及其製造方法 | |
CN116613067A (zh) | 高压晶体管及其制作方法 | |
KR100505416B1 (ko) | 고저항을 가진 반도체소자의 제조방법 | |
CN101728246A (zh) | 形成高压元件深阱的方法 |