Nothing Special   »   [go: up one dir, main page]

TWI413253B - 短通道低電壓、中電壓及高電壓互補金氧半導體裝置 - Google Patents

短通道低電壓、中電壓及高電壓互補金氧半導體裝置 Download PDF

Info

Publication number
TWI413253B
TWI413253B TW097108764A TW97108764A TWI413253B TW I413253 B TWI413253 B TW I413253B TW 097108764 A TW097108764 A TW 097108764A TW 97108764 A TW97108764 A TW 97108764A TW I413253 B TWI413253 B TW I413253B
Authority
TW
Taiwan
Prior art keywords
gate
drain
source
layer
type
Prior art date
Application number
TW097108764A
Other languages
English (en)
Other versions
TW200845393A (en
Inventor
Jun Cai
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200845393A publication Critical patent/TW200845393A/zh
Application granted granted Critical
Publication of TWI413253B publication Critical patent/TWI413253B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/601Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/601Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113Isolations within a component, i.e. internal isolations
    • H10D62/115Dielectric isolations, e.g. air gaps
    • H10D62/116Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • H10D62/235Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351Substrate regions of field-effect devices
    • H10D62/357Substrate regions of field-effect devices of FETs
    • H10D62/364Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351Substrate regions of field-effect devices
    • H10D62/357Substrate regions of field-effect devices of FETs
    • H10D62/364Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378Contact regions to the substrate regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128Manufacturing their channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144Manufacturing their gate insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167Manufacturing their channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181Manufacturing their gate insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

短通道低電壓、中電壓及高電壓互補金氧半導體裝置
本發明係關於互補MOSFET,且更特定言之係具有低電壓、中電壓與高電壓具體實施例之互補金氧半導體短通道裝置。
具有短通道之MOSFET的優點在於,其使用一晶片上之較少面積因而允許該晶片具有更多功能性,其較習知MOSFET具有較低的開啟電阻(Ron )並具有較快的切換特徵。然而,縮短通道一般會產生通常稱為"短通道效應"的缺點。該等效應包括熱載體注入(HCI)於閘極氧化物與裝置基板內,其影響該裝置的可靠性並會裂化裝置的Ron 。另一短通道效應係該裝置之衝穿電壓的降低,從而引起該裝置之汲極至源極的崩潰電壓(BVdss )之降低。該效應對於用於中電壓與高電壓應用中的MOSFET尤其成問題,特別當該等MOSFET係位於與低電壓電路相同之晶粒上時。
因此,需要較先前技術短通道MOSFET減少該等短通道效應的短通道低電壓、中電壓與高電壓互補金氧半導體裝置。
此外,亦需要可放置於與低電壓裝置相同之晶粒上的短通道中電壓與高電壓互補金氧半導體裝置。
本發明在其一種形式中包括在一基板上具有一P- 磊晶層之一N通道MOSFET (NMOS),其中一源極與一汲極形成於 該磊晶層中並位於處於一閘極氧化物上之一閘極之相對側上,該閘極氧化物位於磊晶層上。一第一N型緩衝層自該源極下方橫向延伸至與該磊晶層之一頂部表面處的源極最接近的該閘極之一第一邊緣與該閘極之一中間之間的一位置,且一第二N型緩衝層自該汲極下方橫向延伸至與該磊晶層之該頂部表面處的汲極最接近的該閘極之一第二邊緣與該閘極之該中間之間的一位置。此外,一第一P型塊狀層自該第一N型緩衝層之下方橫向延伸至較源極更接近於汲極的磊晶層之頂部表面處的閘極下方之一位置,且一第二P型塊狀層自該第二N型緩衝層橫向延伸至較汲極更接近於源極的磊晶層之頂部表面處的閘極下方之一位置,該第一與第二P型塊狀層在閘極下方之一區域中相互重疊。
本發明在其另一種形式中包括一P通道MOSFET (PMOS),其具有於一基板之上的一P- 磊晶層以及形成於該磊晶層中的一N- 槽。一源極與一汲極係形成於該磊晶層中並位於處於一閘極上的一閘極之相對側上,該閘極位於磊晶層上。一第一P型緩衝層自該源極下方橫向延伸至與該磊晶層之一頂部表面處的源極最接近的該閘極之一第一邊緣與該閘極之一中間之間的一位置,且一第二P型緩衝層自該汲極下方橫向延伸至與該磊晶層之該頂部表面處的汲極最接近的該閘極之一第二邊緣與該閘極之該中間之間的一位置。此外,一第一N型塊狀層自該第一P型緩衝層下方橫向延伸至較源極更接近於汲極的磊晶層之頂部表面處的閘極下方之一位置,且一第二N型塊狀層自該第二P型緩衝層下方橫 向延伸至較汲極更接近於源極的磊晶層之頂部表面處的閘極下方之一位置,該第一與第二N型塊狀層在閘極下方之一區域中相互重疊。
本發明在其另一形式中包括形成於一基板之上的一對互補N通道MOSFET (NMOS)與P通道MOSFET (PMOS)(互補金氧半導體)裝置,該對裝置包括上述NMOS FET與上述PMOS FET。
在另一形式中,本發明包括藉由在一P+ 基板上生長一P- 磊晶層、位於該磊晶層上形成一閘極氧化物層並在該閘極氧化物層上形成一閘極來形成一N通道MOSFET (NMOS)之一方法。該方法亦包括形成與閘極的相對側自行對準之兩個較高N型緩衝區域以及與閘極的相對側自行對準之兩個較低P型塊狀緩衝區域,其中每一區域皆位於該等較高緩衝區域之一者下,該等較低塊狀緩衝區域橫向延伸越過閘極的中間,以使該兩個較低塊狀緩衝區域在該閘極下方重疊,且該等較高緩衝區域與較低塊狀緩衝區域在一單一遮罩操作之後形成。
在另一形式中,本發明包括藉由在一P+ 基板上生長一P- 磊晶層、在該磊晶層中形成延伸至磊晶層之一頂部表面的一N- 槽、位於該磊晶層上形成一閘極氧化物層且在該閘極氧化物層上形成一閘極來形成一P通道MOSFET (PMOS)之一方法。該方法進一步包括形成與閘極的相對側自行對準之兩個較高P型緩衝區域以及與閘極的相對側自行對準之兩個較低N型塊狀緩衝區域,其中每一區域皆位於該等較 高緩衝區域之一下,該等較低塊狀緩衝區域橫向延伸越過閘極的中間,以使該兩個較低塊狀緩衝區域在該閘極下方重疊,且該等較高緩衝區域與較低塊狀緩衝區域在一單一遮罩操作之後形成。
在另一形式中,本發明包括藉由根據上述程序形成一NMOS FET,且根據上述程序形成一PMOS場效電晶體來形成一互補MOS(互補金氧半導體)裝置的方法,該N- 槽橫跨PMOS FET橫向延伸。
現在參看附圖,圖1A係一低電壓(LV)N通道MOSFET (NMOS)10之一示意圖,其具有其上沈積一P- 型磊晶層14之一P+ 基板12。在該磊晶層14中形成一N+ 源極16,其與定位於該N+ 源極16之頂部上之一源極矽化物18接觸,並具有與其連接之一源極接點20。亦於磊晶層14中形成一N+ 汲極22,其與定位於該N+ 汲極22之頂部上之一汲極矽化物24接觸,並具有與其連接之一汲極接點26。在源極16與汲極22之間水平地定位一閘極28,其中一閘極氧化物30係位於磊晶層14與該閘極28之間。定位於閘極28之上並連接至閘極28之一閘極矽化物32具有連接至其上之一閘極接點34。閘極28與閘極氧化物30具有在磊晶層14之頂部表面處水平地延伸至源極矽化物18與汲極矽化物24的側壁氧化物36與38。
N+ 源極16與N+ 汲極22皆具有形成於其下方的兩個緩衝層,該兩個緩衝層分別朝汲極22與源極16水平地延伸。源 極16下方的較高緩衝層40與汲極22下方的較高緩衝層42係在磊晶層14之較高表面處之閘極28之個別最接近邊緣與閘極28的中間之間水平地延伸的N型區域。位於源極16下方的較低緩衝層44(本文中有時稱為較低塊狀緩衝層44)與位於汲極22下方的較低緩衝層46(本文中有時稱為較低塊狀緩衝層46)係P型區域,其中每一區域皆水平地延伸越過閘極28的中心,以使兩個層44與46相互重疊,以在閘極28下方形成一鞍形區域48。
圖1B係補充圖1A之互補金氧半導體。圖1B係一低電壓P通道MOSFET (PMOS)60之一示意圖,其具有其上沈積P- 磊晶層14之P+ 矽基板12以及一延伸至磊晶層14之頂部表面之形成於磊晶層14中的N- 槽66。在磊晶層14之N- 槽66中亦形成一P+ 源極68,其與定位於該P+ 源極68之頂部上之一源極矽化物70接觸,並具有與其連接之一源極接點72。亦於磊晶層14中之N- 槽66中形成一P+ 汲極74,其與定位於該P+ 型汲極74之頂部上之一汲極矽化物76接觸,並與其具有之一汲極接點78。在源極68與汲極74之間水平定位一閘極80,其中一閘極氧化物82係位於磊晶層14與該閘極80之間。定位於閘極80之上並連接至閘極80之一閘極矽化物84具有與其連接之一閘極接點86。閘極80與閘極氧化物82具有在磊晶層14之頂部表面處水平地延伸至源極矽化物70與汲極矽化物76的側壁氧化物88與90。
P+ 源極68與P+ 汲極74皆具有形成於其下方的兩個緩衝層,該兩個緩衝層分別朝汲極74與源極68水平地延伸。源 極68下方的較高緩衝層92與汲極74下方的較高緩衝層94係在磊晶層14之較高表面處的閘極80之個別最接近邊緣與閘極80的中間之間水平地延伸的P型區域。位於源極68下方的較低緩衝層96(本文中有時稱為較低塊狀緩衝層96)與位於汲極74下方的較低緩衝層98(本文中有時稱為較低塊狀緩衝層98)係N型區域,其中每一區域皆水平地延伸越過閘極80的中心,以使兩個區域96與98相互重疊以在閘極80下方形成一鞍形區域100。
圖1A與1B所示的低電壓NMOS與低電壓PMOS裝置較圖11所示的一標準短通道NMOS場效電晶體類型提供改良的操作特徵。該等改良特徵包括一或多個以下特徵:一較高的衝穿電壓、一較高的崩潰電壓(BVdss )、一較低的開啟電阻(Ron )、一較低的汲極至源極電容(Cds )、一較高的跨導(gm )、一較快的切換速度、以及Ron 、gm 與汲極飽和電流(IDsat )之最小劣化。與雙緩衝層40、42;42、46;92、96以及94、98組合的該等鞍形摻雜剖面48及100為該等源極/汲極接面產生分級摻雜剖面以提供一改良衝穿電壓與一較高BVdss 。該等分級摻雜剖面亦提高汲極及源極空乏區域以提供一較低Cds ,其進而提供一較快切換速度。在較高緩衝層40、42、92與94之側壁間隔物36、38、88與90下方的深度與水平延伸允許通道電子或電洞在磊晶層14中相對較深地傳播以最小化熱載體注入效應,從而減輕Ron 、gm 與IDsat 的劣化,並提供一有效小通道長度以獲得一低Ron 。該低Ron 與較低Cds 提供一改良gm
圖2A與2B分別係圖1A與1B所示之裝置10與60,其中其閘極與閘極氧化物經修改以分別形成分割閘極氧化物裝置106與120。在圖2A中,該低電壓NMOS裝置106具有一閘極112,該閘極具有存在兩種厚度之一分割閘極氧化物114:在最靠近源極16之閘極112之部分下方的一薄閘極氧化物區段116,以及在最靠近汲極22之閘極112之部分下方的一厚閘極氧化物區段114。較高緩衝層108與110較圖1A中對應的較高緩衝層40與42在閘極112下方進一步橫向延伸。汲極22下方的較高緩衝層110延伸至薄閘極氧化物區段116與厚閘極氧化物區段118之間的邊緣附近。在圖2B中,低電壓PMOS裝置120具有一閘極122,該閘極具有存在兩種厚度之一分割閘極氧化物124:在最靠近源極68之閘極122之部分下方的一薄閘極氧化物區段126,以及在最靠近汲極74之閘極122之部分下方的一厚閘極氧化物區段128。較高緩衝層130與132較圖1B中對應的較高緩衝層92與94在閘極124下方進一步橫向延伸。汲極74下方的較高緩衝層132延伸至薄閘極氧化物區段126與厚閘極氧化物區段128之間的邊緣附近。
分割閘極114、124減少米勒(Miller)回授電容,此係由於閘極112、122與分割閘極氧化物114、124的較厚區段118、128處之矽磊晶層14的較大分離,從而降低反向傳輸電容(Crss )。分割閘極112、122由於閘極112、122與汲極22、74之間分別減小的電場,亦減少HCI問題。由於有效通道長度經減少至分割閘極氧化物114、124之較薄區段 116、126的長度,因此gm 中存在之一改良,此歸因於開啟裝置106、120需要的較低閘極電荷。
在圖1A之裝置10、圖1B之裝置60、圖2A之裝置106以及圖2B之裝置120中,與閘極28、80、112及122自行對準植入緩衝層40、42、44、46、92、94、96、98、108、110、130與132。與閘極側壁氧化物36、38、88以及90自行對準形成源極16、68,源極矽化物18、70、汲極22、74以及汲極矽化物24、76。NMOS裝置10與106中的較高與較低緩衝層使用相同遮罩用於N型摻雜及P型摻雜兩者,該等摻雜可藉由離子植入。同樣,PMOS裝置60與120中的較高與較低緩衝層兩者使用相同遮罩用於P型摻雜及N型摻雜兩者。因此,僅需要兩個遮罩用於在一互補金氧半導體裝置中形成緩衝層。
圖3A與3B分別係圖1A與1B之裝置10、60的中電壓(MV)形式134與136。在圖3A與3B中,已將源極16、68以及汲極22、74關於閘極28、80橫向隔開。結果,在圖3A中,源極16下方的較高緩衝層138與較低緩衝層140在源極16與28之間形成一降低表面電場區域142。同樣,汲極22下方的較高緩衝層144與較低緩衝層146在汲極22與閘極28之間形成一降低表面電場區域148。在圖3B中,源極68下方的較高緩衝層150與較低緩衝層152在源極68與閘極80之間形成一降低表面電場區域154。同樣,汲極74下方的較高緩衝層156與較低緩衝層158在汲極74與閘極80之間形成一降低表面電場區域160。儘管圖3A與3B中的裝置134、136在閘 極28與80的兩側上具有降低表面電場區域142、148、154與160,該等區域適用於施加至汲極與源極之電壓的極性可切換極性的應用,但在其中汲極電壓總大於源極電壓的應用中,不需要自閘極橫向隔開該等源極,因而減小裝置的尺寸。
圖4A與4B中的裝置160與162分別係圖3A與3B中的裝置134與136,其中分割閘極氧化物114位於圖4A中且分割閘極氧化物124位於圖4B中,較高緩衝層164與166位於圖4A中,而較高緩衝層168與170位於圖4B中。較高緩衝層164、166、168與170較圖3A與3B中的較高緩衝層138、144、150與156分別在其個別閘極114、124下方進一步延伸。圖4A中汲極22下方的較高緩衝層166橫向延伸至薄氧化物區段116與厚氧化物區段118之間的邊界附近。同樣,圖4B中汲極74下方的較高緩衝層170橫向延伸至薄氧化物區段126與厚氧化物區段128之間的邊界附近。
降低表面電場區域142、148、154與160相較於缺乏漂移區域之一降低表面電場類型的習知NMOS與PMOS電晶體,允許較高緩衝層138、144、150與156中存在較高摻雜濃度或在閘極與源極及汲極之間存在較短的分離。
圖5A及5B分別顯示圖1A與1B之裝置10、60的高電壓(HV)版本180與182。在製造圖5A與5B所示的高電壓NMOS與高電壓PMOS裝置中,於圖5A中的場氧化物區域200與202以及圖5B中的場氧化物區域204與206下方,形成圖5A中的較高緩衝層184與186、較低緩衝層192與194,以及圖 5B中的較高緩衝層188與190、較低緩衝層196與198以形成裝置漂移區域。藉由可穿過場氧化物之高能量植入形成該等緩衝層,從而使該等較高緩衝層或較低緩衝層存在差動接面深度,該等差動接面深度與位於裝置源極/汲極與閘極區域處或場氧化物下的緩衝層有關。亦使用場氧化物為遮罩分別形成圖5A中的源極與汲極224與226,以及圖5B中的源極與汲極228與230。在圖5A中,於源極224上形成一源極矽化物232且於汲極226上形成一汲極矽化物234。在圖5B中,於源極228上形成一源極矽化物236且於汲極230上形成一汲極矽化物238。
在圖5A中,一閘極240位於兩個場氧化物200、202之間區域中的一閘極氧化物242上並與該等場氧化物重疊。一閘極矽化物244位於該閘極240上並具有一閘極接點246。同樣,在圖5B中,一閘極248位於兩個場氧化物204、206之間區域中的一閘極氧化物250上並與該等場氧化物重疊。一閘極矽化物252位於該閘極248上並具有一閘極接點254。在圖5A與5B中,源極矽化物232、236分別具有源極接點256、258,且汲極矽化物234、238分別具有汲極接點260、262。
與圖4A及4B類似,藉由較高與較低緩衝層形成表面降低電場區域264、266、268與269。
圖6係放置於包含一N槽之一隔離環272內的一隔離低電壓NMOS 270之一示意圖。該隔離環272在隔離環272之N槽之表面上具有複數個矽化物層274,從而具有隔離接點 276。場氧化物區域278、280、282與284位於矽化物層274外部區域中的隔離環272之N槽上方。在該P- 磊晶層14中形成一N埋入層286,其橫跨該隔離環與位於該N埋入層286之頂部上的一P- 底部層288延伸,並亦橫跨隔離環272延伸。在圖6中,一第二隔離環係顯示為一對P- 井290,其係形成於場氧化物區域280與282下方並自P- 磊晶層14之頂部表面延伸至底部層288。P- 底部層288與P- 井290之摻雜濃度比P- 磊晶層14之摻雜濃度大約3個等級之量值。
雖然必需水平擴展的相同隔離結構可用於圖7所示的中電壓NMOS裝置與高電壓NMOS裝置中,其中將該等中電壓NMOS裝置與高電壓NMOS裝置將被插入橢圓296中。
圖8係用於本發明之一具體實施例中以分別形成圖1A、1B、3A與3B之互補MOSFET 10、60與134、136之主要處理步驟的一順序表300。以下表格包含圖8之流程圖中的每一方塊所表示的功能之一描述。
為避免不必要的混亂,該等程序步驟之以下描述一般係僅指圖1A與1B中的參考數字。如圖8所示,藉由在一P型起始晶圓或基板12上形成P-磊晶層14,如方塊302與304分別所指示。在P MOSFET中,使用N型槽遮罩層將N- 槽66植入磊晶層14中,如方塊306所指示。接著,生長場氧化物(類似圖5A與5B中的場氧化物200、202、204、206),如方塊308所指示。在該技術中,在該場氧化物程序之後,形成P井290(有時稱為通道停止層)以支撐裝置間的隔離。P井290亦用作P型隔離環之部分以用於該等隔離裝置架構(圖6與圖7)。在晶圓上形成部分將為閘極氧化物之一薄氧化物層,如方塊310所指示,接著使用電阻器遮罩層在場氧化物上沈積並遮罩多晶電阻器,如方塊312所指示,使用一閘極遮罩層在該薄氧化物層上形成多晶閘極28、80,如方塊314所指示。
使用一NMOS緩衝遮罩層植入NMOS較低塊狀緩衝層44、46與較高緩衝層40、42,如方塊316所指示,接著使用一PMOS緩衝遮罩層植入PMOS較低塊狀緩衝層96、98與較高緩衝層92、94,如方塊318所指示。藉由沈積二氧化矽覆蓋晶圓且各向異性蝕刻該二氧化矽,形成閘極側壁氧化物36、38、88與90,如方塊320所指示。使用一N+型遮罩層植入NMOS源極與汲極16、22,如方塊322所指示,接著使用一P+型遮罩層植入PMOS源極與汲極68、74,如方塊324所指示。使用矽化物遮罩層形成源極矽化物18、70,閘極矽化物32、84與汲極矽化物24、76,如方塊326所指示。
如方塊328指示沈積一層間介電質,並使用一接點遮罩層形成接觸孔,如方塊330所指示。使用一金屬1遮罩層沈積並蝕刻一第一金屬層,如方塊332所指示,在該第一金屬層上沈積一金屬間介電質,如方塊334所指示,並使用一通孔遮罩層蝕刻該金屬間介電質,如方塊336所指示。使用一金屬2遮罩層沈積並蝕刻第二金屬層,如方塊338所示,接著如方塊340所示沈積一鈍化層,並透過該鈍化層使用一導線接合觸點遮罩層暴露導線接合觸點,如方塊342所指示。(藉由方塊328至342所指示之程序形成的結構未顯示於附圖中。)
如圖8所示,使用包括多晶電阻器遮罩層之15個遮罩層,以完整地形成圖1A、1B、3A與3B中部分地顯示之兩種金屬形式的矽化物互補MOSFET。
圖9係一用於本發明之一具體實施例中以分別形成圖1A、1B、3A、3B、5A與5B中之互補MOSFET,10、60;134、136;及180、182以及圖2A、2B、4A與4B中之互補OSFET106、120與160、162之主要處理步驟的順序表350。以下表格包含圖9之流程圖中之每一方塊所表示之功能的描述。
該等程序步驟係與圖8所示之程序步驟相同,除如方塊352所指示,使用一厚閘極氧化物遮罩層來生長一厚閘極氧化物外。對於圖1A、1B、3A、3B、5A與5B中的互補MOSFET而言,該厚氧化物係用於形成比薄氧化物層更厚之閘極氧化物,如方塊310所示。對於圖2A、2B、4A與4B中之互補MOSFET而言,方塊352所示的厚閘極氧化物係用於形成分割閘極氧化物114與124之厚側。
圖10係用於本發明之一具體實施例中以形成圖6與7所示的隔離NMOS FET之主要處理步驟的一序列表260。以下表格包含圖10之流程圖中的每一方塊所表示的功能之一描述。
如圖10所示,使用一埋入層遮罩層形成N埋入層286與P埋入層288之額外的處理步驟(如方塊362所指示)已添加至圖9中的處理步驟中。亦添加加入N槽隔離環272之步驟如方塊364所指示。
圖11係一標準NMOS裝置380之一示意圖,其具有一P+ 基板382、一P- 磊晶層384、以及形成於磊晶層384中並延伸至磊晶層384之上表面的一P型井386。在磊晶層384之上表面中分別形成N+ 源極與汲極區域388與390,其皆位於具有閘極側壁氧化物394與396之一閘極392的一相對側上。具有一汲極矽化物402之一源極矽化物398與一閘極矽化物400分別位於源極388、閘極392以及汲極390之上。兩個淺N低摻雜汲極(LDD)區域404與406分別位於閘極側壁氧化物394與396的下方,並分別與源極388及汲極390接觸。
圖12A、13A、14A、15A及16A顯示圖1所示之具有0.35微米閘極長度的一5伏低電壓NMOS FET 10之類型的2-D模 擬Si位準操作特徵,且圖12B、13B、14B、15B及16B顯示圖11所示之一標準5伏NMOS FET 380之類型的2-D模擬Si位準操作特徵。圖12A與12B顯示個別電晶體的計算汲極特徵。可見NMOS FET 10較標準NMOS FET 380具有較高的汲極電流密度。NMOS FET 10具有0.853 mA/微米之一峰值2-D汲極電流密度,其BVdss 為8 V,而標準NMOS FET 380具有0.462 mA/微米之一峰值汲極電流密度,其BVdss 亦為8 V,此表示汲極電流密度增加85%。圖13A與13B顯示個別本質電晶體之計算頻率轉變(Ft)。可見NMOS FET 10較標準NMOS FET 380具有一較高的Ft。NMOS FET 10具有43 GHz之一峰值Ft,而標準NMOS FET 380具有23 GHz之一峰值Ft,此表示快1.87倍之一Ft。圖14A與14B顯示個別本質電晶體的計算跨導。可見NMOS FET 10較標準NMOS FET 380具有一較高跨導。NMOS FET 10具有2.20x10-4 西門子之一峰值跨導,而標準NMOS FET 380具有1.35x10-4 西門子之一峰值跨導,此表示跨導增加63%。
圖15A與15B顯示兩個裝置皆具有0.7V之一臨界電壓以及115Å之一閘極氧化物。圖16A與16B顯示兩個裝置皆具有大約8 V之一BVdss
圖17A至18C顯示圖3A所示之一中電壓NMOS FET 134之類型的實驗電晶體(ET)資料。圖17A至17C係具有一薄閘極氧化物(115Å)之一ET的測量特徵,其在26.8 V之一BVdss 處具有大約24.6 mOhm·mm2 之一Rsp。在圖17A中,曲線420 顯示關於源極電壓(Vgs)為5 V之一閘極所測量之汲極電流對汲極至源極電壓之特徵,曲線422係關於Vgs為4 V之特徵,曲線424係關於Vgs為3 V之特徵,曲線426係關於Vgs為2 V之特徵,曲線428係關於Vgs為1 V之特徵,且曲線430係關於Vgs為0 V之特徵。圖17B顯示ET之測量的崩潰電壓特徵,且圖17C顯示ET的測量的臨界電壓特徵(曲線440)與跨導(曲線442)。
圖18A至18C係具有一厚閘極氧化物(425Å)之一ET的測量的特徵,其在22.6 V之一BVdss 處具有大約21.8 mOhm·mm2 之一Rsp。在圖18A中,曲線450顯示關於源極電壓(Vgs)為16 V之一閘極所測量之汲極電流對汲極至源極電壓之特徵,曲線452係關於Vgs為14 V之特徵,曲線454係關於Vgs為12 V之特徵,曲線456係關於Vgs為10 V之特徵,曲線458係關於Vgs為8 V之特徵,曲線460係關於Vgs為6 V之特徵,曲線462係關於Vgs為4 V之特徵,且曲線464係關於Vgs為2 V之特徵。圖18B顯示ET之測量的崩潰電壓特徵,且圖18C顯示ET的測量的臨界電壓特徵(曲線470)與跨導(曲線472)。
雖然本文已經參考特殊具體實施例來描述本發明,不過,熟習本技術的人士將會瞭解,可對其進行各種變更,且可以等效例來替代其元件,而不會脫離本發明的範疇。此外,亦可對本發明進行眾多修改,以便讓一特殊情況或材料適應於本發明的教示內容而不會脫離本發明的範疇。
所以,本發明並不希望受限於本文所揭示之被視為用於 實行本發明之最佳模式的特殊具體實施例,相反地,本發明將包含落在隨附申請專利範圍的範疇與精神中的所有具體實施例。
10‧‧‧低電壓N通道MOSFET (NMOS)
12‧‧‧P+ 基板
14‧‧‧P- 磊晶層
16‧‧‧N+ 源極
18‧‧‧源極矽化物
20‧‧‧源極接點
22‧‧‧N+ 汲極
24‧‧‧汲極矽化物
26‧‧‧汲極接點
28‧‧‧閘極
30‧‧‧閘極氧化物
32‧‧‧閘極矽化物
34‧‧‧閘極接點
36‧‧‧側壁氧化物
38‧‧‧側壁氧化物
40‧‧‧較高緩衝層
42‧‧‧較高緩衝層
44‧‧‧較低緩衝層
46‧‧‧較低緩衝層
48‧‧‧鞍形區域
60‧‧‧低電壓P通道MOSFET (PMOS)
66‧‧‧N-
68‧‧‧P+ 源極
70‧‧‧源極矽化物
72‧‧‧源極接點
74‧‧‧P+ 汲極
76‧‧‧汲極矽化物
78‧‧‧汲極接點
80‧‧‧閘極
82‧‧‧閘極氧化物
84‧‧‧閘極矽化物
86‧‧‧閘極接點
88‧‧‧側壁氧化物
90‧‧‧側壁氧化物
92‧‧‧較高緩衝層
94‧‧‧較高緩衝層
96‧‧‧較低緩衝層
98‧‧‧較低緩衝層
100‧‧‧鞍形區域
106‧‧‧低電壓PMOS裝置
108‧‧‧較高緩衝層
110‧‧‧較高緩衝層
112‧‧‧閘極
114‧‧‧分割閘極氧化物區段
116‧‧‧薄閘極氧化物區段
118‧‧‧厚閘極氧化物區段
120‧‧‧低電壓PMOS裝置
122‧‧‧閘極
124‧‧‧分割閘極氧化物區段
126‧‧‧薄閘極氧化物區段
128‧‧‧厚閘極氧化物區段
130‧‧‧較高緩衝層
132‧‧‧較高緩衝層
134‧‧‧中電壓NMOS場效電晶體
136‧‧‧中電壓NMOS場效電晶體
138‧‧‧較高緩衝層
140‧‧‧較低緩衝層
142‧‧‧降低表面電場區域
144‧‧‧較高緩衝層
146‧‧‧較高緩衝層
148‧‧‧降低表面電場區域
150‧‧‧較高緩衝層
152‧‧‧較低緩衝層
154‧‧‧降低表面電場區域
156‧‧‧較高緩衝層
158‧‧‧較低緩衝層
160‧‧‧降低表面電場區域
160‧‧‧互補MOSFET裝置
162‧‧‧互補MOSFET裝置
164、166、168、170‧‧‧較高緩衝層
180‧‧‧高電壓裝置
182‧‧‧高電壓裝置
184‧‧‧較高緩衝層
186‧‧‧較高緩衝層
188‧‧‧較高緩衝層
190‧‧‧較高緩衝層
192‧‧‧較低緩衝層
194‧‧‧較低緩衝層
196‧‧‧較低緩衝層
198‧‧‧較低緩衝層
200‧‧‧場氧化物區域
202‧‧‧場氧化物區域
204‧‧‧場氧化物區域
206‧‧‧場氧化物區域
224‧‧‧源極
226‧‧‧汲極
228‧‧‧源極
230‧‧‧汲極
232‧‧‧源極矽化物
234‧‧‧汲極矽化物
236‧‧‧源極矽化物
238‧‧‧汲極矽化物
240‧‧‧閘極
244‧‧‧閘極矽化物
246‧‧‧閘極接點
248‧‧‧閘極
252‧‧‧閘極矽化物
254‧‧‧閘極接點
256‧‧‧源極接點
258‧‧‧源極接點
260‧‧‧汲極接點
262‧‧‧汲極接點
264、266、268、269‧‧‧降低表面電場區域
270‧‧‧隔離低電壓NMOS
272‧‧‧隔離環
274‧‧‧矽化物層
276‧‧‧隔離接點
278、280、282、284‧‧‧場氧化物區域
286‧‧‧N型埋入層
288‧‧‧P型底部層
290‧‧‧P- 型井
296‧‧‧橢圓
382‧‧‧P+ 型基板
384‧‧‧P- 磊晶層
386‧‧‧P型井
388‧‧‧源極區域
390‧‧‧汲極區域
392‧‧‧閘極
394‧‧‧閘極側壁氧化物
396‧‧‧閘極側壁氧化物
398‧‧‧源極矽化物
400‧‧‧閘極矽化物
402‧‧‧汲極矽化物
404‧‧‧N型低摻雜汲極區域
406‧‧‧N型低摻雜汲極區域
配合附圖來參考本發明之各種具體實施例的上述說明將會明白且更瞭解本發明的特點與優點以及達成本發明的方式,其中:圖1A與1B分別係根據本發明之一低電壓N通道MOSFET (NMOS)與一低電壓P通道MOSFET (PMOS)的示意圖;圖2A與2B分別係圖1A與1B所示的低電壓NMOS與低電壓PMOS之其他具體實施例的示意圖;圖3A與3B分別係根據本發明之一中電壓(MV)N通道MOSFET (NMOS)與一中電壓P通道MOSFET (PMOS)的示意圖;圖4A與4B分別係圖3A與3B所示的中電壓NMOS與中電壓PMOS之其他具體實施例的示意圖;圖5A與5B分別係根據本發明之一高電壓(HV)N通道MOSFET (NMOS)與一高電壓P通道MOSFET (PMOS)的示意圖;圖6係一隔離低電壓NMOS之一示意圖;圖7係用於一中電壓或高電壓NMOS中的一隔離區域之一示意圖;圖8係可用於形成根據本發明之互補MOS(互補金氧半導 體)的主要處理步驟之一流程圖;圖9係可用於形成根據本發明之一分割閘極氧化物互補MOS(互補金氧半導體)的主要處理步驟之一流程圖;圖10係可用於形成根據本發明之具有隔離NMOS FET之互補MOS(互補金氧半導體)的主要處理步驟之一流程圖;圖11係一標準NMOS FET之一示意圖;圖12A與12B分別顯示本發明之一低電壓NMOS與圖11之標準NMOS FET的類比汲極電流密度特徵;圖13A與13B分別顯示本發明之一低電壓NMOS與圖11之標準NMOS FET的類比頻率轉變(Ft)特徵;圖14A與14B分別顯示本發明之一低電壓NMOS與圖11之標準NMOS FET的類比跨導特徵;圖15A與15B分別顯示本發明之一低電壓NMOS與圖11之標準NMOS FET的類比臨界電壓特徵;圖16A與16B分別顯示本發明之一低電壓NMOS與圖11之標準NMOS FET的類比崩潰電壓(BVdss )特徵;圖17A與17B分別顯示根據本發明製造的具有一薄閘極氧化物之一實驗電晶體(ET)的測量的電流-電壓以及BVdss 特徵;圖17C顯示與用於圖17A與17B之測量相同之ET的測量的臨界電壓與跨導;圖18A與18B分別顯示根據本發明製造的具有一厚閘極氧化物之一ET的測量之電流-電壓以及BVdss 特徵;以及圖18C顯示與用於圖18A與18B之測量相同之ET的測量臨 界電壓與跨導。
應該明白的係,為清楚起見,在該等圖式中適當的地方處會重複使用元件符號來表示對應的特點。而且,圖式中各種物件的相對大小在某些情況下經扭曲以更清楚顯示本發明。本文所提出的範例雖然說明本發明的數個具體實施例,不過絕不以任何方式應被視為限制本發明的範疇。
10‧‧‧低電壓N通道MOSFET (NMOS)
12‧‧‧P+ 基板
14‧‧‧P- 磊晶層
16‧‧‧N+ 源極
18‧‧‧源極矽化物
20‧‧‧源極接點
22‧‧‧N+ 汲極
24‧‧‧汲極矽化物
26‧‧‧汲極接點
28‧‧‧閘極
30‧‧‧閘極氧化物
32‧‧‧閘極矽化物
34‧‧‧閘極接點
36‧‧‧側壁氧化物
38‧‧‧側壁氧化物
40‧‧‧較高緩衝層
42‧‧‧較高緩衝層
44‧‧‧較低緩衝層
46‧‧‧較低緩衝層
48‧‧‧鞍形區域

Claims (22)

  1. 一種N通道MOSFET(NMOS),其包括:a)一P- 磊晶層,其位於一基板之上;b)一源極及一汲極,其形成於該磊晶層中並位於處於一閘極氧化物上之一閘極的相對側上,該閘極位於該磊晶層上;c)一第一N型較高緩衝層,其自該源極下方橫向地延伸至一與該磊晶層之一頂部表面處之該源極最接近之該閘極之一第一邊緣與該閘極之一中間之間的位置;d)一第二N型較高緩衝層,其自該汲極下方橫向地延伸至一與該磊晶層之該頂部表面處之該汲極最接近之該閘極之一第二邊緣與該閘極之該中間之間的位置;e)一第一P型較低塊狀層,其自該第一N型緩衝層下方橫向地延伸至一位於該磊晶層之該頂部表面處之該閘極下方的位置,相較於與該源極之距離該位置較接近於該汲極;以及f)一第二P型較低塊狀層,其自該第二N型緩衝層下方橫向地延伸至一位於該磊晶層之該頂部表面處之該閘極下方的位置,相較於與該汲極之距離該位置較接近於該源極,該第一與第二P型塊狀層在該閘極下方之一區域中相互重疊。
  2. 如請求項1之NMOS,其中該閘極氧化物具有多個厚度以 形成一分割閘極氧化物。
  3. 如請求項2之NMOS,其中最接近於該汲極的該閘極氧化物比最接近於該源極的該閘極氧化物厚。
  4. 如請求項1之NMOS,其中該源極與最靠近該源極與該汲極之一第一閘極側壁氧化物相鄰,且該汲極與最靠近該汲極之一第二閘極側壁氧化物相鄰。
  5. 如請求項1之NMOS,其中該源極係與該閘極隔開。
  6. 如請求項5之NMOS,其中該第一N型較高緩衝層與該第一P型較低塊狀緩衝層在該閘極與該源極之間形成一降低表面電場區域。
  7. 如請求項5之NMOS,其中該汲極係與該閘極隔開。
  8. 如請求項7之NMOS,其中該第二N型較高緩衝層與該第二P型較低塊狀緩衝層在該閘極與該汲極之間形成一降低表面電場區域。
  9. 如請求項1之NMOS,其中該源極係與該閘極隔開以形成一降低表面電場區域,該降低表面電場區域位於該閘極與該源極之間且至少部分位於一場氧化物下。
  10. 如請求項1之NMOS,其中該汲極係與該閘極隔開以形成一降低表面電場區域,該降低表面電場區域位於該閘極與該汲極之間且至少部分位於一場氧化物下。
  11. 如請求項1之NMOS,進一步包括:a)一N埋入層,其位於該第一與第二較低塊狀緩衝層下方的該磊晶層中;b)一P- 底部層,其位於該N埋入層上方及該第一與第二 塊狀區域下方的該磊晶層中;c)一N槽環,其圍繞該源極、該閘極、該汲極、該第一與第二較高緩衝層,以及該第一與第二較低塊狀層,延伸至該N槽環之內部周邊的該N埋入層與該P- 底部層,以及d)一P- 井環,其自該磊晶層之該頂部表面延伸至該P- 底部層,以及e)其中該源極、該汲極、該第一與第二N型較高緩衝層以及該第一與第二P型較低塊狀層、該N埋入層與該P- 底部層係位於該第一與第二P- 井之間。
  12. 一種P通道MOSFET(PMOS),其包括:a)一P- 磊晶層,其位於一基板之上;b)一N- 槽,其形成於該磊晶層中;c)一源極及一汲極,其形成於該磊晶層中並位於處於一閘極氧化物上之一閘極的相對側上,該閘極位於該磊晶層上;d)一第一P型較高緩衝層,其自該源極下方橫向地延伸至一與該磊晶層之一頂部表面處之該源極最接近該閘極之一第一邊緣與該閘極之一中間之間的位置;e)一第二P型較高緩衝層,其自該汲極下方橫向地延伸至一與該磊晶層之一頂部表面處之該汲極最接近之該閘極之一第二邊緣與該閘極之一中間之間的位置;f)一第一N型較低塊狀緩衝層,其自該第一N型較高緩衝層下方橫向地延伸至一位於該磊晶層之該頂部表 面處之該閘極下方的位置,相較於與該源極之距離該位置較接近於該汲極;以及g)一第二N型較低塊狀層,其自該第二N型較高緩衝層下方橫向地延伸至一位於該磊晶層之該頂部表面處之該閘極下方的位置,相較於與該汲極之距離該位置較接近於該源極,該第一與第二N型塊狀層在該閘極下方之一區域中相互重疊。
  13. 如請求項12之PMOS,其中該閘極氧化物具有多個厚度以形成一分割閘極氧化物。
  14. 如請求項13之PMOS,其中最接近於該汲極的該閘極氧化物比最接近於該源極的該閘極氧化物厚。
  15. 如請求項12之PMOS,其中該源極與最靠近該源極與該汲極之一第一閘極側壁氧化物相鄰,且該汲極與最靠近該汲極之一第二閘極側壁氧化物相鄰。
  16. 如請求項12之PMOS,其中該源極係與該閘極隔開。
  17. 如請求項16之PMOS,其中該第一N型較低塊狀緩衝層與該第一P型較高緩衝層在該閘極與該源極之間形成一降低表面電場區域。
  18. 如請求項16之PMOS,其中該汲極係與該閘極隔開。
  19. 如請求項18之PMOS,其中該第二N型較低塊狀緩衝層與該第二P型較高緩衝層在該閘極與該汲極之間形成一降低表面電場區域。
  20. 如請求項12之PMOS,其中該源極係與該閘極隔開以形成一降低表面電場區域,該降低表面電場區域位於該閘 極與該源極之間且至少部分位於一場氧化物下。
  21. 如請求項12之PMOS,其中該汲極係與該閘極隔開以形成一降低表面電場區域,該降低表面電場區域位於該閘極與該汲極之間且至少部分位於一場氧化物下。
  22. 一對形成於一基板上的互補N通道MOSFET(NMOS)與P通道MOSFET(PMOS)(互補金氧半導體)裝置,其包括:a)一NMOS,其包括:i)一P- 磊晶層,其位於該基板之上;ii)一源極及一汲極,其形成於該磊晶層中,並位於處於一閘極氧化物上之一閘極的相對側上,該閘極位於該磊晶層上;iii)一第一N型較高緩衝層,其自該源極下方橫向地延伸至一與該磊晶層之一頂部表面處之該源極最接近之該閘極之一第一邊緣與該閘極之一中間之間的位置;iv)一第二N型較高緩衝層,其自該汲極下方橫向地延伸至離一與該磊晶層之該頂部表面處之該汲極最接近之該閘極之一第二邊緣最近的位置;v)一第一P型較低塊狀緩衝層,其自該第一N型緩衝層下方橫向地延伸至一位於該磊晶層的該頂部表面處之該閘極下方的位置,該位置較該源極更接近於該汲極;vi)一第二P型較低塊狀緩衝層,其自該第二N型緩衝層下方橫向地延伸至一位於該磊晶層之該頂部 表面處之該閘極下方的位置,該位置較該汲極更接近於該源極,該第一與第二P型塊狀層在該閘極下方之一區域中相互重疊;b)一PMOS,其包括:i)一N- 槽,其形成於該磊晶層中;ii)一源極及一汲極,其形成於該磊晶層中,並位於處於一閘極氧化物上之一閘極的相對側上;該閘極位於該磊晶層上;iii)一第一P型較高緩衝層,其自該源極下方橫向地延伸至一與該磊晶層之一頂部表面處之該源極最接近之該閘極之一第一邊緣與該閘極之一中間之間的位置;iv)一第二P型較高緩衝層,其自該汲極下方橫向地延伸至一離該磊晶層之該頂部表面處之該汲極最接近之該閘極之一第二邊緣最近的位置;v)一第一N型較低塊狀緩衝層,其自該第一P型緩衝層下方橫向地延伸至一位於該磊晶層之該頂部表面處之該閘極下方的位置,該位置較該源極更接近於該汲極;以及vi)一第二N型較低塊狀緩衝層,其自該第二P型緩衝層下方橫向地延伸至一位於該磊晶層之該頂部表面處之該閘極下方的位置,該位置較該汲極更接近於該源極,該第一與第二N型塊狀層在該閘極下方之一區域中相互重疊。
TW097108764A 2007-03-13 2008-03-12 短通道低電壓、中電壓及高電壓互補金氧半導體裝置 TWI413253B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/685,364 US7602017B2 (en) 2007-03-13 2007-03-13 Short channel LV, MV, and HV CMOS devices

Publications (2)

Publication Number Publication Date
TW200845393A TW200845393A (en) 2008-11-16
TWI413253B true TWI413253B (zh) 2013-10-21

Family

ID=39759924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108764A TWI413253B (zh) 2007-03-13 2008-03-12 短通道低電壓、中電壓及高電壓互補金氧半導體裝置

Country Status (6)

Country Link
US (2) US7602017B2 (zh)
KR (1) KR101458888B1 (zh)
CN (1) CN101632178B (zh)
DE (1) DE112008000674T5 (zh)
TW (1) TWI413253B (zh)
WO (1) WO2008112508A1 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
JP2008140817A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
JP2009004493A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置及びその製造方法
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8203188B2 (en) * 2009-05-22 2012-06-19 Broadcom Corporation Split gate oxides for a laterally diffused metal oxide semiconductor (LDMOS)
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8274114B2 (en) 2010-01-14 2012-09-25 Broadcom Corporation Semiconductor device having a modified shallow trench isolation (STI) region and a modified well region
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US9123807B2 (en) 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
JP2014063776A (ja) * 2012-09-19 2014-04-10 Toshiba Corp 電界効果トランジスタ
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるdram型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9917168B2 (en) 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
JP2015095568A (ja) * 2013-11-12 2015-05-18 株式会社東芝 半導体装置
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US20160056285A1 (en) * 2014-08-25 2016-02-25 Mediatek Inc. High-voltage metal-oxide-semiconductor transistor device with increased cutoff frequency
US9412667B2 (en) 2014-11-25 2016-08-09 International Business Machines Corporation Asymmetric high-k dielectric for reducing gate induced drain leakage
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices
KR101788459B1 (ko) * 2016-07-11 2017-10-20 매그나칩 반도체 유한회사 디스플레이 드라이버 ic 구조물
TWI666681B (zh) * 2018-07-18 2019-07-21 帥群微電子股份有限公司 半導體功率元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223334A (en) 1978-08-29 1980-09-16 Harris Corporation High voltage CMOS with local oxidation for self-aligned guard rings and process of fabrication
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4626879A (en) 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
US5463237A (en) 1993-11-04 1995-10-31 Victor Company Of Japan, Ltd. MOSFET device having depletion layer
DE69522926T2 (de) 1995-05-02 2002-03-28 Stmicroelectronics S.R.L., Agrate Brianza Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind
JP2000012836A (ja) 1998-06-19 2000-01-14 Sony Corp 半導体装置および半導体装置の製造方法
US6528849B1 (en) 2000-08-31 2003-03-04 Motorola, Inc. Dual-gate resurf superjunction lateral DMOSFET
US6870217B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method of and apparatus for driving a dual gated MOSFET
JP2005026464A (ja) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100552808B1 (ko) 2003-12-24 2006-02-20 동부아남반도체 주식회사 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법
US20060097292A1 (en) * 2004-10-29 2006-05-11 Kabushiki Kaisha Toshiba Semiconductor device
US7491595B2 (en) * 2005-07-06 2009-02-17 Hewlett-Packard Development Company, L.P. Creating high voltage FETs with low voltage process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects

Also Published As

Publication number Publication date
TW200845393A (en) 2008-11-16
KR20090129424A (ko) 2009-12-16
US20080224210A1 (en) 2008-09-18
WO2008112508A1 (en) 2008-09-18
US7968400B2 (en) 2011-06-28
CN101632178B (zh) 2012-01-11
KR101458888B1 (ko) 2014-11-07
CN101632178A (zh) 2010-01-20
DE112008000674T5 (de) 2010-04-15
US20090321845A1 (en) 2009-12-31
US7602017B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
TWI413253B (zh) 短通道低電壓、中電壓及高電壓互補金氧半導體裝置
TWI438898B (zh) 自我對準之互補雙擴散金氧半導體
KR0167273B1 (ko) 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
US9257979B2 (en) Embedded JFETs for high voltage applications
US8541862B2 (en) Semiconductor device with self-biased isolation
CN106663699A (zh) 用于具有经级联resurf植入部及双缓冲器的ldmos装置的方法及设备
CN101573799A (zh) 集成互补低电压射频横向双扩散金属氧化物半导体
US20180212041A1 (en) Devices and methods for a power transistor having a schottky or schottky-like contact
US20160351699A1 (en) Field-effect transistors with body dropdowns
US10069006B2 (en) Semiconductor device with vertical field floating rings and methods of fabrication thereof
US11183591B2 (en) Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities
JP5349885B2 (ja) 半導体装置およびその製造方法
CN100461457C (zh) 高压场效应晶体管和制造高压场效应晶体管的方法
US9614074B1 (en) Partial, self-biased isolation in semiconductor devices
JP2008509545A (ja) 高圧nmosトランジスタおよび製造方法
CN106328649A (zh) 具有引入不同电学特性的不对称结构构型的mosfet器件
US10811494B2 (en) Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
US20200274002A1 (en) Split-gate jfet with field plate
KR100990090B1 (ko) 개선된 트랜스컨덕턴스를 갖는 고전력 반도체 소자
US20240097037A1 (en) Transistor device
US12113065B2 (en) Fin-based field effect transistor (finFET) device with enhanced on-resistance and breakdown voltage
CN111316447B (zh) 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件
US11705514B2 (en) MOS transistor structure with hump-free effect
KR100621230B1 (ko) 반도체 장치의 트랜지스터
Rather et al. Investigation of Characteristic Features of Dual Gate-LDMOS through Simulations