Nothing Special   »   [go: up one dir, main page]

TWI411073B - 嵌埋被動元件之封裝基板及其製法 - Google Patents

嵌埋被動元件之封裝基板及其製法 Download PDF

Info

Publication number
TWI411073B
TWI411073B TW099127019A TW99127019A TWI411073B TW I411073 B TWI411073 B TW I411073B TW 099127019 A TW099127019 A TW 099127019A TW 99127019 A TW99127019 A TW 99127019A TW I411073 B TWI411073 B TW I411073B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
passive component
layer
opening
circuit
Prior art date
Application number
TW099127019A
Other languages
English (en)
Other versions
TW201208020A (en
Inventor
Shih Ping Hsu
Zhao Chong Zeng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW099127019A priority Critical patent/TWI411073B/zh
Priority to US12/967,791 priority patent/US9179549B2/en
Publication of TW201208020A publication Critical patent/TW201208020A/zh
Application granted granted Critical
Publication of TWI411073B publication Critical patent/TWI411073B/zh
Priority to US14/853,992 priority patent/US10219390B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

嵌埋被動元件之封裝基板及其製法
　　本發明係有關一種封裝基板及其製法，尤指一種具有被動元件之封裝基板及其製法。
　　隨著半導體封裝技術的演進，被動元件的需求亦漸增；被動元件係不影響信號基本特徵，而僅令訊號通過而未加以更動的電路元件，一般泛指電容器、電阻器、電感器三者。相對於主動元件而言。由於被動元件無法參與電子運動，在電壓或電流改變時，其電阻、阻抗並不會隨之變化，需藉連接主動元件來運作的零件。
　　各種需要使用電力來驅動的產品，皆需使用被動元件來達成電子迴路控制的功能，應用範圍包含3C 產業及其他工業領域；請參閱第1圖，係為習知具有被動元件之封裝基板的剖視示意圖。如圖所示，係於基板10之電性接觸墊11上藉由焊錫凸塊13接置被動元件12。
　　隨著科技進步，而使電子裝置朝輕薄短小之方向作設計，然而，習知技術中將被動元件12設於基板10上的結構，導致整體封裝結構的高度增加，並不利於電子裝置的薄化設計；再者，因被動元件12設於基板10之外表面上，故基板10之內層線路與被動元件之間的訊號傳遞路徑過長，容易導致電性損失而影響電性功能。另外，因基板10表面需佈線，故可接置被動元件12之面積有限，導致設置該被動元件12之數量有限，若需增設被動元件12，則勢必影響佈線。
　　因此，如何避免習知具有被動元件之封裝基板之種種缺失，實已成為目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明之一目的係在提供一種降低結構高度之嵌埋被動元件之封裝基板。
　　本發明之又一目的係在提供一種縮短訊號傳遞路徑之嵌埋被動元件之封裝基板。
　　本發明之另一目的係在提供一種嵌埋被動元件之封裝基板，能較習知技術增加接置之被動元件數量。
　　為達上述及其他目的，本發明揭露一種嵌埋被動元件之封裝基板，係包括：一核心板，係具有開口；介電層單元，係包覆該核心板，並填滿該核心板之開口，且該介電層單元具有上、下表面；定位墊，係嵌埋於該介電層單元之下表面；上、下表面具有複數電極墊之被動元件，係嵌埋於該介電層單元中且位於該核心板之開口中，並對應該定位墊；第一線路層，係設於該介電層單元之上表面上，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；以及第二線路層，係設於該介電層單元之下表面上，且該第二線路層與該被動元件下表面的電極墊之間具有電性相連接的第二導電盲孔。
　　前述之封裝基板中，該介電層單元係由複數熱融性介電層所組成，該介電層單元係包括：第一熱融性介電層，係嵌埋該定位墊，且該被動元件係設於該第一熱融性介電層上；以及第二熱融性介電層，係結合於該第一熱融性介電層上，以令該核心板及被動元件嵌埋於該第一及第二熱融性介電層中。
　　前述之封裝基板中，該被動元件下表面之電極墊對應於該定位墊，且該第二導電盲孔穿透該定位墊。
　　前述之封裝基板中，該介電層單元之上、下表面與該第一及第二線路層上復設有增層線路結構。又包括防焊層，係設於該增層線路結構上，且該防焊層中設有開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　前述之封裝基板中，該介電層單元之上表面與第一線路層上設有增層線路結構。且復包括防焊層，係設於該增層線路結構、該介電層單元之下表面及該第二線路層上，且該防焊層中設有開孔，以令該增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　本發明亦揭露一種嵌埋被動元件之封裝基板，係包括：一核心板，係具有開口；介電層單元，係包覆該核心板，並填滿該核心板之開口，且該介電層單元具有上、下表面；焊錫凸塊，係嵌埋於該介電層單元之下表面；上、下表面具有複數電極墊之被動元件，係嵌埋於該介電層單元中且位於該核心板之開口中，並且該被動元件下表面之電極墊接置於該焊錫凸塊上；第一線路層，係設於該介電層單元之上表面上，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；以及第二線路層，係設於該介電層單元之下表面上，且該第二線路層與該被動元件下表面的電極墊之間藉由該焊錫凸塊電性相連接。
　　前述之封裝基板中，該介電層單元之上、下表面與該第一及第二線路層上復設有增層線路結構。又包括防焊層，係設於該增層線路結構上，且該防焊層中設有開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　前述之封裝基板中，該介電層單元之上表面與該第一線路層上復設有增層線路結構。又包括防焊層，係設於該增層線路結構、該介電層單元之下表面及該第二線路層上，且該防焊層中設有開孔，以令該增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　本發明復揭露一種嵌埋被動元件之封裝基板之製法，係包括：提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；形成定位墊於該金屬層上；於該承載板之二表面上之金屬層上覆蓋第一熱融性介電層；提供上、下表面具有複數電極墊之被動元件，以該定位墊作為定位處，將該被動元件置於該第一熱融性介電層上；提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件收納於該開口中；提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該定位墊嵌埋於該介電層單元之下表面；移除該承載板及離形膜，以分離該二介電層單元；以及於該介電層單元之上、下表面上形成第一及二線路層，該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔，而該第二線路層與被動元件下表面的電極墊之間具有電性相連接的第二導電盲孔。
　　前述之製法中，該被動元件下表面之電極墊相對應該定位墊，且令該第二導電盲孔穿透該定位墊。且於該介電層單元之上、下表面與該第一及第二線路層上形成增層線路結構。又於該增層線路結構表面上形成防焊層，該防焊層中形成開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　本發明又揭露一種嵌埋被動元件之封裝基板之製法，係包括：提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；形成焊錫凸塊於該金屬層上；提供上、下表面具有複數電極墊之被動元件，且該被動元件下表面之電極墊接置於該焊錫凸塊上；提供具有開口區之第一熱融性介電層於該承載板之二表面上之金屬層上，以令該被動元件及該焊錫凸塊露出於該開口區；提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件及該焊錫凸塊收納於該開口中；提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該焊錫凸塊嵌埋於該介電層單元之下表面；移除該承載板及離形膜，以分離該二介電層單元；以及於該介電層單元之上、下表面上形成第一及二線路層，該第二線路層與該被動元件下表面的電極墊係藉由該焊錫凸塊電性相連接，而該第一線路層與被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔。
　　前述之製法復包括於該介電層單元之上、下表面與該第一及第二線路層上形成增層線路結構。且於該增層線路結構表面上形成防焊層，該防焊層中形成開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　本發明再揭露一種嵌埋被動元件之封裝基板之製法，係包括：提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；形成定位墊於該金屬層上；於該承載板之二表面上之金屬層上覆蓋第一熱融性介電層；提供上、下表面具有複數電極墊之被動元件，以該定位墊作為定位處，將該被動元件置於該第一熱融性介電層上；提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件收納於該開口中；提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該定位墊嵌埋於該介電層單元之下表面；於該介電層單元之上表面上形成第一線路層，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；於該第一線路層上形成增層線路結構；移除該承載板及離形膜，以使該二介電層單元及形成於其上之第一線路層與該增層線路結構自該承載板及離形膜上分離；以及於該介電層單元之下表面上形成第二線路層，且該第二線路層與該被動元件下表面的電極墊之間具有電性相連接的第二導電盲孔。
　　前述之製法中，該被動元件下表面之電極墊相對應該定位墊，且該第二導電盲孔穿透該定位墊。且於該增層線路結構、該介電層單元之下表面及該第二線路層上形成防焊層，該防焊層中形成開孔，以令增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　本發明另揭露一種嵌埋被動元件之封裝基板之製法，係包括：提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；形成焊錫凸塊於該金屬層上；提供具有開口區之第一熱融性介電層於該承載板之二表面上之金屬層上，以令該被動元件及該焊錫凸塊露出於該開口區；提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件及該焊錫凸塊收納於該開口中；提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該焊錫凸塊嵌埋於該介電層單元之下表面；於該介電層單元之上表面上形成第一線路層，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；於該第一線路層上形成增層線路結構；移除該承載板及離形膜，以使該二介電層單元及形成於其上之該第一線路層與該增層線路結構自該承載板及離形膜上分離；以及於該介電層單元之下表面上形成第二線路層，且該第二線路層與該被動元件下表面之電極墊係藉由該焊錫凸塊電性相連接。
　　前述之製法復包括於該增層線路結構、該介電層單元之下表面及該第二線路層上形成防焊層，該防焊層中形成開孔，以令增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
　　由上可知，本發明藉由將被動元件嵌埋於該核心板與介電層單元之方式，相較於習知技術，本發明不僅能降低整體結構之高度，且能縮短被動元件與內層線路之間的訊號傳遞路徑，因此能設置較多之被動元件，又不影響佈線。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
（第一實施例）
　　請參閱第2A至2G圖，係為本發明嵌埋被動元件之封裝基板之製法的剖視示意圖。
　　如第2A圖所示，首先，提供一承載板20，該承載板20之二表面20a上依序具有離形膜200及金屬層201。
　　如第2B圖所示，接著，形成定位墊21於該金屬層201上。
　　如第2C圖所示，於該承載板20之二表面20a上之金屬層201上覆蓋第一熱融性介電層230；且提供上、下表面具有複數電極墊220之被動元件22，以該定位墊21作為定位處，再將該被動元件22置於該第一熱融性介電層230上。其中，該被動元件22下表面之電極墊220對應該定位墊21。
　　如第2C’圖所示，亦可形成不同排列方式之定位墊21’或21”，以令該被動元件22與該定位墊21’或21”之對應位置有所不同。
　　如第2D圖所示，提供具有開口270之核心板27，將該核心板27設於該第一熱融性介電層230上方，以令該被動元件22收納於該開口270中。再提供第二熱融性介電層231，將該第二熱融性介電層231疊置於該核心板27及該被動元件22上方。
　　如第2E圖所示，加熱壓合該第一及第二熱融性介電層230,231，以形成二具有上、下表面23a,23b之介電層單元23，使該核心板27及被動元件22嵌埋於該介電層單元23中，而該定位墊21嵌埋於該介電層單元23之下表面23b；再移除該承載板20及離形膜200，以分離該二介電層單元23。
　　如第2F圖所示，於該介電層單元23之上、下表面23a,23b上形成第一及第二線路層24a,24b，該第一線路層24a與該被動元件22上表面的電極墊220之間具有電性相連接的第一導電盲孔240a，而該第二線路層24b與被動元件22下表面的電極墊220之間具有電性相連接的第二導電盲孔240b，且該第二導電盲孔240b穿透該定位墊21。
　　所述之金屬層201可作為電鍍金屬所需之電流傳導路徑，以製作該第二線路層24b。
　　如第2G圖所示，於該介電層單元23之上、下表面23a,23b與該第一及第二線路層24a,24b上形成增層線路結構25，該增層線路結構25係包括至少一介電層250、設於介電層250上之線路層251、及設於介電層250中且電性連接各線路之導電盲孔252。
　　再於該增層線路結構25表面上形成防焊層26，該防焊層26中形成開孔260，以令該增層線路結構25之部分表面線路對應露出於該開孔260，俾供作為電性接觸墊253。
（第二實施例）
　　請參閱第3A至3G圖，本實施例與第一實施例之主要差異在於以焊錫凸塊取代定位墊，且形成介電層單元與第二線路層之製程亦不相同。
　　如第3A圖所示，提供如第2A圖之承載板20，且形成焊錫凸塊31於該金屬層201上。
　　如第3B圖所示，提供如第2C圖之之被動元件22，且該被動元件22下表面之電極墊220接置於該焊錫凸塊31上。
　　如第3C圖所示，提供具有開口區330a之第一熱融性介電層330於該承載板20之二表面20a上之金屬層201上，以令該被動元件22及該焊錫凸塊31露出於該開口區330a。
　　如第3D圖所示，提供具有開口270之核心板27，將該核心板27設於該第一熱融性介電層230上方，以令該被動元件22及該焊錫凸塊31收納於該開口270中。再提供第二熱融性介電層231，將該第二熱融性介電層231疊置於該核心板27及該被動元件22上方。
　　如第3E圖所示，加熱壓合該第一及第二熱融性介電層330,231，以形成二具有上、下表面33a,33b之介電層單元33，使該核心板27及被動元件22嵌埋於該介電層單元33中，而該焊錫凸塊31嵌埋於該介電層單元23之下表面23b；再移除該承載板20及離形膜200，以分離該二介電層單元33。
　　如第3F圖所示，於該介電層單元33之上、下表面33a,33b上形成第一及第二線路層24a,34b，該第二線路層34b與該被動元件22下表面的電極墊220係藉由該焊錫凸塊31電性相連接，而該第一線路層24a與被動元件22上表面的電極墊220之間具有電性相連接的第一導電盲孔240a。
　　所述之金屬層201可作為電鍍金屬所需之電流傳導路徑，以製作該第二線路層34b。
　　如第3G圖所示，於該介電層單元33之上、下表面33a,33b與該第一及第二線路層24a,34b上形成如第2G圖所示之增層線路結構25及防焊層26。
（第三實施例）
　　請參閱第4A至4D圖，本實施例與第一實施例之主要差異在於形成第一線路層與增層線路結構之製程。
　　如第4A圖所示，係接續第2D圖之製程，經加熱壓合形成該介電層單元23後，於該介電層單元23之上表面23a上形成第一線路層44a，且該第一線路層44a與該被動元件22上表面的電極墊220之間具有電性相連接的第一導電盲孔440a；再於該介電層單元23之上表面23a及該第一線路層44a上形成增層線路結構45。該增層線路結構45係包括至少一介電層450、設於介電層450上之線路層451、及設於介電層450中且電性連接各線路之導電盲孔452。
　　如第4B圖所示，移除該承載板20及離形膜200，以使該二介電層單元23及形成於其上之第一線路層44a與該增層線路結構45自該承載板20及離形膜200上分離。
　　如第4C圖所示，於該介電層單元23之下表面23b上形成第二線路層24b，且該第二線路層24b與該被動元件22下表面的電極墊220之間具有電性相連接的第二導電盲孔240b，又該第二導電盲孔240b穿透該定位墊21。
　　所述之金屬層201可作為電鍍金屬所需之電流傳導路徑，以製作該第二線路層24b。
　　如第4D圖所示，於該增層線路結構45、該介電層單元23之下表面23b及該第二線路層24b上形成防焊層46，該防焊層46中形成開孔460，以令增層線路結構45及該第二線路層24b之部分表面線路對應露出於該開孔460，俾供作為電性接觸墊453。
（第四實施例）
　　請參閱第5A至5C圖，本實施例與第二實施例之主要差異在於形成第一線路層與增層線路結構之製程。
　　如第5A圖所示，係接續第3D圖之製程，經加熱壓合形成該介電層單元33後，於該介電層單元33之上表面33a上形成第一線路層54a，且該第一線路層54a與該被動元件22上表面的電極墊220之間具有電性相連接的第一導電盲孔540a，再於該介電層單元33之上表面33a及該第一線路層54a上形成增層線路結構55。該增層線路結構55係包括至少一介電層550、設於介電層550上之線路層551、及設於介電層550中且電性連接各線路之導電盲孔552。
　　如第5B圖所示，移除該承載板20及離形膜200，以使該二介電層單元33及形成於其上之該第一線路層54a與該增層線路結構55自該承載板20及離形膜200上分離。
　　如第5C圖所示，於該介電層單元33之下表面33b上形成第二線路層34b，且該第二線路層34b與該被動元件22下表面之電極墊220係藉由該焊錫凸塊31電性相連接。
　　所述之金屬層201可作為電鍍金屬所需之電流傳導路徑，以製作該第二線路層34b。
　　再於該增層線路結構55、該介電層單元33之下表面33b及該第二線路層34b上形成防焊層56，該防焊層56中形成開孔560，以令增層線路結構55及該第二線路層34b之部分表面線路對應露出於該開孔560，俾供作為電性接觸墊553。
　　由第一及第三實施例之製法可得到一種嵌埋被動元件之封裝基板，係包括：一核心板27，係具有開口270；具有上、下表面23a,23b之介電層單元23，係包覆該核心板27，且填滿該核心板27之開口270；定位墊21，係嵌埋於該介電層單元23之下表面23b；至少一上、下表面具有複數電極墊220之被動元件22，係嵌埋於該介電層單元23中且位於該核心板27之開口270中，並對應該定位墊21；第一線路層24a,44a，係設於該介電層單元23之上表面23a上，且該第一線路層24a,44a與該被動元件22上表面的電極墊220之間具有電性相連接的第一導電盲孔240a, 440a；以及第二線路層24b，係設於該介電層單元23之下表面23b上，且該第二線路層24b與該被動元件22下表面的電極墊220之間具有電性相連接的第二導電盲孔240b。
　　所述之介電層單元23係由複數熱融性介電層所組成，該介電層單元23係包括：第一熱融性介電層230，係嵌埋該定位墊21，且該被動元件22設於該第一熱融性介電層230上；及第二熱融性介電層231，係結合於該第一熱融性介電層230上，以令該核心板27及被動元件22嵌埋於該第一及第二熱融性介電層230,231中。
　　所述之被動元件22下表面之電極墊220對應該定位墊21，且該第二導電盲孔240b穿透該定位墊21。
　　於第一實施例中，可形成對稱之結構；該介電層單元23之上、下表面23a,23b與該第一及第二線路層24a,24b上復設有增層線路結構25，且該封裝基板復包括防焊層26，係設於該增層線路結構25上，且該防焊層25中設有開孔260，以令該增層線路結構25之部分表面線路對應露出於該開孔260，俾供作為電性接觸墊253。
　　於第三實施例中，可形成非對稱之結構；該介電層單元23之上表面23a與第一線路層44a上設有增層線路結構45，且該封裝基板復包括防焊層46，係設於該增層線路結構45、該介電層單元23之下表面23b及該第二線路層24b上，且該防焊層46中設有開孔460，以令該增層線路結構45及該第二線路層24b之部分表面線路對應露出於該開孔460，俾供作為電性接觸墊453。
　　由第二及第四實施例之製法可得到一種嵌埋被動元件之封裝基板，係包括：一核心板27，係具有開口270；具有上、下表面33a,33b之介電層單元33，係包覆該核心板27，且填滿該核心板27之開口270；焊錫凸塊31，係嵌埋於該介電層單元33之下表面33b；上、下表面具有複數電極墊220之被動元件22，係嵌埋於該介電層單元33中且位於該核心板27之開口270中，並且該被動元件22下表面之電極墊220接置於該焊錫凸塊31上；第一線路層24a,54a，係設於該介電層單元33之上表面33a上，且該第一線路層24a,54a與該被動元件22上表面的電極墊220之間具有電性相連接的第一導電盲孔240a,540a；以及第二線路層34b，係設於該介電層單元33之下表面33b上，且該第二線路層34b與該被動元件22下表面的電極墊220之間藉由該焊錫凸塊31電性相連接。
　　於第二實施例中，可形成對稱之結構；該介電層單元33之上、下表面33a,33b與該第一及第二線路層24a,34b上復設有增層線路結構25，且該封裝基板復包括防焊層26，係設於該增層線路結構25上，且該防焊層26中設有開孔260，以令該增層線路結構25之部分表面線路對應露出於該開孔260，俾供作為電性接觸墊253。
　　於第四實施例中，可形成非對稱之結構；該介電層單元33之上表面33a與該第一線路層54a上復設有增層線路結構55，且該封裝基板復包括防焊層56，係設於該增層線路結構55、該介電層單元33之下表面33b及該第二線路層34b上，且該防焊層56中設有開孔560，以令該增層線路結構55及該第二線路層34b之部分表面線路對應露出於該開孔560，俾供作為電性接觸墊553。
　　綜上所述，本發明藉由將被動元件22嵌埋於該核心板27與介電層單元23,33之方式，不僅能降低整體結構之高度以利於電子裝置的薄化設計，且能縮短被動元件22與內層線路（第一及第二線路層24a,44a,54a,24b,34b）之間的訊號傳遞路徑，有效減少電性損失，以達到預期之電性功能。
　　另外，該被動元件22因嵌埋於介電層單元23中，故該被動元件22之數量不受限制，可依需求設置預期數量，在不影響佈線（增層線路結構25,45,55、第一及第二線路層24a,44a,54a,24b,34b）之前提下，可增加所設置之被動元件之數量，以滿足電子裝置之增益運算功能及處理能力之需求。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10‧‧‧基板
11、253、453、553‧‧‧電性接觸墊
12、22‧‧‧被動元件
13、31‧‧‧焊錫凸塊
20‧‧‧承載板
20a‧‧‧表面
200‧‧‧離形膜
201‧‧‧金屬層
21、21’、21’’‧‧‧定位墊
220‧‧‧電極墊
23、33‧‧‧介電層單元
23a、33a‧‧‧上表面
23b、33b‧‧‧下表面
230、330‧‧‧第一熱融性介電層
231‧‧‧第二熱融性介電層
24a、44a、54a‧‧‧第一線路層
240a、440a、540a‧‧‧第一導電盲孔
24b、34b‧‧‧第二線路層
240b‧‧‧第二導電盲孔
25、45、55‧‧‧增層線路結構
250、450、550‧‧‧介電層
251、451、551‧‧‧線路層
252、452、552‧‧‧導電盲孔
26、46、56‧‧‧防焊層
260、460、560‧‧‧開孔
27‧‧‧核心板
270‧‧‧開口
330a‧‧‧開口區
　　第1圖係為習知具有被動元件之封裝基板的剖視示意圖；
　　第2A至2G圖係為本發明嵌埋被動元件之封裝基板之第一實施例之製法的剖視示意圖；第2C圖係為第2C'圖之另一實施態樣；
　　第3A至3G圖係為本發明嵌埋被動元件之封裝基板之第二實施例之製法的剖視示意圖；
　　第4A至4D圖係為本發明嵌埋被動元件之封裝基板之第三實施例之製法的剖視示意圖；以及
　　第5A至5C圖係為本發明嵌埋被動元件之封裝基板之第四實施例之製法的剖視示意圖。
21‧‧‧定位墊
22‧‧‧被動元件
220‧‧‧電極墊
23‧‧‧介電層單元
23a‧‧‧上表面
23b‧‧‧下表面
24a‧‧‧第一線路層
240a‧‧‧第一導電盲孔
24b‧‧‧第二線路層
240b‧‧‧第二導電盲孔
27‧‧‧核心板
270‧‧‧開口

Claims (24)

  1. 一種嵌埋被動元件之封裝基板，係包括：
    　　一核心板，係具有開口；
    　　介電層單元，係包覆該核心板，並填滿該核心板之開口，且該介電層單元具有上、下表面；
    　　定位墊，係嵌埋於該介電層單元之下表面；
    下表面具有複數電極墊之被動元件，係嵌埋於該介電層單元中且位於該核心板之開口中，並對應該定位墊；
    　　第一線路層，係設於該介電層單元之上表面上，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；以及
    　　第二線路層，係設於該介電層單元之下表面上，且該第二線路層與該被動元件下表面的電極墊之間具有電性相連接的第二導電盲孔。
  2. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板，其中，該介電層單元係由複數熱融性介電層所組成，該介電層單元係包括：
    　　第一熱融性介電層，係嵌埋該定位墊，且該被動元件係設於該第一熱融性介電層上；以及
    　　第二熱融性介電層，係結合於該第一熱融性介電層上，以令該核心板及被動元件嵌埋於該第一及第二熱融性介電層中。
  3. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板，其中，該被動元件下表面之電極墊相對應該定位墊，且該第二導電盲孔穿透該定位墊。
  4. 如申請專利範圍第1、2或3項所述之嵌埋被動元件之封裝基板，其中，該介電層單元之上、下表面與該第一及第二線路層上復設有增層線路結構。
  5. 如申請專利範圍第4項所述之嵌埋被動元件之封裝基板，復包括防焊層，係設於該增層線路結構上，且該防焊層中設有開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
  6. 如申請專利範圍第1、2或3項所述之嵌埋被動元件之封裝基板，其中，該介電層單元之上表面與第一線路層上設有增層線路結構。
  7. 如申請專利範圍第6項所述之嵌埋被動元件之封裝基板，復包括防焊層，係設於該增層線路結構、該介電層單元之下表面及該第二線路層上，且該防焊層中設有開孔，以令該增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
  8. 一種嵌埋被動元件之封裝基板，係包括：
    　　一核心板，係具有開口；
    　　介電層單元，係包覆該核心板，並填滿該核心板之開口，且該介電層單元具有上、下表面；
    　　焊錫凸塊，係嵌埋於該介電層單元之下表面；
    下表面具有複數電極墊之被動元件，係嵌埋於該介電層單元中且位於該核心板之開口中，並且該被動元件下表面之電極墊接置於該焊錫凸塊上；
    　　第一線路層，係設於該介電層單元之上表面上，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；以及
    　　第二線路層，係設於該介電層單元之下表面上，且該第二線路層與該被動元件下表面的電極墊之間藉由該焊錫凸塊電性相連接。
  9. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板，其中，該介電層單元之上、下表面與該第一及第二線路層上復設有增層線路結構。
  10. 如申請專利範圍第9項所述之嵌埋被動元件之封裝基板，復包括防焊層，係設於該增層線路結構上，且該防焊層中設有開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
  11. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板，其中，該介電層單元之上表面與該第一線路層上復設有增層線路結構。
  12. 如申請專利範圍第11項所述之嵌埋被動元件之封裝基板，復包括防焊層，係設於該增層線路結構、該介電層單元之下表面及該第二線路層上，且該防焊層中設有開孔，以令該增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
  13. 一種嵌埋被動元件之封裝基板之製法，係包括：
    　　提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；
    　　形成定位墊於該金屬層上；
    　　於該承載板之二表面上之金屬層上覆蓋第一熱融性介電層；
    　　提供上、下表面具有複數電極墊之被動元件，以該定位墊作為定位處，將該被動元件置於該第一熱融性介電層上；
    　　提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件收納於該開口中；
    　　提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；
    　　加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該定位墊嵌埋於該介電層單元之下表面；
    　　移除該承載板及離形膜，以分離該二介電層單元；以及
    　　於該介電層單元之上、下表面上形成第一及二線路層，該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔，而該第二線路層與被動元件下表面的電極墊之間具有電性相連接的第二導電盲孔。
  14. 如申請專利範圍第13項所述之嵌埋被動元件之封裝基板之製法，其中，該被動元件下表面之電極墊相對應該定位墊，且令該第二導電盲孔穿透該定位墊。
  15. 如申請專利範圍第13或14項所述之嵌埋被動元件之封裝基板之製法，復包括於該介電層單元之上、下表面與該第一及第二線路層上形成增層線路結構。
  16. 如申請專利範圍第15項所述之嵌埋被動元件之封裝基板之製法，復包括於該增層線路結構表面上形成防焊層，該防焊層中形成開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
  17. 一種嵌埋被動元件之封裝基板之製法，係包括：
    　　提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；
    　　形成焊錫凸塊於該金屬層上；
    　　提供上、下表面具有複數電極墊之被動元件，且該被動元件下表面之電極墊接置於該焊錫凸塊上；
    　　提供具有開口區之第一熱融性介電層於該承載板之二表面上之金屬層上，以令該被動元件及該焊錫凸塊露出於該開口區；
    　　提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件及該焊錫凸塊收納於該開口中；
    　　提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；
    　　加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該焊錫凸塊嵌埋於該介電層單元之下表面；
    　　移除該承載板及離形膜，以分離該二介電層單元；以及
    　　於該介電層單元之上、下表面上形成第一及二線路層，該第二線路層與該被動元件下表面的電極墊係藉由該焊錫凸塊電性相連接，而該第一線路層與被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔。
  18. 如申請專利範圍第17項所述之嵌埋被動元件之封裝基板之製法，復包括於該介電層單元之上、下表面與該第一及第二線路層上形成增層線路結構。
  19. 如申請專利範圍第18項所述之嵌埋被動元件之封裝基板之製法，復包括於該增層線路結構表面上形成防焊層，該防焊層中形成開孔，以令該增層線路結構之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
  20. 一種嵌埋被動元件之封裝基板之製法，係包括：
    　　提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；
    　　形成定位墊於該金屬層上；
    　　於該承載板之二表面上之金屬層上覆蓋第一熱融性介電層；
    　　提供上、下表面具有複數電極墊之被動元件，以該定位墊作為定位處，將該被動元件置於該第一熱融性介電層上；
    　　提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件收納於該開口中；
    　　提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；
    　　加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該定位墊嵌埋於該介電層單元之下表面；
    　　於該介電層單元之上表面上形成第一線路層，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；
    　　於該第一線路層上形成增層線路結構；
    　　移除該承載板及離形膜，以使該二介電層單元及形成於其上之第一線路層與該增層線路結構自該承載板及離形膜上分離；以及
    　　於該介電層單元之下表面上形成第二線路層，且該第二線路層與該被動元件下表面的電極墊之間具有電性相連接的第二導電盲孔。
  21. 如申請專利範圍第20項所述之嵌埋被動元件之封裝基板之製法，其中，該被動元件下表面之電極墊相對應該定位墊，且該第二導電盲孔穿透該定位墊。
  22. 如申請專利範圍第20或21項所述之嵌埋被動元件之封裝基板之製法，其中，復包括於該增層線路結構、該介電層單元之下表面及該第二線路層上形成防焊層，該防焊層中形成開孔，以令增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
  23. 一種嵌埋被動元件之封裝基板之製法，係包括：
    　　提供一承載板，該承載板之二表面上依序具有離形膜及金屬層；
    　　形成焊錫凸塊於該金屬層上；
    　　提供具有開口區之第一熱融性介電層於該承載板之二表面上之金屬層上，以令該被動元件及該焊錫凸塊露出於該開口區；
    　　提供具有開口之核心板，將該核心板設於該第一熱融性介電層上方，以令該被動元件及該焊錫凸塊收納於該開口中；
    　　提供第二熱融性介電層，將該第二熱融性介電層疊置於該核心板及該被動元件上方；
    　　加熱壓合該第一及第二熱融性介電層，以形成二具有上、下表面之介電層單元，使該核心板及被動元件嵌埋於該介電層單元中，而該焊錫凸塊嵌埋於該介電層單元之下表面；
    　　於該介電層單元之上表面上形成第一線路層，且該第一線路層與該被動元件上表面的電極墊之間具有電性相連接的第一導電盲孔；
    　　於該第一線路層上形成增層線路結構；
    　　移除該承載板及離形膜，以使該二介電層單元及形成於其上之該第一線路層與該增層線路結構自該承載板及離形膜上分離；以及
    　　於該介電層單元之下表面上形成第二線路層，且該第二線路層與該被動元件下表面之電極墊係藉由該焊錫凸塊電性相連接。
  24. 如申請專利範圍第23項所述之嵌埋被動元件之封裝基板之製法，其中，復包括於該增層線路結構、該介電層單元之下表面及該第二線路層上形成防焊層，該防焊層中形成開孔，以令增層線路結構及該第二線路層之部分表面線路對應露出於該開孔，俾供作為電性接觸墊。
TW099127019A 2010-08-13 2010-08-13 嵌埋被動元件之封裝基板及其製法 TWI411073B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099127019A TWI411073B (zh) 2010-08-13 2010-08-13 嵌埋被動元件之封裝基板及其製法
US12/967,791 US9179549B2 (en) 2010-08-13 2010-12-14 Packaging substrate having embedded passive component and fabrication method thereof
US14/853,992 US10219390B2 (en) 2010-08-13 2015-09-14 Fabrication method of packaging substrate having embedded passive component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099127019A TWI411073B (zh) 2010-08-13 2010-08-13 嵌埋被動元件之封裝基板及其製法

Publications (2)

Publication Number Publication Date
TW201208020A TW201208020A (en) 2012-02-16
TWI411073B true TWI411073B (zh) 2013-10-01

Family

ID=45563978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127019A TWI411073B (zh) 2010-08-13 2010-08-13 嵌埋被動元件之封裝基板及其製法

Country Status (2)

Country Link
US (2) US9179549B2 (zh)
TW (1) TWI411073B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589942B2 (en) 2014-12-08 2017-03-07 Subtron Technology Co., Ltd. Package structure and manufacturing method thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US9949381B2 (en) 2013-07-15 2018-04-17 Stmicroelectronics (Grenoble 2) Sas Electronic device with at least one impedance-compensating inductor and related methods
US9177831B2 (en) * 2013-09-30 2015-11-03 Intel Corporation Die assembly on thin dielectric sheet
US20150366081A1 (en) * 2014-06-15 2015-12-17 Unimicron Technology Corp. Manufacturing method for circuit structure embedded with electronic device
KR102483612B1 (ko) 2015-02-10 2023-01-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160103270A (ko) 2015-02-24 2016-09-01 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
KR20160142036A (ko) 2015-06-02 2016-12-12 삼성전기주식회사 금속의 에칭방법
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
CN113133178B (zh) * 2019-12-31 2024-03-22 奥特斯(中国)有限公司 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
US11594498B2 (en) 2020-04-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US12051650B2 (en) 2021-08-26 2024-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11935761B2 (en) 2021-08-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158838A1 (en) * 1999-09-02 2008-07-03 Ibiden Co., Ltd. Printed circuit board and method for manufacturing printed circuit board

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966593A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method of forming a wafer level contact sheet having a permanent z-axis material
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
CN1906758B (zh) * 2004-09-08 2010-05-05 株式会社村田制作所 复合陶瓷基板
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
DE102006046789A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
TWI316749B (en) * 2006-11-17 2009-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
KR20080076241A (ko) 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
CN101281894B (zh) 2007-04-02 2012-01-18 欣兴电子股份有限公司 半导体组件承载结构及其叠接结构
TWI340450B (en) * 2007-08-28 2011-04-11 Unimicron Technology Corp Packaging substrate structure with capacitor embedded therein and method for fabricating the same
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
JP5395745B2 (ja) * 2010-05-28 2014-01-22 新光電気工業株式会社 仮基板の製造装置及び製造方法
US8339798B2 (en) * 2010-07-08 2012-12-25 Apple Inc. Printed circuit boards with embedded components
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US9275877B2 (en) * 2011-09-20 2016-03-01 Stats Chippac, Ltd. Semiconductor device and method of forming semiconductor package using panel form carrier
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
KR101601815B1 (ko) * 2014-02-06 2016-03-10 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR102333084B1 (ko) * 2014-12-10 2021-12-01 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158838A1 (en) * 1999-09-02 2008-07-03 Ibiden Co., Ltd. Printed circuit board and method for manufacturing printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589942B2 (en) 2014-12-08 2017-03-07 Subtron Technology Co., Ltd. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20160007483A1 (en) 2016-01-07
TW201208020A (en) 2012-02-16
US20120037411A1 (en) 2012-02-16
US9179549B2 (en) 2015-11-03
US10219390B2 (en) 2019-02-26

Similar Documents

Publication Publication Date Title
TWI411073B (zh) 嵌埋被動元件之封裝基板及其製法
TWI446497B (zh) 嵌埋被動元件之封裝基板及其製法
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP2011009686A5 (zh)
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
TW200828542A (en) Circuit board structure having embedded semiconductor component and fabrication method thereof
TW201436684A (zh) 嵌埋有電子元件的線路板結構及其製法
TW200818453A (en) Semiconductor package on which a semiconductor device is stacked and production method thereof
TW201517240A (zh) 封裝結構及其製法
TWI611523B (zh) 半導體封裝件之製法
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
TWI591739B (zh) 封裝堆疊結構之製法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI434382B (zh) 嵌埋有電子元件之封裝結構及其製法
TWI425886B (zh) 嵌埋有電子元件之封裝結構及其製法
KR20110070526A (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
TWI284401B (en) Chip embedded packaging structure
TWI658557B (zh) 線路載板及其製造方法
TW201330729A (zh) 嵌埋有電子元件之封裝結構及其製法
TWI541952B (zh) 半導體封裝件及其製法
TWI451542B (zh) 嵌埋被動元件之封裝基板
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
KR100604327B1 (ko) 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법