TWI496243B - 元件內埋式半導體封裝件的製作方法 - Google Patents

Description

元件內埋式半導體封裝件的製作方法

本發明是有關於一種半導體封裝件的製作方法，且特別是有關於一種元件內埋式半導體封裝件的製作方法。

近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。目前在半導體製程中，晶片封裝載板是經常使用的封裝元件之一。晶片封裝載板例如為一多層線路板，其主要是由多層線路層以及多層介電層交替疊合所構成。

上述多層線路板以往是在一核心基板上製作多層線路與多層介電層，且核心基板為具有一定厚度的載體。隨著電子元件薄型化，此核心基板的厚度需配合變薄，以配置在電子元件的有限空間內。然而，當核心基板的厚度縮減時，薄型化的核心基板由於剛性不足，因此容易增加基板製程以及封裝製程的困難度和不良率。

有鑑於此，目前已發展用於多層線路板的無核心製程，藉由此無核心製程所製造的多層線路板以解決上述封裝製程之問題。簡單地說，所謂無核心製程就是不具有上述之核心基板，而利用一暫時性之載板做為支撐，並在其上製作增層線路。一般而言，多層線路板的增層線路大多採用積層(build up)方式或是壓合(laminated)方式來製 作，因此具有高線路密度與縮小線路間距的特性。在增層線路製程完成後，藉由分離此載板與此多層線路板，以完成用於封裝製程的一多層線路板。在習知的無核心製程中，是先以黏著膠結合局部的載板的邊緣與局部的多層線路板的邊緣。在多層線路板經過多道製程(例如為蝕刻、壓合線路或是雷射切割)後，切除載板與多層線路板之間具有黏著膠的部分，以獲得用於封裝製程的多層線路板。

然而，在習知的無核心製程中，因為載板與多層線路板僅局部藉由黏著膠結合，因此容易於上述多道製程中產生相對移動，或是由載板與多層線路板於未黏合部分產生變形，進而增加了無核心製程的不良率。

本發明提供一種元件內埋式半導體封裝件的製作方法，其可簡化製程步驟，並且可提高製程良率。

本發明提出一種元件內埋式半導體封裝件的製作方法，其包括下列步驟。首先，提供一金屬基板。接著，形成一金屬層於金屬基板上，其中金屬層包覆金屬基板，且金屬層具有彼此相對之一上表面與一下表面以及一連接上表面與下表面的第一側表面。之後，形成一第一圖案化光阻層於金屬層上，其中第一圖案化光阻層暴露出金屬層的部分上表面與部分下表面。接著，形成多個第一接墊於第一圖案化光阻層所暴露出之金屬層的上表面與下表面上，其中第一圖案化光阻層包覆各第一接墊的一第二側表面。 之後，移除第一圖案化光阻層，以暴露出第一接墊的第二側表面。之後，設置多個電子元件於第一接墊上，再壓合一絕緣層於該金屬層上，其中絕緣層覆蓋電子元件、第一接墊以及部分金屬層。

在本發明之一實施例中，上述之金屬基板的材質包括鋁或不銹鋼。

在本發明之一實施例中，上述之形成金屬層的方法包括電鍍法或濺鍍法。

在本發明之一實施例中，更包括於形成第一圖案化光阻層之前，對金屬層進行一表面處理，以形成一氧化層於金屬層上。

在本發明之一實施例中，上述之形成第一圖案化光阻層的步驟，其包括下列步驟。首先，形成一光阻層於氧化層上，光阻層包覆氧化層。接著，圖案化光阻層，以形成暴露出部分氧化層的第一圖案化光阻層。之後，以第一圖案化光阻層為一罩幕，移除被第一圖案化光阻層所暴露出的氧化層，而使第一圖案化光阻層暴露出金屬層的部分上表面與部分下表面。

在本發明之一實施例中，上述之移除被第一圖案化光阻層所暴露之氧化層的方法包括酸蝕法。

在本發明之一實施例中，上述之形成第一接墊的方法包括電鍍法。

在本發明之一實施例中，上述之第一接墊的材質包括銅或金/鎳/銅。

在本發明之一實施例中，更包括在設置電子元件於第一接墊上之前，形成一導電層於第一接墊上，其中電子元件透過導電層與第一接墊電性連接。

在本發明之一實施例中，上述之導電層的材質包括導電黏膠或銲料。

在本發明之一實施例中，更包括下列步驟：於壓合絕緣層於金屬層上之前，形成一底膠於金屬層上，其中底膠填滿第一接墊之間的間隙且覆蓋第一接墊的第二側表面、電子元件以及金屬層的部分上表面、部分下表面以及側表面。壓合絕緣層於金屬層上之後，絕緣層包覆底膠。在本發明之一實施例中，上述之絕緣層的材質包括ABF(Ajinomoto build-up film)樹脂及純膠，其純膠之材料體系為環氧系(epoxy)或丙烯酸(acrylic)。

在本發明之一實施例中，更包括下列步驟。首先，壓合絕緣層於金屬層上的同時，壓合一銅箔層於絕緣層上。接著，進行一蝕刻製程，以移除銅箔層，而暴露出絕緣層。

在本發明之一實施例中，更包括下列步驟。首先，壓合絕緣層於金屬層上之後，形成多個盲孔於絕緣層上，其中盲孔暴露出部分第一接墊。接著，形成一電鍍種子層於絕緣層上，電鍍種子層覆蓋盲孔的內壁及絕緣層。接著，形成一第二圖案化光阻層於電鍍種子層上，其中第二圖案化光阻層暴露出位於絕緣層上及盲孔內的部分電鍍種子層。接著，以第二圖案化光阻層為一電鍍罩幕，形成多個導電柱及多個第二接墊於第二圖案化光阻層所暴露出之電 鍍種子層上，其中導電柱位於盲孔內，而第二接墊位於絕緣層上且部分第二接墊連接導電柱。部分第二接墊透過導電柱與第一接墊電性連接。之後，移除第二圖案化光阻層，以暴露出部分電鍍種子層。接著，分離金屬基板與金屬層。之後，移除金屬層及位於絕緣層上的電鍍種子層，而暴露出各第一接墊之一下表面以及絕緣層。

在本發明之一實施例中，上述之形成盲孔的方法包括雷射鑽孔法。

在本發明之一實施例中，上述之移除金屬層及位於絕緣層上之電鍍種子層的方法包括蝕刻法。

在本發明之一實施例中，上述之分離金屬基板與金屬層的方法包括掀離法。

基於上述，本發明之元件內埋式半導體封裝件的製作方法是將金屬基板及包覆金屬基板的金屬層視為一支撐載板，並透過暴露出部分金屬層之圖案化光阻層的設置來形成所需之接墊。接著，再設置電子元件於接墊上且透過一次壓合來形成包覆電子元件、接墊及部分金屬層的絕緣層，而形成元件內埋式半導體封裝件。相較於習知技術而言，本發明無需如使用膠體，可有效減少製程困難度與製程步驟，進而可增加了元件內埋式半導體封裝件的製程良率。再者，本發明藉由圖案化光阻層的設置來形成接墊，因此接墊的厚度可由圖案化光阻層的厚度來決定。此外，本發明僅透過一次壓合絕緣層的方式即將電子元件及接墊包覆於其內，故本發明之元件內埋式半導體封裝件的製作 方法可具有簡化製程的優勢，且所形成之產品具有較薄之封裝厚度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1J是本發明一實施例之一種元件內埋式半導體封裝件的製作流程之剖面示意圖。請參考圖1A，在本實施例中，元件內埋式半導體封裝件的製作方法包括下列步驟：首先，請參考圖1A，提供一金屬基板110。詳細來說，金屬基板110具有彼此相對之一基板上表面112與一基板下表面114以及一連接基板上表面112與基板下表面114的基板側表面116。在本實施例中，金屬基板110的材質例如是鋁或不銹鋼。

接著，請參考圖1B，形成一金屬層120於金屬基板110上，其中金屬層120完全包覆金屬基板110。在本實施例中，形成金屬層120的方法包括電鍍法或濺鍍法，於此並不限定金屬層120的形成方式。更具體來說，金屬層120包覆金屬基板110之基板上表面112、基板下表面114及基板側表面116，且金屬層120具有彼此相對之一上表面122與一下表面124以及一連接上表面122與下表面124的第一側表面126。在本實施例中，金屬層120的厚度例如是介於2微米(μm)至4微米(μm)之間。

接著，請參考圖1C，對金屬層120進行一表面處理， 以形成一氧化層128於金屬層120上，氧化層128之材質例如是氧化銅。在本實施例中，氧化層128具有一粗化面，其形成方式例如為印刷電路板製程常應用之棕化或黑化處理。於此，對金屬層120進行表面處理的目的在於：增加金屬層120表面的粗糙度，以有利於後續所形成之材料層(如光阻層等)可容易地附著於金屬層120上。需說明的是，此表面步驟為一選擇性的步驟，而使用者可依據製作過程的需求來選擇是否進行此表面處理步驟，在此並不加以限制。

接著，請參考圖1D，形成一光阻層130於氧化層128上，其中光阻層130完全包覆氧化層128。在本實施例中，光阻層130的厚度例如是介於4微米(μm)至20微米(μm)之間。

接著，請參考圖1E，圖案化上述之光阻層130，以形成暴露出部分氧化層128的第一圖案化光阻層132。需說明的是，被暴露出的氧化層128是位於金屬層120的部分上表面122與部分下表面124上。

接著，請參考圖1F，以第一圖案化光阻層132為罩幕，移除被第一圖案化光阻層132所暴露出的氧化層128，而使第一圖案化光阻層132暴露出金屬層120的部分上表面122與部分下表面124。在本實施例中，移除被第一圖案化光阻層132所暴露之氧化層128的方法例如是酸蝕法。

接著，請參考圖1G，形成多個第一接墊140於第一圖案化光阻層132所暴露出之金屬層120的上表面122與 下表面124上，其中第一圖案化光阻層132包覆各第一接墊140的一第二側表面142。在本實施例中，形成第一接墊140的方法例如是電鍍法，而第一接墊140的材質例如是銅或金/鎳/銅。更具體來說，於形成第一接墊140時，是以第一圖案化光阻層132所暴露出之金屬層120的部分上表面122與部分下表面124作為一電鍍種子層來電鍍第一接墊140於金屬層120上，因此無須在額外形成電鍍種子層，可有效簡化製程步驟。再者，由於本實施例是藉由第一圖案化光阻層132的設置來形成第一接墊140，因此第一接墊140的厚度可由第一圖案化光阻層132的厚度來決定。故，使用者可依需求而形成符合現今薄型化趨勢所需的接墊厚度。

接著，請參考圖1H，移除第一圖案化光阻層132，以暴露出第一接墊140的第二側表面142。

接著，請參考圖1I，形成一導電層170於第一接墊140上，其中導電層170的材質例如是導電黏膠或銲料。於此，形成導電層170的目的在於：增加後續電子元件150設置時與第一接墊140之間黏附力。需說明的是，此形成導電層170的步驟為一選擇性的步驟，而使用者可依據製作過程的需求來選擇是否進行此形成導電層170步驟，在此並不加以限制。

之後，請再參考圖1I，設置多個電子元件150於第一接墊140上，其中電子元件150可為主動元件或被動元件。更具體來說，本實施例之電子元件150是設置於位於第一 接墊140上方的導電層170上，其中每一電子元件150是位於相鄰兩第一接墊140上，且透過導電層170與第一接墊140電性連接。

最後，請參考圖1J，壓合一絕緣層160於金屬層120上，其中絕緣層160覆蓋電子元件150、第一接墊140以及部分金屬層120。在本實施例中，絕緣層160的材質例如是ABF(Ajinomoto build-up film)樹脂。至此，已完成元件內埋式半導體封裝件100的製作。

由於本實施例之元件內埋式半導體封裝件100的製作方法是將金屬基板110及包覆金屬基板110的金屬層120視為一支撐載板，並透過暴露出部分金屬層120之圖案化光阻層132的設置來形成所需之接墊140。接著，再設置電子元件150於接墊140上且透過一次壓合來形成包覆電子元件150、接墊140及部分金屬層120的絕緣層160，而形成元件內埋式半導體封裝件100。相較於習知技術而言，本實施例無需如使用膠體，可有效減少製程困難度與製程步驟，進而可增加了元件內埋式半導體封裝件100的製程良率。再者，本實施例藉由圖案化光阻層132的設置來形成接墊140，因此接墊140的厚度可由圖案化光阻層132的厚度來決定。此外，本實施例僅透過一次壓合絕緣層160的方式即將電子元件150及接墊140包覆於其內，故本實施例之元件內埋式半導體封裝件100的製作方法可具有簡化製程的優勢，且後續所形成之產品也可具有較薄之封裝厚度。

圖2A至圖2C是本發明一實施例之一種元件內埋式半導體封裝件的製作流程之局部步驟的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。

本實施例之內埋式半導體封裝件100a的製作流程的可以採用與前述實施例之內埋式半導體封裝件100的製作流程大致相同的製作方式，在圖1I之後，即設置電子元件150於第一接墊140上之後，請參考圖2A，形成一底膠180於金屬層120上，其中底膠180填滿第一接墊140之間的間隙且覆蓋第一接墊140的第二側表面142、電子元件150以及金屬層120的部分上表面122、部分下表面124以及第一側表面126。在本實施例中，底膠180的材質例如是環氧樹脂及純膠，其純膠之材料體系為環氧系(epoxy)或丙烯酸(acrylic)。

之後，請參考圖2B，壓合絕緣層160a及位於其上之一銅箔層190於金屬層120上，其中絕緣層160a包覆底膠180，且絕緣層160a材質例如是環氧樹脂或RCC(Resin copper foil)。

最後，請參考圖2C，進行一蝕刻製程，以移除銅箔層190，而暴露出絕緣層160a。至此，即完成元件內埋式 半導體封裝件100a的製作。

圖3A至圖3G是本發明另一實施例之一種元件內埋式半導體封裝件的製作流程之局部步驟的剖面示意圖。在此必須說明的是，下述實施例沿用上述實施例的製作流程，並對元件內埋式半導體封裝件100a進行後續的製程。因此，下述實施例將沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

在本實施例中，元件內埋式半導體封裝件的製作方法更包括下列步驟：首先，於圖1J之步驟後，即壓合絕緣層160於金屬層120上之後，請參考圖3A，形成多個盲孔310於絕緣層160上，其中盲孔310暴露出部分第一接墊140。在本實施例中，形成盲孔310的方法包括雷射鑽孔法。

接著，請參考圖3B，形成一電鍍種子層320於絕緣層160上，其中電鍍種子層320覆蓋盲孔310的內壁及絕緣層160。

接著，請參考圖3C，形成一第二圖案化光阻層330於電鍍種子層320上，其中第二圖案化光阻層330暴露出位於絕緣層160上及盲孔310內的部分電鍍種子層320。

接著，請再參考圖3D，以第二圖案化光阻層330為電鍍罩幕，形成多個導電柱340及多個第二接墊350於第二圖案化光阻層330所暴露出之電鍍種子層320上。導電柱340位於於盲孔310內，而第二接墊350位於絕緣層160 上且部分第二接墊350連接導電柱340，如此，部分第二接墊350即可透過導電柱340與第一接墊140電性連接。

承上述，請接著參考圖3E，移除第二圖案化光阻層330，以暴露出部分電鍍種子層320。

接著，請參考圖3F，分離金屬基板110與金屬層120，以形成兩個元件內埋式半導體封裝件。在本實施例中，分離金屬基板110與金屬層120的方法包括掀離法。

當然，分離金屬基板110與金屬層120的方法不限定以上述的方式進行。

之後，如圖3G所示，移除金屬層120及位於絕緣層160上的電鍍種子層320，以暴露出各第一接墊140之下表面及絕緣層160。在本實施例中，移除金屬層120的方法包括蝕刻法，但本發明並不以此為限。至此，即完成兩個元件內埋式半導體封裝件100b的製作，且各元件內埋式半導體封裝件100b可分別經由第一接墊140及第二接墊350與其他電子元件電性連接。

綜上所述，本發明之元件內埋式半導體封裝件的製作方法是將金屬基板及包覆金屬基板的金屬層視為一支撐載板，並透過暴露出部分金屬層之圖案化光阻層的設置來形成所需之接墊。接著，再設置電子元件於接墊上且透過一次壓合來形成包覆電子元件、接墊及部分金屬層的絕緣層，而形成元件內埋式半導體封裝件。相較於習知技術而言，本發明無需如使用膠體，可有效減少製程困難度與製程步驟，進而可增加了元件內埋式半導體封裝件的製程良 率。再者，本發明藉由圖案化光阻層的設置來形成接墊，因此接墊的厚度可由圖案化光阻層的厚度來決定。此外，本發明僅透過一次壓合絕緣層的方式即將電子元件及接墊包覆於其內，故本發明之元件內埋式半導體封裝件的製作方法可具有簡化製程的優勢，且所形成之產品具有較薄之封裝厚度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a、100b‧‧‧元件內埋式半導體封裝件

110‧‧‧金屬基板

112‧‧‧基板上表面

114‧‧‧基板下表面

116‧‧‧基板側表面

120‧‧‧金屬層

122‧‧‧上表面

124‧‧‧下表面

126‧‧‧第一側表面

128‧‧‧氧化層

130‧‧‧光阻層

132‧‧‧第一圖案化光阻層

140‧‧‧第一接墊

142‧‧‧第二側表面

150‧‧‧電子元件

170‧‧‧導電層

160、160a‧‧‧絕緣層

180‧‧‧底膠

190‧‧‧銅箔層

310‧‧‧盲孔

320‧‧‧電鍍種子層

330‧‧‧第二圖案化光阻層

340‧‧‧導電柱

350‧‧‧第二接墊

圖1A至圖1J是本發明一實施例之一種元件內埋式半導體封裝件的製作流程之剖面示意圖。

圖2A至圖2C是本發明一實施例之一種元件內埋式半導體封裝件的製作流程之局部步驟的剖面示意圖。

圖3A至圖3G是本發明另一實施例之一種元件內埋式半導體封裝件的製作流程之局部步驟的剖面示意圖。

100‧‧‧元件內埋式半導體封裝件

120‧‧‧金屬層

122‧‧‧上表面

124‧‧‧下表面

140‧‧‧第一接墊

150‧‧‧電子元件

160‧‧‧絕緣層

Claims (17)

1. 一種元件內埋式半導體封裝件的製作方法，包括：提供一金屬基板；形成一金屬層於該金屬基板上，其中該金屬層包覆該金屬基板，且該金屬層具有彼此相對之一上表面與一下表面以及一連接該上表面與該下表面的第一側表面；形成一第一圖案化光阻層於該金屬層上，其中該第一圖案化光阻層暴露出該金屬層的部分該上表面與部分該下表面；形成多個第一接墊於該第一圖案化光阻層所暴露出之該金屬層的該上表面與該下表面上，其中該第一圖案化光阻層包覆各該第一接墊的一第二側表面；移除該第一圖案化光阻層，以暴露出該些第一接墊的該些第二側表面；設置多個電子元件於該些第一接墊上；以及壓合一絕緣層於該金屬層上，其中該絕緣層覆蓋該些電子元件、該些第一接墊以及部分該金屬層。
2. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，其中該金屬基板的材質包括鋁、不銹鋼及其他鋼性導電金屬。
3. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，其中形成該金屬層的方法包括電鍍法或濺鍍法。
4. 如申請專利範圍第1項所述之元件內埋式半導體 封裝件的製作方法，更包括：於形成該第一圖案化光阻層之前，對該金屬層進行一表面處理，以形成一氧化層於該金屬層上，其形成該氧化層的方式包括棕化或黑化處理。
5. 如申請專利範圍第4項所述之元件內埋式半導體封裝件的製作方法，其中形成該第一圖案化光阻層的步驟，包括：形成一光阻層於該氧化層上，該光阻層包覆該氧化層；圖案化該光阻層，以形成暴露出部分該氧化層的該第一圖案化光阻層；以及以該第一圖案化光阻層為一罩幕，移除被第一圖案化光阻層所暴露出的該氧化層，而使該第一圖案化光阻層暴露出該金屬層的部分該上表面與部分該下表面。
6. 如申請專利範圍第5項所述之元件內埋式半導體封裝件的製作方法，其中移除被該第一圖案化光阻層所暴露之該氧化層的方法包括酸蝕法。
7. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，其中形成該些第一接墊的方法包括電鍍法。
8. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，其中該些第一接墊的材質包括銅或金/鎳/銅。
9. 如申請專利範圍第1項所述之元件內埋式半導體 封裝件的製作方法，更包括：設置該些電子元件於該些第一接墊上之前，形成一導電層於該些第一接墊上，其中該些電子元件透過該導電層與該些第一接墊電性連接。
10. 如申請專利範圍第9項所述之元件內埋式半導體封裝件的製作方法，其中該導電層的材質包括導電黏膠或銲料。
11. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，更包括：於壓合該絕緣層於該金屬層上之前，形成一底膠於該金屬層上，其中該底膠填滿該些第一接墊之間的間隙且覆蓋該些第一接墊的該些第二側表面、該些電子元件以及該金屬層的部分該上表面、部分該下表面以及該側表面；以及壓合該絕緣層於該金屬層上之後，該絕緣層包覆該底膠。
12. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，該絕緣層的材質包括ABF(Ajinomoto build-up film)樹脂及純膠，其純膠之材料為環氧系(epoxy)或丙烯酸(acrylic)。
13. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，更包括：壓合該絕緣層於該金屬層上的同時，壓合一銅箔層於該絕緣層上；以及 進行一蝕刻製程，以移除該銅箔層，而暴露出該絕緣層。
14. 如申請專利範圍第1項所述之元件內埋式半導體封裝件的製作方法，更包括：壓合該絕緣層於該金屬層上之後，形成多個盲孔於該絕緣層上，其中該些盲孔暴露出部分該些第一接墊；形成一電鍍種子層於該絕緣層上，該電鍍種子層覆蓋該些盲孔的內壁及該絕緣層；形成一第二圖案化光阻層於該電鍍種子層上，其中該第二圖案化光阻層暴露出位於該絕緣層上及該些盲孔內的部分該電鍍種子層；以該第二圖案化光阻層為一電鍍罩幕，形成多個導電柱及多個第二接墊於該第二圖案化光阻層所暴露出之該電鍍種子層上，其中該些導電柱位於該些盲孔內，而該些第二接墊位於該絕緣層上且部分該第二接墊連接該些導電柱，部分該些第二接墊透過該些導電柱與該些第一接墊電性連接；移除該第二圖案化光阻層，以暴露出該部分該電鍍種子層；分離該金屬基板與該金屬層；以及移除該金屬層及位於該絕緣層上的該電鍍種子層，而暴露出各該第一接墊之一下表面以及該絕緣層。
15. 如申請專利範圍第14項所述之元件內埋式半導體封裝件的製作方法，其中形成該些盲孔的方法包括雷射 鑽孔法。
16. 如申請專利範圍第14項所述之元件內埋式半導體封裝件的製作方法，其中移除該金屬層及位於該絕緣層上之該電鍍種子層的方法包括蝕刻法。
17. 如申請專利範圍第14項所述之元件內埋式半導體封裝件的製作方法，其中分離該金屬基板與該金屬層的方法包括掀離法。