Nothing Special   »   [go: up one dir, main page]

TWI463659B - 薄膜電晶體陣列及其製造方法 - Google Patents

薄膜電晶體陣列及其製造方法 Download PDF

Info

Publication number
TWI463659B
TWI463659B TW098122805A TW98122805A TWI463659B TW I463659 B TWI463659 B TW I463659B TW 098122805 A TW098122805 A TW 098122805A TW 98122805 A TW98122805 A TW 98122805A TW I463659 B TWI463659 B TW I463659B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
sidewall
transistor array
substrate
Prior art date
Application number
TW098122805A
Other languages
English (en)
Other versions
TW201103146A (en
Inventor
Yenheng Huang
Huifen Lin
Chungkai Chen
Chiahui Pai
Gueibing Hong
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098122805A priority Critical patent/TWI463659B/zh
Priority to US12/648,127 priority patent/US8860026B2/en
Publication of TW201103146A publication Critical patent/TW201103146A/zh
Priority to US14/450,346 priority patent/US9048290B2/en
Application granted granted Critical
Publication of TWI463659B publication Critical patent/TWI463659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Description

薄膜電晶體陣列及其製造方法
本發明是有關於一種顯示器，且特別是有關於一種液晶顯示器。
對液晶顯示器而言，畫素開口率的大小會直接影響到背光源的利用率，亦會影響顯示器的顯示亮度，而影響畫素開口率大小的主要因素之一，就是顯示面板中擋牆的面積。因此，為了提升畫素開口率，相關廠商莫不努力研發各種技術，例如：COA(Color Filter On Array；彩色濾光層在薄膜電晶體陣列上)、UHA(Ultra High Aperture；高開口率)與IJP-COA(Ink-Jet Printing-Color Filter On Array；噴墨列印彩色濾光層在薄膜電晶體陣列上)，來減少擋牆的面積。
對於IJP-COA技術而言，畫素區與貫穿孔之間是藉由具有相同坡度的擋牆側壁來區隔。然而，具有相同坡度的擋牆側壁會造成色阻溢流(overflow)出畫素區，造成良率上的問題，更使得透明電極覆蓋於貫穿孔時，產生斷線的問題。
本發明之一技術態樣為一種薄膜電晶體陣列，其擋牆能夠提供至少兩種不同坡度的側壁，以因應貫穿孔與畫素區不同的需要。
根據本發明之一實施方式，一種薄膜電晶體陣列包含基板、薄膜電晶體、第一擋牆、透明電極與色阻。薄膜電晶體位於基板上。第一擋牆位於基板上，並在基板上至少區隔出第一貫穿孔與畫素區，其中第一貫穿孔暴露出薄膜電晶體之汲極。上述之第一擋牆包含面向第一貫穿孔之第一側壁與面向畫素區之第二側壁，其中第一側壁的坡度較第二側壁的坡度緩。透明電極透過第一貫穿孔，電性連接薄膜電晶體之汲極。色阻填充於畫素區中。
本發明之另一技術態樣為上述薄膜電晶體陣列之製造方法。
根據本發明之另一實施方式，一種薄膜電晶體陣列的製造方法包含下列步驟：
(1)在基板上形成至少一薄膜電晶體。
(2)形成擋牆，覆蓋薄膜電晶體與基板。
(3)以光罩圖案化擋牆，使得擋牆區隔出貫穿孔與畫素區。
(4)在圖案化擋牆時，以水平方向相對移動光罩與基板，使得貫穿孔的側壁坡度較畫素區的側壁坡度緩。
根據本發明之再一實施方式，一種薄膜電晶體陣列的製造方法包含下列步驟：
(1)在基板上形成至少一薄膜電晶體。
(2)形成擋牆，覆蓋薄膜電晶體與基板。
(3)以灰階光罩(Gray-Tone Mask；GTM)或半透光罩(Half-Tone Mask；HTM)圖案化擋牆，使得擋牆區隔出貫穿孔與畫素區，其中貫穿孔的側壁坡度較畫素區的側壁坡 度緩。
第1至6圖繪示依照本發明一實施方式之薄膜電晶體陣列的製造流程剖面圖。應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。
參照第1圖，製造者可先在基板100上形成至少一薄膜電晶體110與電容115之下電極117與介電層118。接著，製造者可視情況需要在基板100上全面形成第一保護層160，以保護薄膜電晶體110不受後續製程影響。應瞭解到，此第一保護層160並非必要元件，本發明所屬技術領域具有通常知識者，應視實際需要，彈性選擇是否形成第一保護層160。
接著，製造者可在基板100上形成擋牆120，以覆蓋薄膜電晶體110、電容115之介電層118與基板100，其中擋牆120的材質可依需求不同，而選擇性具有疏墨(或稱為疏水或親油)特性之有機或無機材料，且亦可為導體或非導體材料。
參照第2圖，接著製造者可以光罩圖案化擋牆120，以在擋牆120上形成第一貫穿孔130、第二貫穿孔135與畫素區140。也就是說，在圖案化擋牆120後，基板100上將形成至少一第一擋牆121與至少一第二擋牆125，其中第一擋牆121區隔出第一貫穿孔130與畫素區140，而第二擋牆125則區隔出畫素區140與第二貫穿孔135。
有鑑於貫穿孔與畫素區所需要的側壁坡度不同，因此在此步驟中，製造者可控制貫穿孔與畫素區的曝光量，使得貫穿孔的側壁坡度較畫素區的側壁坡度緩。舉第2圖之第一擋牆121為例，第一擋牆121包含面向第一貫穿孔130之第一側壁122與面向畫素區140之第二側壁124，其中第一側壁122的坡度較第二側壁124的坡度緩。同樣地，對於第二擋牆125而言，第二擋牆125亦包含面向第二貫穿孔135之第一側壁126與面向畫素區140之第二側壁128，其中第一側壁126的坡度亦較第二側壁128的坡度緩。
詳細而言，第一擋牆121以及第二擋牆125之坡度為：將側壁於基底123的角落與側壁頂點連成一直線，此直線與基底123之水平線之間的夾角。舉第7圖所繪示之第一擋牆121為例，將側壁於基底123的角落C、C’與側壁頂點D連成一直線，利用此直線與基底123之水平線之間的夾角如圖中所標示的角度θ1 及θ2 ，即可判斷第一側壁122的坡度與第二側壁124之坡度差異，若角度θ1 <角度θ2 ，則第一側壁122其坡度較第二側壁124緩；另外，另可直接計算直線之斜率來判斷其坡度緩或陡的情形。
以下將以第8至12圖為例，以具體說明如何控制貫穿孔與畫素區的曝光量，使得貫穿孔的側壁坡度較畫素區的側壁坡度緩。應瞭解到，在本發明各實施方式中，擋牆的材質可為負型光阻、正型光阻或其他感光性材料，亦可為各種有機、無機、導體或非導體材料，本發明不以此為限。以下係以負型光阻為例，以具體說明本發明之實施方式。
請參照第8A至8B圖。在圖案化擋牆時，製造者可以 水平方向相對移動光罩200與基板100，在此所謂的相對移動可為固定光罩200的位置，並移動基板100；或者為固定基板100的位置，並移動光罩200，亦或是兩者分別相對移動。本發明所屬技術領域具有通常知識者，應視實際需要，彈性選擇本步驟之實施方式，而光罩200包含有圖案210、220及230，其中各包含有完全透光區A、完全遮光區B及B’，而完全遮光區B’成一矩形，完全透光區A為環繞完全遮光區B’之矩形環，完全遮光區B為環繞完全透光區A之矩形環，而圖案210、220及230不同在於：圖案210之完全透光區A其凸出圖案210之完全遮光區B’的面積大於圖案220之完全透光區A其凸出圖案220之完全遮光區B’的面積，且圖案220之完全透光區A其凸出圖案220之完全遮光區B’的面積大於圖案230之完全透光區A其凸出圖案230之完全遮光區B’的面積，舉例而言：圖案210之完全透光區A其在完全透光區A完全遮光區B交界處，例如端點O210 距離完全遮光區B’210 在完全透光區A210 完全遮光區B’210 交接處，例如距端點O210 之水平端點P210 的距離較其在圖案220大，且圖案220之完全透光區A220 其在完全透光區A220 完全遮光區B220 交界處，例如端點O220 距離完全遮光區B’220 在完全透光區A220 完全遮光區B’220 交接處，例如距端點O220 之水平端點P220 的距離較其在圖案230大，另外，圖案230其完全遮光區B’230 的面積較圖案220之完全遮光區B’220 的面積大，且圖案220其完全遮光區B’220 的面積較圖案210之完全遮光區B’210 的面積大。
請參照第8A及8B圖，光罩200其上具有不同曝光量之完全透光區A、完全遮光區B及完全遮光區B’之圖案210、220及230對應第一擋牆121之水平移動曝光方法，以本實施方式第8A圖經曝光後光阻產生三層階梯形狀為例：光罩200及基板100為上下平行配置，其中光罩200在基板100之上方，以本實施方式而言，曝光光源配置於光罩200上方(圖未示)，且基板100上包含有第一擋牆121，接下來，先以光罩200之圖案210對第一擋牆121曝光，圖案210中沿著完全透光區A210 及完全遮光區B’210 之交界AB’210 其對基板100方向之投影量對應第一擋牆121之第一階梯X1 預定處之起始線X1s ，圖案210中沿著完全透光區A210 及完全遮光區B210 之交界處AB210 之投影量對應第一擋牆121之第一階梯X1 預定處之終點線Z1e 後，進行第一次曝光製程；接下來，以一速率水平移動光罩200，至圖案220沿著其完全透光區A220 及完全遮光區B’220 之交界AB’220 投影量對應第一擋牆121之第二階梯X2 預定處之起始線X2s ，圖案220中沿著完全透光區A220 及完全遮光區B220 之交界處AB220 之投影量對應第一擋牆121之第二階梯X2 預定處之終點線Z2e ，然後進行第二次曝光製程；接下來，以一速率繼續水平移動光罩200，至圖案230之沿著其完全透光區A230 及完全遮光區B’230 區之交界AB’230 投影量對應第一擋牆121之第三階梯X3 預定處之起始線X3s ，圖案230中沿著完全透光區A230 及完全遮光區B230 之交界處AB230 之投影量對應第一擋牆121之第三階梯X3 預定處之終點線Z3e ，然後進行第三次曝光製程，接下來再進行顯影製程，以本發明負型光阻為例，當負型光阻 受到曝光時，會因為產生交聯現象(cross-link)而不與後續製程之顯影液作用而保留下來，但若未受到曝光時，則無法產生交聯現象而和顯影液作用而消失，所以顯影製程後就得到如第8A圖的圖案，其中第一擋牆121之第一側壁122因受到不同程度曝光量影響，所以在顯影製程後有部分光阻被顯影液洗掉而呈現階梯狀，但第一擋牆121之第二側壁124以及畫素區140因在整個曝光製程中皆對應到完全遮光區B，所以並未受到曝光作用而完全被顯影液洗去，所以畫素區140光阻無法被保留下來，接著，再進行硬烤(baking)製程，使得光阻經過硬烤過程中產生回流(reflow)現象，而完成如第8B圖的第一側壁122及第二側壁124；值得注意的是，本發明之第二階梯預定處之終點線Z2e 及第三階梯預定處之終點線Z3e 其對基板100之投影量皆會落在第一階梯預定處之終點線Z1e 上，不過本發明並不以為限，在其他實施例中，可依照需求不同而有不同的設計，例如終點線Z1e 、Z2e 及Z3e 並全部非重疊在一起，或是光阻顯影後，其圖案呈現不只三層階梯狀或是少於三層階梯。
由以上製程，可使得面對第一貫穿孔130之第一側壁122的坡度較面對畫素區140的第二側壁124的坡度緩。且本實施例亦可將圖案210、220及230採用三個各別的光罩210、220及230，且亦可依照需求不同而採用其他形狀的圖案，例如多邊形、圓形或不規則圖案等，本發明不以此為限。
光罩200與基板100的水平相對移動速率當視實際需 要而定。對本實施方式而言，水平相對移動光罩200與基板100之速率可為50mm/sec至300mm/sec。應瞭解到。以上製程參數僅為例示，並非用以限制本發明，本發明所屬技術領域具有通常知識者，應視實際需要彈性選擇之。
由於製造者在曝光時會水平相對移動光罩200與基板100，因此定義擋牆的圖案將依序變化如圖案210、圖案220與圖案230所示。如此一來，曝光後的擋牆將能夠提供兩種不同坡度的側壁。舉第一擋牆121為例，在曝光後，第一擋牆121之第一側壁122的坡度將較其第二側壁124的坡度緩，詳細而言，以本發明負型光阻為例，當負型光阻受到曝光時，會因為產生交聯現象(cross-link)而不與後續製程之顯影液作用而保留下來，但若未受到曝光時，則無法產生交聯現象而和顯影液作用而消失，如此一來，曝光後的擋牆將能夠提供兩種不同坡度的側壁。舉第一擋牆121為例，在曝光製程後，第一擋牆121之第一側壁122因為受到不同程度之曝光量的完全透光區A及完全遮光區B’之影響，所以部分負型光阻未產生交聯作用而被顯影液洗掉，而第一擋牆121之第二側壁124接受到單一曝光量之完全遮光區B之影響，負型光阻並未受到曝光，所以未產生交聯作用而全部被顯影液洗掉，所以得到第一擋牆121之第一側壁122的坡度將較其第二側壁124的坡度緩之現象。
此外，製造者亦可視情況需要在光罩上設置至少一灰階光罩圖案，以進一步調控擋牆之兩側壁的曝光量，例如第8A圖之光罩完全透光區A區，可選擇性採用灰階光罩 (Gray-Tone Mask；GTM)或半透光罩(Half-Tone Mask；HTM)。舉第9A圖至第9C圖為例，對於第一擋牆121而言，製造者可在光罩圖案中設置至少一灰階光罩圖案區310。如此一來，在曝光顯影後，因為第一擋牆121受到不同程度曝光量的影響，第一擋牆121之第一側壁122的坡度將較其第二側壁124的坡度緩。
應瞭解到，第9A圖為範例式地繪示光罩在實際曝光時與基板的立體圖。在其餘各實施方式中，光罩與基板將分別以俯視圖與側視圖的方式呈現(如第8A圖、第9B圖、第10A圖與第11A圖所繪示)，以清楚表示光罩與基板的相對位置。
以經曝光後光阻產生兩層階梯形狀為例：第9B圖之灰階光罩300可包含灰階光罩圖案區310、完全透光區320與完全遮光區330依序排列。上述之灰階光罩圖案區310的透光率可為例如：10%至80%，或較佳為30%至50%，完全透光區320的透光率可為例如100%，而完全遮光區330的透光率則可為例如0%。在曝光前，先將灰階光罩圖案區310的邊界312其對基板100方向之投影量對應第一擋牆121之第一階梯X1 預定處之起始線X1s ，灰階光罩圖案區310與完全透光區320的交界處316之投影量對應第一擋牆121之第二階梯X2 預定處之起始線X2s ，並將完全遮光區330與完全透光區320的交界處332之投影量對應第一擋牆121之第一階梯X1 與第二階梯X2 預定處之終止線Z1e 與Z2e ，然後進行曝光製程。
由於灰階光罩圖案區310在曝光製程中對應第一擋牆 121之第一側壁122(或者說，貫穿孔的側壁)，因此在顯影製程後，第一擋牆121之第一側壁122將僅有部分光阻被顯影液洗掉而不會全部被洗掉。但第一擋牆121之第二側壁124以及畫素區140因在整個曝光製程中皆對應到完全遮光區330，所以並未受到曝光作用而完全被顯影液洗去，所以畫素區140光阻無法被保留下來，接著，再進行硬烤(baking)製程，使得光阻經過硬烤過程中產生回流(reflow)現象，而完成如第9C圖的第一側壁122及第二側壁124。
除了兩層階梯外，經曝光後光阻亦可產生三層階梯。舉第10A圖與第10B圖為例，第10A圖之灰階光罩300可包含第一灰階光罩圖案區313、第二灰階光罩圖案區315、完全透光區320與完全遮光區330依序排列。上述之第一灰階光罩圖案區313的透光率可為例如：10%至40%，較佳為25%至35%，第二灰階光罩圖案區315的透光率可為例如：40%至80，較佳為50%至70%，完全透光區320的透光率可為例如100%，而完全遮光區330的透光率則可為例如0%。在曝光前，先將第一灰階光罩圖案區313的邊界312其對基板100方向之投影量對應第一擋牆121之第一階梯X1 預定處之起始線X1s ，第一灰階光罩圖案區313與第二灰階光罩圖案區315的交界處314之投影量對應第一擋牆121之第二階梯X2 預定處之起始線X2s ，第二灰階光罩圖案區315與完全透光區320的交界處316之投影量對應第一擋牆121之第三階梯X3 預定處之起始線X3s ，完全遮光區330與完全透光區320的交界處332之投影量對應第一擋牆121之第一階梯X1 、第二階梯X2 與第三階梯X3 預定處之終止線Z1e 、Z2e 與Z3e ，然後進行曝光製程。
由於第一灰階光罩圖案區313與第二灰階光罩圖案區315在曝光製程中依序對應第一擋牆121之第一側壁122(或者說，貫穿孔的側壁)，第一擋牆121之第一側壁122將受到不同程度曝光量影響，所以在顯影製程後有部分光阻被顯影液洗掉而呈現階梯狀，但第一擋牆121之第二側壁124以及畫素區140因在整個曝光製程中皆對應到完全遮光區330，所以並未受到曝光作用而完全被顯影液洗去，所以畫素區140光阻無法被保留下來，接著，再進行硬烤(baking)製程，使得光阻經過硬烤過程中產生回流(reflow)現象，而完成如第10B圖的第一側壁122及第二側壁124
此外，還有其他設計可以控制曝光強度，進而使得在同一製程中，即可達成擋牆之兩側壁坡度不同之功效，在本發明其他實施方式中，製造者亦可以半透光罩(Half-Tone Mask；HTM)來曝光擋牆，同樣可以讓第一擋牆121之第一側壁122的坡度較其第二側壁124的坡度緩，也就是貫穿孔的側壁坡度較畫素區的側壁坡度緩。
以經曝光後光阻產生兩層階梯形狀為例：第11A圖之半透光罩400可包含半透光罩圖案區410、完全透光區420與完全遮光區430依序排列。上述之半透光罩圖案區410的透光率可依實際需要而定，完全透光區420的透光率可為例如100%，而完全遮光區430的透光率則可為例如0%。在曝光前，先將半透光罩圖案區410的邊界412其對基板100方向之投影量對應第一擋牆121之第一階梯X1 預定處之起始線X1s ，半透光罩圖案區410與完全透光區420的交 界處414之投影量對應第一擋牆121之第二階梯X2 預定處之起始線X2s ，並將完全遮光區430與完全透光區420的交界處432之投影量對應第一擋牆121之第一階梯X1 與第二階梯X2 預定處之終止線Z1e 與Z2e ，然後進行曝光製程。
同樣地，由於半透光罩圖案區410在曝光製程中對應第一擋牆121之第一側壁122(或者說，貫穿孔的側壁)，因此在顯影製程後，第一擋牆121之第一側壁122將僅有部分光阻被顯影液洗掉而不會全部被洗掉。但第一擋牆121之第二側壁124以及畫素區140因在整個曝光製程中皆對應到完全遮光區430，所以並未受到曝光作用而完全被顯影液洗去，所以畫素區140光阻無法被保留下來，接著，再進行硬烤(baking)製程，使得光阻經過硬烤過程中產生回流(reflow)現象，而完成如第11B圖的第一側壁122及第二側壁124。
上述之半透光罩圖案區410的設計可依實際需要而定。舉例來說，半透光罩圖案區410可為點狀或密集狀排列設計(dot/mash type)，如第12A圖及第12B圖所繪示，其中網點所標示的區域為遮光區(透光率為0%)，而白色區域為穿透區(透光率為100%)。當然，半透光罩圖案區410亦可為柵狀或線條狀排列設計(slit/line type)，如第12C圖、第12D圖、第12E圖及第12F圖所繪示，其中網點所標示的區域為遮光區(透光率為0%)，而白色區域為穿透區(透光率為100%)。
上述之擋牆的材質可為含有黑色顏料或其他有機顏料的感光性樹脂，其中黑色顏料例如可為：碳黑、鈦黑、黑 鉛、金屬氧化物、氧化鐵或氧化鈦。至於其他與圖案化擋牆相關的製程參數當視感光性樹脂的組成而異。對本實施方式而言，圖案化擋牆之曝光量可為30mJ/cm2至1000mJ/cm2或30mJ/cm2至100mJ/cm2，照度可為20mW/cm2至60mW/cm2，而曝光時間則為0.5sec至50sec。應瞭解到，以上製程參數僅為例示，且擋牆的材質亦可為導體材質或非導體材質，例如：導體材質可為銅、鉬等而非導體材質可為樹脂材質，並非用以限制本發明，本發明所屬技術領域具有通常知識者，應視實際需要彈性選擇之。
回到第3圖，在圖案化擋牆120後，製造者可在畫素區140中噴墨列印(Ink-Jet Printing；IJP)至少一色阻150。也就是說，在此步驟後，色阻150將填充於畫素區140中，提供所需的濾光功能。
參照第4圖，接著製造者可在基板100上形成一第二保護層165。此第二保護層165可全面覆蓋目前基板100上所形成的結構(例如：色阻150與擋牆120)，使其免受後續製程的影響。
上述之第一保護層160與第二保護層165的材質可為(包含但不限於)：有機層、氮化矽、氧化矽或其他適合的保護材料。此外，上述之第一保護層160與第二保護層165並非必要元件，本發明所屬技術領域具有通常知識者，應視實際需要，彈性選擇是否需形成第一保護層160與第二保護層165。
參照第5圖，然後製造者可利用微影蝕刻製程移除第一貫穿孔130中的第一保護層160與第二保護層165，使 得後續形成的透明電極180能夠與薄膜電晶體110之汲極112電性連接。具體而言，製造者可先在基板100上形成光阻170，接著再利用曝光顯影製程在光阻170上與第一貫穿孔130重疊的位置形成開口。然後，以蝕刻製程移除第一貫穿孔130中的第一保護層160與第二保護層165。待第一貫穿孔130中的第一保護層160與第二保護層165移除後，製造者可選擇移除光阻170，以利進行後續製程。
參照第6圖，接著製造者可在基板100上形成透明電極180，此透明電極180可覆蓋擋牆120、第一貫穿孔130、第二貫穿孔135與色阻150。具體而言，上述之透明電極180可透過第一貫穿孔130電性連接薄膜電晶體110之汲極112。此外，透明電極180亦可透過第二貫穿孔135，延伸至電容115之介電層118上，作為電容115之上電極119。
本發明之另一技術態樣為應用上述製造方法所製造的薄膜電晶體陣列。如第6圖所繪示，一種薄膜電晶體陣列包含基板100、薄膜電晶體110、第一擋牆121、透明電極180與色阻150。薄膜電晶體110位於基板100上。第一擋牆121位於基板100上，並在基板100上至少區隔出第一貫穿孔130與畫素區140，其中第一貫穿孔130暴露出薄膜電晶體110之汲極112。上述之第一擋牆121包含面向第一貫穿孔130之第一側壁122與面向畫素區140之第二側壁124，其中第一側壁122的坡度較第二側壁124的坡度緩。透明電極180透過第一貫穿孔130，電性連接薄膜電晶體110之汲極112。色阻150填充於畫素區140中。
此外，第6圖之薄膜電晶體陣列更可包含電容115與 第二擋牆125。電容115位於基板100上，且此電容115包含下電極117、介電層118及上電極119，其中介電層118位於下電極117與上電極119之間。第二擋牆125位於基板100上，且此第二擋牆125在基板100上區隔出畫素區140與第二貫穿孔135，其中第二貫穿孔135暴露出電容115之介電層118，而透明電極180則更透過第二貫穿孔135，延伸至電容115之介電層118上，作為電容115之上電極119。上述之第二擋牆125包含面向第二貫穿孔135之第一側壁126與面向畫素區140之第二側壁128，其中第一側壁126的坡度較第二側壁128的坡度緩。
對於第一擋牆121而言，第一側壁122與第二側壁124之間的坡度差距可為10°至60°或10°至30°。同樣地，對於第二擋牆125而言，第一側壁126與第二側壁128之間的坡度差距亦可為10°至60°或10°至30°。
此外，對於第一擋牆121而言，較佳來說，第一側壁122的坡度可為10°至70°或20°至60°，而第二側壁124的坡度則可為70°至100°或70°至90°。同樣地，對於第二擋牆125而言，第一側壁126的坡度可為10°至70°或20°至60°，而第二側壁128的坡度則可為70°至100°或70°至90°。
另外，本發明在圖案化擋牆時，可以以水平方向單獨移動光罩或基板，亦可以水平方向同向或相對方向同時移動光照及基板，使得該貫穿孔的側壁坡度較該畫素區的側壁坡度緩，本發明並不以此為限。
應瞭解到，以上所述之坡度數值均僅為例示，並非用 以限制本發明，本發明所屬技術領域具有通常知識者，應能根據實際需要，彈性選擇第一側壁與第二側壁之坡度。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
110‧‧‧薄膜電晶體
112‧‧‧汲極
115‧‧‧電容
117‧‧‧下電極
118‧‧‧介電層
119‧‧‧上電極
120‧‧‧擋牆
121‧‧‧第一擋牆
122‧‧‧第一側壁
123‧‧‧基底
124‧‧‧第二側壁
125‧‧‧第二擋牆
126‧‧‧第一側壁
128‧‧‧第二側壁
130‧‧‧第一貫穿孔
135‧‧‧第二貫穿孔
140‧‧‧畫素區
150‧‧‧色阻
160‧‧‧第一保護層
165‧‧‧第二保護層
170‧‧‧光阻
180‧‧‧透明電極
200‧‧‧光罩
210‧‧‧圖案
220‧‧‧圖案
230‧‧‧圖案
300‧‧‧灰階光罩
310‧‧‧灰階光罩圖案區
312‧‧‧邊界
313‧‧‧第一灰階光罩圖案區
314‧‧‧交界處
315‧‧‧第二灰階光罩圖案區
316‧‧‧交界處
320‧‧‧完全透光區
330‧‧‧完全遮光區
332‧‧‧交界處
400‧‧‧半透光罩
410‧‧‧半透光罩圖案區
412‧‧‧邊界
414‧‧‧交界處
420‧‧‧完全透光區
430‧‧‧完全遮光區
432‧‧‧交界處
θ1 ‧‧‧角度
θ2 ‧‧‧角度
C‧‧‧角落
C’‧‧‧角落
D‧‧‧頂點
A‧‧‧完全透光區
A210 ‧‧‧完全透光區
A220 ‧‧‧完全透光區
A230 ‧‧‧完全透光區
B‧‧‧完全遮光區
B210 ‧‧‧完全遮光區
B220 ‧‧‧完全遮光區
B230 ‧‧‧完全遮光區
B’‧‧‧完全遮光區
B’210 ‧‧‧完全遮光區
B’220 ‧‧‧完全遮光區
B’230 ‧‧‧完全遮光區
AB210 ‧‧‧交界處
AB220 ‧‧‧交界處
AB230 ‧‧‧交界處
AB’210 ‧‧‧交界
AB’220 ‧‧‧交界
AB’230 ‧‧‧交界
O210 ‧‧‧端點
O220 ‧‧‧端點
O230 ‧‧‧端點
P210 ‧‧‧端點
P220 ‧‧‧端點
P230 ‧‧‧端點
X1 ‧‧‧第一階梯
X2 ‧‧‧第二階梯
X3 ‧‧‧第三階梯
X1s ‧‧‧起始線
X2s ‧‧‧起始線
X3s ‧‧‧起始線
Z1e ‧‧‧終點線
Z2e ‧‧‧終點線
Z3e ‧‧‧終點線
第1至6圖繪示依照本發明一實施方式之薄膜電晶體陣列的製造流程剖面圖。
第7圖繪示第2圖之擋牆的放大示意圖。
第8A至8B圖繪示依照本發明一實施方式之圖案化步驟的示意圖。
第9A至9C圖繪示依照本發明另一實施方式之圖案化步驟的示意圖。
第10A至10B圖繪示依照本發明再一實施方式之圖案化步驟的示意圖。
第11A至11B圖繪示依照本發明又一實施方式之圖案化步驟的示意圖。
第12A至12F圖繪示依照本發明實施方式之半透光罩圖案區的上視圖。
100‧‧‧基板
110‧‧‧薄膜電晶體
112‧‧‧汲極
115‧‧‧電容
117‧‧‧下電極
118‧‧‧介電層
119‧‧‧上電極
120‧‧‧擋牆
121‧‧‧第一擋牆
122‧‧‧第一側壁
123‧‧‧基底
124‧‧‧第二側壁
125‧‧‧第二擋牆
126‧‧‧第一側壁
128‧‧‧第二側壁
130‧‧‧第一貫穿孔
135‧‧‧第二貫穿孔
140‧‧‧畫素區
150‧‧‧色阻
160‧‧‧第一保護層
165‧‧‧第二保護層
180‧‧‧透明電極

Claims (55)

  1. 一種薄膜電晶體陣列，包含：一基板，具有一上表面；至少一薄膜電晶體，位於該基板上；一第一擋牆，位於該基板上，並在該基板上至少區隔出一第一貫穿孔與一畫素區，該第一擋牆具有背對該基板之該上表面之一頂表面，其中該第一貫穿孔暴露出該薄膜電晶體之一汲極，且該第一擋牆包含：至少一第一側壁，面向該第一貫穿孔；以及至少一第二側壁，面向該畫素區，其中該第一側壁的坡度較該第二側壁的坡度緩；一透明電極，透過該第一貫穿孔，電性連接該薄膜電晶體之該汲極；以及一色阻，填充於該畫素區中，該色阻具有背對該基板之該上表面之一頂表面，該第一擋牆之該頂表面在該基板之該上表面上的垂直投影，與該色阻之該頂表面在該基板之該上表面上的垂直投影分開。
  2. 如請求項1所述之薄膜電晶體陣列，更包含：一電容，位於該基板上，其中該電容包含一下電極、一介電層及一上電極，且該介電層位於該下電極與該上電極之間；以及一第二擋牆，位於該基板上，該第二擋牆在該基板上區隔出一該畫素區與一第二貫穿孔，其中該第二貫穿孔暴露出該電容之一該介電層，而該透明電極更透過該第二貫 穿孔，延伸至該電容之該介電層上，作為該電容之該上電極，該第二擋牆包含：至少一第一側壁，面向該第二貫穿孔；以及至少一第二側壁，面向該畫素區，其中該第一側壁的坡度較該第二側壁的坡度緩。
  3. 如請求項1所述之薄膜電晶體陣列，其中該第一側壁與該第二側壁之間的坡度差距為10°至60°。
  4. 如請求項1所述之薄膜電晶體陣列，其中該第一側壁與該第二側壁之間的坡度差距為10°至30°。
  5. 如請求項1所述之薄膜電晶體陣列，其中該第一側壁的坡度為10°至70°。
  6. 如請求項1所述之薄膜電晶體陣列，其中該第一側壁的坡度為20°至60°。
  7. 如請求項1所述之薄膜電晶體陣列，其中該第二側壁的坡度為70°至100°。
  8. 如請求項1所述之薄膜電晶體陣列，其中該第二側壁的坡度為70°至90°。
  9. 一種薄膜電晶體陣列的製造方法，包含：在一基板上形成至少一薄膜電晶體；形成一擋牆，覆蓋該薄膜電晶體與該基板；以至少一光罩圖案化該擋牆，使得該擋牆區隔出一貫穿孔與一畫素區；在圖案化該擋牆時，以水平方向相對移動該光罩與該基板，使得該貫穿孔的側壁坡度較該畫素區的側壁坡度緩；以及在圖案化該擋牆後，於該畫素區中填充一色阻。
  10. 如請求項9所述之薄膜電晶體陣列的製造方法，其中以水平方向相對移動該光罩與該基板之步驟包含：固定該光罩的位置，並移動該基板。
  11. 如請求項9所述之薄膜電晶體陣列的製造方法，其中以水平方向相對移動該光罩與該基板之步驟包含：固定該基板的位置，並移動該光罩。
  12. 如請求項9所述之薄膜電晶體陣列的製造方法，其中以水平方向相對移動該光罩與該基板之步驟包含：移動該光罩的位置，並移動該基板位置。
  13. 如請求項9所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之步驟包含： 以該光罩之複數個不同的圖案重複曝光該擋牆。
  14. 如請求項13所述之薄膜電晶體陣列的製造方法，其中每一該些圖案包含：一第一完全遮光區，成矩形；一完全透光區，為環繞該第一完全遮光區之矩形環；以及一第二完全遮光區，為環繞該完全透光區之矩形環。
  15. 如請求項14所述之薄膜電晶體陣列的製造方法，其中該些圖案之該些第一完全遮光區的面積不同。
  16. 如請求項9所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之步驟包含：以複數個之該光罩之複數個不同的圖案重複曝光該擋牆。
  17. 如請求項16所述之薄膜電晶體陣列的製造方法，其中每一該些圖案包含：一第一完全遮光區，成矩形；一完全透光區，為環繞該第一完全遮光區之矩形環；以及一第二完全遮光區，為環繞該完全透光區之矩形環。
  18. 如請求項17所述之薄膜電晶體陣列的製造方法，其中該些圖案之該些第一完全遮光區的面積不同。
  19. 如請求項9所述之薄膜電晶體陣列的製造方法，其中水平相對移動該光罩與該基板之速率為50mm/sec至300mm/sec。
  20. 如請求項9所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之曝光量為30mJ/cm2 至1000mJ/cm2 。
  21. 如請求項9所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之照度為20mW/cm2 至60mW/cm2 。
  22. 如請求項9所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之曝光時間為0.5sec至50sec。
  23. 如請求項9所述之薄膜電晶體陣列的製造方法，其中該擋牆的材質為負型光阻。
  24. 如請求項9所述之薄膜電晶體陣列的製造方法，其中填充該色阻之步驟包含：在該畫素區中噴墨列印(Ink-Jet Printing；IJP)該色阻。
  25. 如請求項9所述之薄膜電晶體陣列的製造方法，更 包含：形成一透明電極，覆蓋該擋牆、該貫穿孔與該色阻。
  26. 一種薄膜電晶體陣列的製造方法，包含：在一基板上形成至少一薄膜電晶體；形成一擋牆，覆蓋該薄膜電晶體與該基板；以一灰階光罩(Gray-Tone Mask；GTM)或一半透光罩(Half-Tone Mask；HTM)圖案化該擋牆，使得該擋牆區隔出一貫穿孔與一畫素區，其中該貫穿孔的側壁坡度較該畫素區的側壁坡度緩；以及在圖案化該擋牆後，於該畫素區中填充一色阻。
  27. 如請求項26所述之薄膜電晶體陣列的製造方法，其中該灰階光罩包含一灰階光罩圖案區，對應該貫穿孔的側壁。
  28. 如請求項27所述之薄膜電晶體陣列的製造方法，其中該灰階光罩圖案區的透光率為10%至80%。
  29. 如請求項27所述之薄膜電晶體陣列的製造方法，其中該灰階光罩圖案區的透光率為30%至50%。
  30. 如請求項27所述之薄膜電晶體陣列的製造方法，其中該灰階光罩包含一完全遮光區，對應該畫素區的側壁。
  31. 如請求項26所述之薄膜電晶體陣列的製造方法，其中該灰階光罩包含一第一灰階光罩圖案區與一第二灰階光罩圖案區，依序對應該貫穿孔的側壁。
  32. 如請求項31所述之薄膜電晶體陣列的製造方法，其中該第一灰階光罩圖案區的透光率為10%至40%。
  33. 如請求項31所述之薄膜電晶體陣列的製造方法，其中該第一灰階光罩圖案區的透光率為25%至35%。
  34. 如請求項31所述之薄膜電晶體陣列的製造方法，其中該第二灰階光罩圖案區的透光率為40%至80%。
  35. 如請求項31所述之薄膜電晶體陣列的製造方法，其中該第二灰階光罩圖案區的透光率為50%至70%。
  36. 如請求項26所述之薄膜電晶體陣列的製造方法，其中該半透光罩包含一半透光罩圖案區，對應該貫穿孔的側壁。
  37. 如請求項36所述之薄膜電晶體陣列的製造方法，其中該半透光罩包含一完全遮光區，對應該畫素區的側壁。
  38. 如請求項26所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之曝光量為30mJ/cm2 至1000mJ/cm2 。
  39. 如請求項26所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之照度為20mW/cm2 至60mW/cm2 。
  40. 如請求項26所述之薄膜電晶體陣列的製造方法，其中圖案化該擋牆之曝光時間為0.5sec至50sec。
  41. 如請求項26所述之薄膜電晶體陣列的製造方法，其中該擋牆的材質為負型光阻。
  42. 如請求項26所述之薄膜電晶體陣列的製造方法，其中填充該色阻之步驟包含：在該畫素區中噴墨列印(Ink-Jet Printing；IJP)該色阻。
  43. 如請求項26所述之薄膜電晶體陣列的製造方法，更包含：形成一透明電極，覆蓋該擋牆、該貫穿孔與該色阻。
  44. 一種薄膜電晶體陣列，包含：一基板，具有一上表面；至少一薄膜電晶體，位於該基板上；一色阻，位於該基板上，且該色阻具有背對該基板之 該上表面之一頂表面；一第一擋牆，位於該基板上，並至少介於一第一貫穿孔與該色阻之間，該第一擋牆具有背對該基板之該上表面之一頂表面，其中該第一貫穿孔暴露出該薄膜電晶體之一汲極，該第一擋牆之該頂表面在該基板之該上表面上的垂直投影，與該色阻之該頂表面在該基板之該上表面上的垂直投影互不重疊，且該第一擋牆包含：至少一第一側壁，面向該第一貫穿孔；以及至少一第二側壁，面向該色阻，其中該第一側壁的坡度較該第二側壁的坡度緩；以及一透明電極，透過該第一貫穿孔，電性連接該薄膜電晶體之該汲極。
  45. 如請求項44所述之薄膜電晶體陣列，更包含：一電容，位於該基板上，其中該電容包含一下電極、一介電層及一上電極，且該介電層位於該下電極與該上電極之間；以及一第二擋牆，位於該基板上，並至少介於一第二貫穿孔與該色阻之間，其中該第二貫穿孔暴露出該電容之一該介電層，而該透明電極更透過該第二貫穿孔，延伸至該電容之該介電層上，作為該電容之該上電極，該第二擋牆包含：至少一第一側壁，面向該第二貫穿孔；以及至少一第二側壁，面向該色阻，其中該第一側壁的坡度較該第二側壁的坡度緩。
  46. 如請求項44所述之薄膜電晶體陣列，其中該第一側壁與該第二側壁之間的坡度差距為10°至60°。
  47. 如請求項44所述之薄膜電晶體陣列，其中該第一側壁與該第二側壁之間的坡度差距為10°至30°。
  48. 如請求項44所述之薄膜電晶體陣列，其中該第一側壁的坡度為10°至70°。
  49. 如請求項44所述之薄膜電晶體陣列，其中該第二側壁的坡度為70°至100°。
  50. 一種薄膜電晶體陣列，包含：一基板；至少一薄膜電晶體，位於該基板上；一第一擋牆，位於該基板上，並在該基板上至少區隔出一第一貫穿孔與一畫素區，其中該第一貫穿孔暴露出該薄膜電晶體之一汲極，且該第一擋牆包含：至少一第一側壁，面向該第一貫穿孔；以及至少一第二側壁，面向該畫素區，其中該第一側壁的坡度較該第二側壁的坡度緩；一透明電極，透過該第一貫穿孔，電性連接該薄膜電晶體之該汲極；以及 一色阻，填充於該畫素區中，該色阻並未為該第一擋牆所覆蓋。
  51. 如請求項50所述之薄膜電晶體陣列，更包含：一電容，位於該基板上，其中該電容包含一下電極、一介電層及一上電極，且該介電層位於該下電極與該上電極之間；以及一第二擋牆，位於該基板上，該第二擋牆在該基板上區隔出一該畫素區與一第二貫穿孔，其中該第二貫穿孔暴露出該電容之一該介電層，而該透明電極更透過該第二貫穿孔，延伸至該電容之該介電層上，作為該電容之該上電極，該第二擋牆包含：至少一第一側壁，面向該第二貫穿孔；以及至少一第二側壁，面向該畫素區，其中該第一側壁的坡度較該第二側壁的坡度緩。
  52. 如請求項50所述之薄膜電晶體陣列，其中該第一側壁與該第二側壁之間的坡度差距為10°至60°。
  53. 如請求項50所述之薄膜電晶體陣列，其中該第一側壁與該第二側壁之間的坡度差距為10°至30°。
  54. 如請求項50所述之薄膜電晶體陣列，其中該第一側壁的坡度為10°至70°。
  55. 如請求項44所述之薄膜電晶體陣列，其中該第二側壁的坡度為70°至100°。
TW098122805A 2009-07-06 2009-07-06 薄膜電晶體陣列及其製造方法 TWI463659B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098122805A TWI463659B (zh) 2009-07-06 2009-07-06 薄膜電晶體陣列及其製造方法
US12/648,127 US8860026B2 (en) 2009-07-06 2009-12-28 Thin film transistor array and method for manufacturing the same
US14/450,346 US9048290B2 (en) 2009-07-06 2014-08-04 Method for manufacturing thin film transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098122805A TWI463659B (zh) 2009-07-06 2009-07-06 薄膜電晶體陣列及其製造方法

Publications (2)

Publication Number Publication Date
TW201103146A TW201103146A (en) 2011-01-16
TWI463659B true TWI463659B (zh) 2014-12-01

Family

ID=43412145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122805A TWI463659B (zh) 2009-07-06 2009-07-06 薄膜電晶體陣列及其製造方法

Country Status (2)

Country Link
US (2) US8860026B2 (zh)
TW (1) TWI463659B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102022123B1 (ko) * 2012-09-05 2019-09-17 리쿠아비스타 비.브이. 표시기판, 이의 제조방법 및 이를 포함하는 전기습윤 표시패널
TWI553881B (zh) * 2014-06-06 2016-10-11 群創光電股份有限公司 薄膜電晶體基板
TWI602477B (zh) * 2016-11-29 2017-10-11 華邦電子股份有限公司 用於電子元件的圖案結構及其製造方法
CN108122731A (zh) 2016-11-29 2018-06-05 华邦电子股份有限公司 用于电子组件的图案结构及其制造方法
CN107275195B (zh) * 2017-07-18 2019-12-31 京东方科技集团股份有限公司 膜层图案化方法、阵列基板及其制作方法
US10578784B2 (en) * 2017-09-04 2020-03-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Color-filter on array (COA) display panel, manufacturing method thereof and COA display device
CN114336276B (zh) * 2022-03-15 2022-07-12 度亘激光技术（苏州）有限公司 电极接触窗口的制作方法及半导体结构制备方法
CN114628877B (zh) * 2022-03-15 2023-05-26 度亘激光技术（苏州）有限公司 半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150809A1 (en) * 2003-01-30 2004-08-05 Chih-Chin Chang [mask for fabricating a contact and contact process thereof]
US20040183084A1 (en) * 2003-01-17 2004-09-23 Reiko Wachi Substrate for electro-optical device, method of manufacturing substrate for electro-optical device, electro-optical device and electronic apparatus
TW200632560A (en) * 2005-01-05 2006-09-16 Sekisui Chemical Co Ltd Silicon-containing photosensitive composition, manufacturing method of thin film pattern using the same, protection film for electronic machine, gate insulation film and thin film transistor
TW200841104A (en) * 2007-04-10 2008-10-16 Au Optronics Corp Array substrate and method for manufacturing the same
TW200910021A (en) * 2007-07-12 2009-03-01 Hoya Corp Pattern forming method, method of manufacturing a thin-film transistor substrate, method of manufacturing a liquid crystal display, and photomask

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0977076B1 (en) 1998-07-31 2008-01-23 Canon Kabushiki Kaisha Color filter, production process of color filter, liquid crystal display device using the color filter, and production process of black matrix
CN101034222A (zh) 2003-01-17 2007-09-12 精工爱普生株式会社 液晶显示装置及其制造方法和电子设备
JP2005014043A (ja) 2003-06-26 2005-01-20 Nitto Denko Corp 凹部形成方法、光学フィルムの製造方法及び液晶表示装置
KR100978950B1 (ko) 2003-12-01 2010-08-31 엘지디스플레이 주식회사 액정표시장치
KR100607519B1 (ko) * 2004-05-24 2006-08-02 엘지.필립스 엘시디 주식회사 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법
JP2006215226A (ja) 2005-02-03 2006-08-17 Seiko Epson Corp 電気光学装置及びその製造方法、電気光学装置用基板の製造方法、並びに電子機器
KR101281877B1 (ko) * 2006-09-18 2013-07-03 엘지디스플레이 주식회사 칼라 필터 어레이 패널 및 그 제조 방법
TWI339443B (en) 2007-04-13 2011-03-21 Au Optronics Corp A pixel and a storage capacitor of the pixel and a method of forming thereof
CN100550396C (zh) 2007-04-26 2009-10-14 友达光电股份有限公司 像素及其形成方法、存储电容、显示面板及光电装置
US7928527B2 (en) * 2008-06-04 2011-04-19 International Business Machines Corporation Delamination and crack resistant image sensor structures and methods
KR101322267B1 (ko) * 2008-06-12 2013-10-25 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183084A1 (en) * 2003-01-17 2004-09-23 Reiko Wachi Substrate for electro-optical device, method of manufacturing substrate for electro-optical device, electro-optical device and electronic apparatus
US20040150809A1 (en) * 2003-01-30 2004-08-05 Chih-Chin Chang [mask for fabricating a contact and contact process thereof]
TW200632560A (en) * 2005-01-05 2006-09-16 Sekisui Chemical Co Ltd Silicon-containing photosensitive composition, manufacturing method of thin film pattern using the same, protection film for electronic machine, gate insulation film and thin film transistor
TW200841104A (en) * 2007-04-10 2008-10-16 Au Optronics Corp Array substrate and method for manufacturing the same
TW200910021A (en) * 2007-07-12 2009-03-01 Hoya Corp Pattern forming method, method of manufacturing a thin-film transistor substrate, method of manufacturing a liquid crystal display, and photomask

Also Published As

Publication number Publication date
US9048290B2 (en) 2015-06-02
US20140342554A1 (en) 2014-11-20
US20110001138A1 (en) 2011-01-06
TW201103146A (en) 2011-01-16
US8860026B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
TWI463659B (zh) 薄膜電晶體陣列及其製造方法
US10012905B2 (en) Device substrate and fabricating method thereof
CN105514125A (zh) 一种阵列基板、其制备方法及显示面板
JP5245303B2 (ja) カラーフィルタ基板の製造方法及び液晶表示装置の製造方法
JP5292383B2 (ja) 液晶ディスプレー下基板の製造方法
KR20060059194A (ko) 액티브 매트릭스형 표시장치용 포토마스크 및 그 제조방법
CN108538856B (zh) 阵列基板及阵列基板的制作方法
JP2008158485A (ja) カラーフィルター層を製作する方法
CN110114882B (zh) 显示基板、显示装置、掩模板和制造方法
CN101604104B (zh) 薄膜晶体管阵列及其制造方法
WO2014153866A1 (zh) 一种掩膜板及其制造方法
WO2019104825A1 (zh) 一种彩色滤光膜基板及其制备方法
TWI569090B (zh) 相位移遮罩及使用該相位移遮罩之抗蝕劑圖案形成方法
US10942403B2 (en) Display substrate and display apparatus
WO2014030581A1 (ja) カラーフィルタ基板、及び、その製造方法
JP2020519958A (ja) フォトマスク構造及びアレイ基板の製造方法
KR102421913B1 (ko) 노광 방법, 이를 수행하기 위한 노광 장치 및 이를 이용한 표시 기판의 제조방법
KR102195580B1 (ko) 위상 반전 마스크, 이를 이용한 패턴 형성 방법 및 이를 이용한 표시 패널의 제조 방법
KR20160038189A (ko) 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
KR20150029997A (ko) 하프톤 마스크 및 이를 이용한 표시장치의 제조방법
KR102004399B1 (ko) 패턴 형성용 광 마스크
CN106292198B (zh) 阵列基板制造方法
KR100892582B1 (ko) 칼라 필터 기판 및 이의 제조 방법
JP2007121484A (ja) 液晶表示装置用のカラーフィルタ形成基板の製造方法および該製造方法に用いられる露光用マスク
KR20080000977A (ko) 포토마스크 및 그 형성방법