TWI444632B - 微小間距測試載板結構之製法 - Google Patents

Description

微小間距測試載板結構之製法

本發明有關於一種測試載板結構之製法，尤指一種用於積體電路上或封裝後用以測試的微小間距測試載板結構之製法。

請參考圖1至圖3所示，一般的垂直式晶圓測試結構包含有連接測試設備的印刷電路板2A、及連接印刷電路板2A的測試載板1A，該測試載板1A連接有多個晶圓測試探針11A，以供測試移動載台3A上的晶圓4A，其中測試載板1A可區分為(1)多層陶瓷基板1B(Multi Layer Ceramic，MLC)，如圖2所示；(2)多層有機基板1C(Multi Layer Organic，MLO)，如圖3所示。但是兩者製程差異頗大，如多層陶瓷基板(MLC)必須採用低溫共燒多層陶瓷(LTCC)製程製作，使用生胚材料(Green Tape)，搭配印刷製程及高溫的燒結，才可以製程成品，通常層數很高，價格很高。而多層有機基板(MLO)則是利用印刷電路板(PCB)製程就可完成，其線路微細化雖可透過投資微影設備以達成，但盲孔的加工仍採用雷射鑽孔加工，在材料及加工能力將會有所限制。

就測試用的MLC載板而言，一般設計多採用單一顆晶粒(Single DUT)或一對晶粒(Dual DUT)做測試，當I/O測點過多或是多顆晶粒(Multi DUT)測試，設計變相對複雜，且採用印刷方式的線寬最小為100微米，導致佈線密度有限，必須以增加層數來分散線路的佈排密度，所以層數有可能高達50層以上。加上每層都必須用雷射加工打孔，並用銀 膏塞孔及印製線路，故相對成本高，交期也長。

而測試用的MLO載板可採用PCB製程及材料，但對於微小間距加工，增層材料有所限制。當採用含玻璃纖維的材料經過雷射鑽孔，往往導致電鍍後會產生燈蕊效應而短路報廢。若採用量產封裝用的覆晶載板材料(Ajinomoto Build-up Film，ABF)，其並無玻璃纖維，但採用該材料必須投資昂貴的壓合設備、昂貴的化銅設備及藥水，並非一般樣品廠(如：測試用載板廠)可負擔。

當封裝的發展趨向覆晶式封裝(Flip Chip Package)，其I/O的排列方式呈球型陣列式(Ball Grid Array)，因此要對應達到具微小間距測試能力的製程重點是開孔要微小化，並呈陣列式排列，但無玻璃纖維材料經過二氧化碳(CO2)雷射或紫外光(UV)雷射鑽孔加工後，需再經去膠渣(Desmear)流程，嚴重造成開孔孔徑擴大問題，成品的間距約只能達到140微米。或許雷射加工的參數可再優化，讓孔徑再縮小，甚至不需作去膠渣，但材料的玻璃轉移溫度(Tg)不夠高(約150℃)，且熱膨脹係數太大(CTE約250ppm/℃)，對於後續產品組裝品質的可靠度將是很大的疑慮。

緣是，本發明人有感上述問題之可改善，乃潛心研究並配合學理之運用，而提出一種設計合理且有效改善上述問題之本發明。

本發明在於提供一種微小間距測試載板結構之製法，能有效縮小介電層開孔之孔徑，以進一步達到具微小間距測試能力。

為達上面所描述的，本發明提供一種微小間距測試 載板結構之製法，係包括：提供一核心基板，其相對表面分別形成一第一線路層及一第二線路層，該第一線路層電性連接於該第二線路層；形成一感光性介電層覆蓋於該核心基板及該第一線路層之表面；利用曝光顯影方式形成多個呈等間距排列的開孔於該第一感光性介電層中，以顯露部分第一線路層；透過濺鍍方式形成一導電層覆蓋於該感光性介電層表面及該些開孔內；透過電鍍方式形成一金屬層填充於該些開孔內；移除顯露於該感光性介電層表面之該導電層；研磨顯露於該第一感光性介電層表面之該金屬層，以形成多個第一導電盲孔，該些第一導電盲孔分別具有一接觸墊，且電性連接於該第一線路層；以及於該第一感光性介電層上形成有增層結構，該增層結構包含至少一第二感光性介電層、形成於該第二感光性介電層中的多個第二導電盲孔且該些第二導電盲孔係分別疊設於該些第一導電盲孔且電性連接於該第一線路層。

本發明復提供一種微小間距測試載板結構之製法，係包括：提供一核心基板，其相對表面分別形成一第一線路層及一第二線路層，該第一線路層電性連接於該第二線路層；形成一感光性介電層覆蓋於該核心基板及該第一線路層之表面；利用曝光顯影方式形成多個呈等間距排列的開孔於該第一感光性介電層中，以顯露部分第一線路層；透過濺鍍方式形成一導電層覆蓋於該感光性介電層表面及該些開孔內；透過電鍍方式形成一金屬層覆蓋於該第一感光性介電層的整個表面及充佈於該些開孔內；一併移除該第一感光性介電層表面之部分該金屬層及該 導電層；研磨顯露於該第一感光性介電層表面之部分該金屬層，以形成多個第一導電盲孔，該些第一導電盲孔分別具有一接觸墊，且電性連接於該第一線路層；以及於該第一感光性介電層上形成有增層結構，該增層結構包含至少一第二感光性介電層、形成於該第二感光性介電層中的多個第二導電盲孔，且該些第二導電盲孔係分別疊設於該些第一導電盲孔且電性連接於該第一線路層。

承上所述，藉由本發明之微小間距測試載板結構之製法，有效縮小開孔之孔徑，以使該些導電盲孔呈微小間距排列，以進一步達到具微小間距測試能力。

為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式均為簡化之示意圖僅提供參考與說明用，其數目、形狀、佈局並非用來對本創作加以限制者。

[第一實施例]

請參閱圖4A至4G，此為本發明之微小間距測試載板結構製法第一實施例之流程示意圖。

如圖4A所示，首先提供一核心基板10，其上、下表面分別形成一第一線路層101及一第二線路層102，該第一線路層101藉由導電通孔103電性連接於該第二線路層102。本實施例中，提供的核心基板10為雙面的核心基板， 但其層數及線路的佈局並不限制於此，如圖9A至9D所示，可依據設計需求而決定為另一種雙面的核心基板10a；結合多層壓合的核心基板10b；另一種結合多層壓合的核心基板10c；或結合多次多層壓合的的核心基板10d。

如圖4B所示，形成一第一感光性介電層21覆蓋於該核心基板10及該第一線路層101之表面。詳細來說，該第一感光性介電層21是透過印刷或塗佈方式所形成，且該第一感光性介電層21為具有高阻值之感光介電材料。

如圖4C所示，利用曝光顯影方式形成多個呈微小間距排列的第一開孔211於第一感光性介電層中21，以顯露部分第一線路層101。更詳細的說，經由感光介電材料的感光效果並透過曝光顯影方式形成具有62.5微米以下孔徑d的第一開孔211，且該些第一開孔211可為陣列式排列。換言之，本發明利用曝光顯影方式可使第一開孔211微小化，而孔徑d可依據感光材料膜厚薄進行孔徑d的增減，在實務上，最終取決於曝光設備的曝光能力，優點為無需以雷射加工形成開孔，不會造成第一開孔211之孔徑d擴大問題，且不會因形成膠渣而影響可靠度，能通過斷短路電性測試，並且省下雷射鑽孔的時間，可提昇生產效率與生產品質。

如圖4D所示，透過濺鍍方式形成一導電層212覆蓋於該第一感光性介電層21表面及該些第一開孔211內。需說明的是，由於第一感光性介電層21本身是光滑面，沒有導電物質存在，因此本發明以直流電濺鍍方式形 成導電層212以增強結合力，該導電層212為具有導電性的金屬薄膜。

如圖4E所示，先依據一預定之線路圖騰(圖略)進行曝光顯影，並將光阻213覆蓋於第一感光性介電層21表面上非線路圖騰的區域，做為之後電鍍時的遮蔽，再透過電鍍方式形成一第一金屬層22，並填充於第一開孔211內。需說明的是，藉由導電層212的傳導電流，電鍍沉積銅於第一開孔211內以形成第一金屬層22，上述導電層212的材質係選自鉻合金、銅、鈦及鎢所組成的群組，但不加以限定。此外電鍍之材料，較佳為銅，但不限於此，可為金、銀、及錫等金屬材料或合金材料。

如圖4F、圖4G所示，移除顯露於第一感光性介電層21表面之光阻213、導電層212，並研磨顯露於該第一感光性介電層21表面之第一金屬層22，以形成多個第一導電盲孔221，該些第一導電盲孔分別具有一第一連接墊222，且電性連接於第一線路層101。

[第二實施例]

請參閱圖5A至5G，此為本發明之微小間距測試載板結構製法第二實施例之流程示意圖。與上述第一實施例的差異在於，如圖5E至圖5G所示，透過電鍍方式形成一第一金屬層22覆蓋於第一感光性介電層21的整個表面及充佈於該些第一開孔211內，並透過蝕刻方式一併移除該第一感光性介電層21表面之部分第一金屬層22及導電層212，並研磨部分顯露於該第一感光性介電層21表面之第一金屬層22，以形成多個第一導電盲孔221，該些第一導電盲孔221分別具有一連接墊222，且電性 連接於第一線路層101。需說明的是，導電層212主要是採濺鍍薄膜加工，依據電阻公式R=ρ(L/A)，當厚度(A)變薄，將產生較大的DC電阻，因藉由導電層212電阻變高，使其電鍍沉積速率會變慢，進而使第一金屬層22厚度的均勻性變好，對線路蝕刻更有幫助。

至此，可依設計需求重複上述第一實施例圖4B至圖4G或第二實施例圖5B至圖5G之流程，製作出增層結構，以完成本發明之雙面或多層板雙面增層與雙面或多層板單面增層。

[第三實施例]

請參閱圖6A至6F，此為依上述第一或第二實施例之製法延伸形成本發明第三實施例之微小間距測試載板結構之雙面板雙面增層的製法。

如圖6A所示，提供一核心基板10，該核心基板10為雙面核心基板，其上、下表面分別形成一第一線路層101及一第二線路層102，該第一線路層101藉由導電通孔103電性連接於該第二線路層102。

如圖6B所示，形成一第一感光性介電層21及一第二感光性介電層31分別覆蓋於核心基板10的上、下表面及第一、第二線路層101、102之表面。

如圖6C所示，於第一感光性介電層21中及第二感光性介電層31中分別形成多個第一開孔211及多個第二開孔311，以分別顯露部分第一線路層101及第二線路層102，且該些第一、第二開孔211、311之孔徑d小於62.5微米。

如圖6D所示，於該些第一開孔211及該些第二開 孔311分別形成多個第一導電盲孔221及多個第二導電盲孔321。每一第一導電盲孔221及每一第二導電盲孔321分別具有一第一連接墊222及一第二連接墊322。

如圖6E所示，於第一感光性介電層21上及第二感光性介電層31上分別形成有增層之結構100、200。增層之結構100包含一第三感光性介電層41、一最外層之第五感光性介電層61、形成於該第三感光性介電層41中的多個第三導電盲孔421、及形成於該最外層之第五感光性介電層61中的多個第五導電盲孔621。覆蓋第三感光性介電層41於第一感光性介電層21，覆蓋最外層之第五感光性介電層61於第三感光性介電層41。其中，該些第三導電盲孔421係分別疊設於該些第一導電盲孔221，該些第五導電盲孔621係分別疊設於該些第三導電盲孔421。

增層之結構200包含一第四感光性介電層51、一另一最外層之第六感光性介電層71、形成於該第四感光性介電層51中的多個第四導電盲孔521、及形成於另一最外層之第六感光性介電層71中的多個第六導電盲孔721。覆蓋第四感光性介電層51於第二感光性介電層31，覆蓋另一最外層之第六感光性介電層71於第四感光性介電層51。其中，該些第四導電盲孔521係分別疊設於該些第二導電盲孔321，該些第六導電盲孔721係分別疊設於該些第四導電盲孔521。

最外層之第五感光性介電層61為本實施例之微小間距測試載板之測試端(亦即測試載板之C4面)，形成有多個測試端連接墊622，以供多個晶圓測試探針11A(如圖1)電 性連接於該些測試端連接墊622的中央處，該些測試端連接墊622呈矩陣式排列(如圖6F)，或為環繞式排列(如圖6G)且每一測試端連接墊622的中央與每一相鄰之測試端連接墊622的中央之間的間距D小於等於140微米，藉由此晶圓測試探針之間距D，可達到具微小間距測試能力。

另一最外層之第六感光性介電層71為本實施例之微小間距測試載板之植球端(亦即測試載板之BGA面)，形成有多個植球端連接墊722，且覆蓋有一防焊層80，該些植球端連接墊722各植設有錫球81，以供電性接至測試設備的印刷電路板2A(如圖1)，而電性接至測試設備的方式並不以焊接方式為限。

[第四實施例]

請參閱圖7A至7E，此為依上述第一或第二實施例之製法延伸形成本發明之微小間距測試載板結構之多層板單面增層的製法。

如圖7A所示，提供一核心基板10”，該核心基板10”為多層核心基板，其上、下表面分別形成一第一線路層101”及一第二線路層102”，該第一線路層101”電性連接於該第二線路層102”。更進一步說明的是，透過多層核心基板的設計，可將一般線路較寬的信號層、電源層、及接地層，利用傳統PCB製程(如蝕刻)，形成圖形化信號層(未圖示)、圖形化電源層(未圖示)、及圖形化接地層(未圖示)，並做整體性的壓合形成多層核心基板，且使圖形化信號層、圖形化電源層、及圖形化接地層電性連接於第一、第二線路層101”、102”。

如圖7B所示，形成有一第一感光性介電層21”覆蓋 於核心基板10”表面及第一線路層101”之表面。

如圖7C所示，於第一感光性介電層21”中形成多個第一開孔211”，以顯露部分第一線路層101”，且每一開孔211”之孔徑d小於62.5微米。

如圖7D所示，於該些第一開孔211”形成多個第一導電盲孔221”，且每一第一導電盲孔221”具有一第一連接墊222”。

如圖7E所示，於第一感光性介電層21”上，形成有增層結構100”，該增層結構100”包含一第二感光性介電層31”、一最外層之第三感光性介電層41”、形成於該第二感光性介電層31”中的多個第二導電盲孔321”、及形成於最外層之第三感光性介電層41”中的多個第三導電盲孔421”。覆蓋第二感光性介電層31”於第一感光性介電層21”，覆蓋最外層之第三感光性介電層41”於第二感光性介電層31”。其中，該些第二導電盲孔321”係分別疊設於該些第一導電盲孔221”，該些第三導電盲孔421”係分別疊設於該些第二導電盲孔321”。

最外層之第三感光性介電層41”為本實施例之微小間距測試載板之測試端，形成有多個測試端連接墊422”。以供電性連接多個晶圓測試探針11A(如圖1)，且每一測試端連接墊422”的中央與每一相鄰之測試端連接墊422的中央之間的間距D小於等於140微米，在實務上，取決於待測晶圓而定，藉由此晶圓測試探針之間距D，可達到具微小間距測試能力。

第二線路層102”為本實施例之微小間距測試載板之植球端，且覆蓋有一防焊層80”，該第二線路層102”植設 有多個錫球81”，以供電性接至測試設備的印刷電路板2A(如圖1)，而電性接至測試設備的方式並不以焊接方式為限。

[第五實施例]

請參閱圖8及圖8A，此為本實施例之微小間距測試載板之部分增層結構之製法的示意圖。與上述實施例的差異在於，增層結構100a包含一內層感光性介電層31a、一外層感光性介電層41a，利用曝光顯影方式在增層結構100a之外層感光性介電層41a形成有一凹槽43a，該凹槽43a顯露由部分內層導電盲孔321a之內層連接墊322a延伸形成的內層線路層3221a，以供嵌入電子元件，如電阻、電容或電感等，且該凹槽43a形成位置接近待測試物(DUT)的內層線路層3221a，藉由縮短路徑，有助於電性品質之提升，並依據嵌入各種電子元件之特性，可達到射頻(RF)調協、濾波、電源完整性(Power Integration)等各項功能的設計需求。

綜合以上所述，本發明的優點至少在於：

(1)降低成本及工時：本發明採用曝光顯影製程，可同時省下多層有機載板(MLO)製程中的黑化、壓合及雷射鑽孔的時間，並可結合線路加成法製作，亦有助於縮減整體線寬/線距，可提高佈線的密度，也可省下多層陶瓷載板(MLC)銀膏印製線路的成本及工時，並有效降低層數的安排。

(2)縮小孔徑且不需去膠渣：本發明採用感光性材料做為介電層，不需經過機械加工，並採用曝光顯影製程來加工，不需經過去膠渣流程，可解決孔徑擴大問題，另外盲孔的加工作業時間也可縮短。

(3)增加待測物(Device Under Test)的測試數量：縮小孔徑使間距更小，有助於呈微小間距之線路安排，可提高各層線路設計的密度，並有助於多個待測物(Multi DUT)設計之佈局。

(4)電源優化：本發明利用感光性介電材料之特性，在接近待測物(DUT)端，透過曝光顯影形成一個凹槽，以將電子元件內嵌在線路層上，可比一般的佈局更佳化，以提升電源完整性。

(5)增加產品應用範圍：利用感光性介電材料的玻璃轉移溫度(Tg)約200℃，因此對於選用的板材將不會有太多限制，可採用陶瓷材料或印刷電路板材料，故多層陶瓷基板(MLC)或多層有機基板(MLO)產品都可以應用本發明之製法。

(習知技術)

1A‧‧‧測試載板

11A‧‧‧晶圓測試探針

1B‧‧‧多層陶瓷基板

1C‧‧‧多層有機基板

2A‧‧‧印刷電路板

3A‧‧‧移動載台

4A‧‧‧晶圓

(本發明)

10、10”、10a、10b、10c、10d‧‧‧核心基板

101、101”‧‧‧第一線路層

102、102”‧‧‧第二線路層

103、103”‧‧‧導電通孔

21、21”‧‧‧第一感光性介電層

211、211”‧‧‧第一開孔

212‧‧‧導電層

213‧‧‧光阻

22、22”‧‧‧第一金屬層

221、221”‧‧‧第一導電盲孔

222、222”‧‧‧第一連接墊

31、31”‧‧‧第二感光性介電層

311‧‧‧第二開孔

32‧‧‧第二金屬層

321、321”‧‧‧第二導電盲孔

322‧‧‧第二連接墊

100、100”、100a、200‧‧‧增層結構

41、41”‧‧‧第三感光性介電層

421、421”‧‧‧第三導電盲孔

51‧‧‧第四感光性介電層

521‧‧‧第四導電盲孔

61‧‧‧第五感光性介電層

621‧‧‧第五導電盲孔

622‧‧‧測試端連接墊

71‧‧‧第六感光性介電層

721‧‧‧第六導電盲孔

722、422”‧‧‧植球端連接墊

80、80”‧‧‧防焊層

81、81”‧‧‧錫球

d‧‧‧孔徑

D‧‧‧間距

31a‧‧‧內層感光性介電層

321a‧‧‧內層導電盲孔

322a‧‧‧內層連接墊

3221a‧‧‧內層線路層

41a‧‧‧外層感光性介電層

422a‧‧‧測試端連接墊

43a‧‧‧凹槽

圖1，為習知技術之垂直式晶圓測試結構的側視示意圖。

圖2，為習知技術之測試載板為多層陶瓷基板的剖面示意圖。

圖3，為習知技術之測試載板為多層有機基板的剖面示意圖。

圖4A至4G，為本發明之微小間距測試載板結構之製法第一實施例的流程示意圖。

圖5A至5G，為本發明之微小間距測試載板結構之製法第二實施例的流程示意圖。

圖6A至6G，為本發明之微小間距測試載板結構之雙面增層之製法的流程示意圖。

圖7A至7E，為本發明之微小間距測試載板結構之單面增 層之製法的流程示意圖。

圖8，為本發明之微小間距測試載板之局部的增層結構之製法的示意圖。

圖8A，為本發明之微小間距測試載板之局部的增層結構之製法的俯視示意圖。

圖9A，為本發明之微小間距測試載板之核心基板為另一種雙面的核心基板的剖面示意圖。

圖9B，為本發明之微小間距測試載板之核心基板為結合多層壓合的核心基板的剖面示意圖。

圖9C，為本發明之微小間距測試載板之核心基板為另一種結合多層壓合的核心基板的剖面示意圖。

圖9D，為本發明之微小間距測試載板之核心基板為結合多次多層壓合的的核心基板的剖面示意圖。

10‧‧‧核心基板

101‧‧‧第一線路層

102‧‧‧第二線路層

103‧‧‧導電通孔

21‧‧‧第一感光性介電層

22‧‧‧第一金屬層

211‧‧‧第一開孔

221‧‧‧第一導電盲孔

222‧‧‧第一連接墊

31‧‧‧第二感光性介電層

32‧‧‧第二金屬層

311‧‧‧第二開孔

321‧‧‧第二導電盲孔

322‧‧‧第二連接墊

Claims (10)

1. 一種微小間距測試載板結構之製法，包括下列步驟：提供一核心基板，其相對表面分別形成一第一線路層及一第二線路層，該第一線路層電性連接於該第二線路層；形成一感光性介電層覆蓋於該核心基板之表面；利用曝光顯影方式形成多個開孔於該感光性介電層中，以顯露部分該第一線路層；透過濺鍍方式形成一導電層覆蓋於該感光性介電層表面及該些開孔內；將光阻覆蓋於該感光性介電層表面上，並依據一預定之線路圖騰進行曝光顯影；依據該預定之線路圖騰，透過電鍍方式形成一金屬層填覆於該些開孔及該感光性介電層表面上；移除顯露於該感光性介電層表面之該光阻及該導電層；以及於該感光性介電層上形成有增層之結構，該增層之結構包含形成至少一增層之感光性介電層；其中形成於該些感光性介電層中有多個導電盲孔，且該些導電盲孔係分別疊設於該第一線路層。
2. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，其中該核心基板為雙面核心基板或多層核心基板。
3. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，其中該線路圖騰利用蝕刻或加成方式形成。
4. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，其中每一該開孔之孔徑小於等於62.5微米。
5. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，其中每一該導電盲孔的中央與每一該相鄰導電盲孔的中央之間的間距小於等於140微米。
6. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，進一步包括形成一最外層之感光性介電層於該增層之結構，並於該最外層之感光性介電層中形成至少一凹槽，以供嵌設電子元件。
7. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，其中該嵌設之電子元件為電阻、電容、電感或其組合。
8. 如申請專利範圍第6項所述之微小間距測試載板結構之製法，進一步包括形成多個測試端連接墊於該最外層之感光性介電層，且該些測試端連接墊呈矩陣式排列或環繞式排列，以供電性連接於多個晶圓測試探針。
9. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，進一步包括形成另一增層之結構覆蓋於該核心基板及該第二線路層之表面。
10. 如申請專利範圍第1項所述之微小間距測試載板結構之製法，其中該核心基板更形成有一圖形化電源層、及一圖形化接地層，該圖形化電源層及該圖形化接地層電性連接於該第一、第二線路層。