Nothing Special   »   [go: up one dir, main page]

TWI313870B - Antifuse cell with current regulator for controlling programming current and method of programming antifuse cell - Google Patents

Antifuse cell with current regulator for controlling programming current and method of programming antifuse cell Download PDF

Info

Publication number
TWI313870B
TWI313870B TW095133519A TW95133519A TWI313870B TW I313870 B TWI313870 B TW I313870B TW 095133519 A TW095133519 A TW 095133519A TW 95133519 A TW95133519 A TW 95133519A TW I313870 B TWI313870 B TW I313870B
Authority
TW
Taiwan
Prior art keywords
transistor
current
fuse
stylized
unit
Prior art date
Application number
TW095133519A
Other languages
English (en)
Other versions
TW200731270A (en
Inventor
Fredrick B Jenne
John Kizziar
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of TW200731270A publication Critical patent/TW200731270A/zh
Application granted granted Critical
Publication of TWI313870B publication Critical patent/TWI313870B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1313870 九、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於積體電路，且更特定言之，係關 於（但非專指）反炼絲單元。 【先前技術】
一些積體電路可在製造後於現場或工廠中組態。此等積 體電路之實例包括可程式化邏輯設備（PLD)、場可程式化 閘陣列（FPGA)、唯讀記憶體（R〇m)及時鐘電路。—積體電 路可藉由將資訊”程式化”（亦被稱為”燒錄"）至該電路中來 組恶。程式化可包括燒斷（bl〇wing)一連接一電路之兩個節 點的熔絲。熔絲之狀態（意即，其係開路或短路）可藉由使 讀電流流經該等節點來確定。一反熔絲以與熔絲之組態相 反的方式組態積體電路《一反熔絲在正常狀態中提供一開 路，且在燒斷時提供一短路。一反熔絲之狀態可以類似於 讀取一熔絲之狀態的方式來讀取。 【發明内容】 反私絲單元包括一選擇電晶體 在—實施例中，一 斷電晶體及—反熔、絲。該選擇電晶體允 元陣列中之反熔絲單元，而該阻斷電晶體限制可 至該選擇電晶體之電壓的^該反料'可包含—電容器 該電容器可包括-雜氧化物上方的—㈣及該閘極^ 物之下的井。該η-井可具有兩個n+區域，該等區域月 作4的接H在程式化時’―導電通路穿過該間極章 化物水久地燒成。該反炫絲單元佔據一相對小的區域而指 113398.doc 1313870 供一相對緊密的讀電流分佈。 一，另f施例中，用以程式化反熔絲軍元之電流係使用 式化電周整器來控制。該程式化電流調整器可包括 。該反料單元之組件形成—電流鏡以緊密控制通過反炫 =之程式化電流的組件。程式化反料電阻及電阻分佈為 °式化電机之函數。通常，帛式化電流越高，所得導電通 路之電阻越低。因&，藉由控制程式化電流，吾人可獲得 -所要的平均電阻值及一相對緊密的電阻分佈。 在又f施例中，流至反炫絲單元之基板的動態電流係 使用-直接與反料單元之反㈣串聯的動態電流限制電 阻器來限制。該動態電流限制電阻器幫助防止程式化電流 過大。 -般熟習此項技術者一旦閱讀包括隨附圖式及申請專利 範圍之此揭示内容之全文’本發明之此等及其他特徵對其 而言即係顯而易見的。
【實施方式】 在本揭示内容中’提供眾多特定細節(諸如電路、組件 及方法之實例)以提供對本發明之實施例的徹底理解。缺 而，一般熟習此項技術者將認識到，可在不具有該等特= 細節中之一或多個的情況下實踐本發明。在其他例子中疋 未展示或描述熟知之細節以避免模糊本發明之態樣。本 中所揭示之電路較佳（但未必）建構於積體電路中。 文 反熔絲通常建構為一反熔絲單元陣列中—n。_ 一 卞WT-C —早兀。於圖 1中示意地展示一實例反熔絲單元1〇〇。在圖i之實例中， H3398.doc 1313870 反熔絲單元100包括一選擇電晶體Q1、一阻斷電晶體Q2及 一反熔絲電晶體Q3。反熔絲單元1〇〇亦被稱為三電晶體反 熔絲單元，因為其由包括反熔絲自身的三個電晶體組成。 在反熔絲單元1〇〇中，一阻斷電壓（Vbl〇ck)總是施加在電晶 體Q2之閘極上，以防止一相對高的程式化電壓（VpR〇GRAM) 被直接施加在選擇電晶體Q1上。為程式化反熔絲單元 100 ’將一程式化電壓施加在反熔絲電晶體Q3之閘極上， 同時將一選擇電壓（VSELECT)施加至選擇電晶體(^之閘極， 且將一低電壓（例如0伏特或接地）施加至選擇電晶體Q丨之 源極。此接通選擇電晶體(^且允許電流流經反熔絲電晶體 Q3之閘極氧化物，藉此穿過該閘極氧化物而燒成一短路。 反炫絲電晶體Q3之狀態可藉由在電晶體Q2之閘極上施加 一阻斷電壓、在反熔絲電晶體q3之閘極上施加一讀取電 壓、在選擇電晶體Q1之閘極上施加一選擇電壓且接著讀取 選擇電晶體Q1之源極上的所得電流來讀取。若反熔絲電晶 體Q3被燒壞’則一阻性短路（resistive sh〇rt)允許電流自電 晶體Q3之閘極流至選擇電晶體q丨之源極。否則，將沒有 電流流動’此指示反熔絲電晶體q3尚未被程式化且因此保 持開路。 圖2示意地展示一具有反熔絲單元1〇〇之一積體電路的樺 截面圖。如圖2所示，選擇電晶體Qi及阻斷電晶體Q2包含 具有用作源極及汲極的n+(意即，重摻雜有η型摻雜劑之） 區域的NM0S電晶體。類似地，反熔絲電晶體Q3為—具有 短接在一起的η+源極區及汲極區的NMOS電晶體。反炫絲 113398.doc 1313870 早元100係形成於一 P型基板上。因此，當施加至反熔絲電 晶體Q3之閘極的一正電壓超過其臨限電壓時，反熔絲電晶 體Q3之源極區與汲極區之間形成—n_通道。 圖3示意地展示反熔絲電晶體q3的橫截面圖。程式化反 溶絲電晶體Q3導致一穿過閘極氧化物形成的阻性短路 (rshorT)。可如上文先前描述地讀取該阻性短路。反熔絲 電晶體Q3之一個問題為穿過阻性短路形成之二極體。此二 極體形成一寄生NMOS汲極區，在程式化期間，該汲極區 將電荷注入至該閘極氧化物中’從而導致臨限電壓且因此 言買電流之一不良的較大分佈。 為请除反熔絲電晶體Q3之電荷注入問題，可使用圖4之 反熔絲單元400中所示的PM〇s反熔絲電晶體單元。反熔絲 單元400為三電晶體反熔絲單元，其包括一選擇電晶體 Q4、一阻斷電晶體Q5及一反熔絲電晶體Q6。選擇電晶體 Q4及阻斷電晶體q5之功能性及操作分別類似於先前描述 之反熔絲單元100的選擇電晶體及阻斷電晶體Q2之功能 性及操作。反熔絲單元4〇〇之程式化及讀取亦類似於反熔 絲早元10 0之程式化及讀取。 圖5不意地展示一具有反熔絲單元4〇〇之積體電路的橫截 面圖。如圖5所示’選擇電晶體q4及阻斷電晶體Q5包含具 有n+源極區及汲極區的NM〇s電晶體。另一方面，反熔絲 電晶體Q6包含一具有p+(意即，重摻雜有p型摻雜劑之）源 極區及汲極區的PMOS電晶體。在程式化時，穿過反熔絲 電晶體Q6之閘極氧化物而燒成一阻性短路（未圖示）。為允 113398.doc 1313870 -·=喟取該紐路，在形成反熔絲電晶體Q6之P+源極區及汲極 ^相同η井中形成一 n+區域502。n+區域5 02被連至反熔 ”曰體Q6之p+源極區及j：及極區且連至阻斷電晶體之 ' 此允許將一讀取電壓施加在反熔絲電晶體Q6之閘極 且允許電流流經閘極氧化物中之阻性短路、n+區域 502、阻斷電晶體Q5之汲極等。 反熔絲單元4〇〇之一個問題為：反熔絲電晶體卩6需要一 • #目對大量的；5夕區域。反、熔絲單元彻之另—問題為：當在 閘極氧化物與p+源極區/汲極區之間而非在閘極氧化物之 中間燒成該阻性短路時，反熔絲電晶體06可變得有缺陷。 此問題係於圖6中說明，圖6展示反熔絲電晶體卩6之一部分 的橫截面。在圖6之實例中，一阻性短路係以p+源極區連 接至閘極之方式穿過閘極氧化物而燒成。阻性短路形成一 至源極之二極體，替代了至n井的低電阻通路，藉此使反 熔絲單元400有缺陷。 馨 現參看圖7，其示意地展示一根據本發明之一實施例的 反熔絲單元750。在圖7之實例中，反熔絲單元75〇係一反 熔絲單元陣列中之一單元，該陣列包括反熔絲單元75〇Α、 750Β等。在圖7之實例中，該反熔絲單元陣列中之所有反 炼絲單元係於共用節點702連至同一阻斷電壓Vbl〇ck。該 反熔絲單元陣列中之每一反熔絲單元於一特定選擇節點接 收其自身的選擇電壓VSELECT。在圖7之實例中，反熔絲單 元750於節點701接收其選擇電壓，反熔絲單元75〇A於節點 701八接收其選擇電壓，反熔絲單元75〇3於節點7〇1]5接收 113398.doc -10- 1313870 • 其選擇電壓等。於特定反熔絲單元處施加一選擇電壓來選 擇待操作（例如，讀取或程式化）的單元。 反熔絲單元750與該陣列中之其他反熔絲單元（意即 750A、750B、…）相同，且將被用作此揭示内容中之一實 例。在圖7之實例中，反熔絲單元75〇包含一選擇電晶體 Q7、一阻斷電晶體Q8及一反熔絲71〇。如下文更明顯呈現 的，反熔絲710包括一或多個二極體m及一電容器。阻斷 φ 電壓Vblock(例如3.3伏特）被連至該陣列中之所有該等阻斷 電晶體之閘極，以接通該等阻斷電晶體並防止一相對高的 程式化電壓VPR0GRAM(例如7.5伏特）被直接施加至對應的選 擇電晶體。使用反、溶絲單元750作為一f例，接通阻斷電 晶體Q8允許電流自反熔絲71〇流至選擇電晶體卩7，同時防 止節點703處之程式化電壓Vpr〇gram被直接施加至電晶體 Q7。阻斷電晶體Q8因此防止選擇電晶體Q7之相對薄的閘 極氧化物在程式化期間被擊穿，此有利地允許在多種電路 • 巾容易地使用反溶絲單元750,即使預先存在的電晶體具 有相對薄的閘極氧化物，並且過程整合需求最小或沒有此 需求。在-實施例中，在正常操作期間，阻斷電晶體讲總 是接通的。 為程式化反熔絲單元750，藉由接通選擇電晶體的來支 擇反熔絲單元750。在一實施例中，#由將一選擇電! VsELECT(例如K8伏特）於節點7〇1施加在選擇電晶體^了之汽 極上來接通選擇電晶師。節點7〇4處於接地電位且於; 點703處施加程式化電壓Vp_RAM(例如7 5伏特)。此導至 113398.doc 1313870 郎點7 〇 5名念如r _ι·λ - 很初至接地且該程式化電壓被施加在反熔絲710 ’且電流自節點703通過反熔絲710、通過阻斷電晶體 Q8通過選擇電晶體Q7而流至節點704。流經反熔絲710 之電机燒成導電通路，在此狀況下，穿過反熔絲71〇在節 點703與節點705之間形成短路（例如約5 kQ)。反熔絲710亦 被稱為—次可程式化（OTP)反熔絲，因為在程式化後該短 路將永久地維持。 鲁為確定反炫絲單元750之狀態，再次藉由接通選擇電晶 體Q8來選擇反熔絲單元750。將一讀取電壓（例如1.8伏特） 施加在節點703上並於節點704偵測感應電壓Vsense(或對應 凟電流）。若反熔絲7丨〇被燒斷（意即節點7〇3與節點7〇5之間 存在知路）’則電流將自節點703流至節點704。否則，反 熔絲710將處於開路，從而防止電流流至節點。感應電 壓Vsense將視反熔絲71〇是否被燒斷而改變。 圖8展示一根據本發明之一實施例之具有反熔絲單元75〇 φ 之積體電路的橫截面圖。在圖8之實例中，反熔絲單元75〇 係形成於一P型半導體基板820中。淺溝槽隔離（STI)結構 801將反熔絲單元750與基板820上之其他電路分開。在圖 8(及圖7)之實例中，選擇電晶體Q7及阻斷電晶體以為 NMOS電晶體。因此，選擇電晶體Q7及阻斷電晶體Q8具有 n+源極區及汲極區。在一實施例中，選擇電晶體Q7具有一 約2700埃厚的多晶矽閘極8〇2及一約32埃厚的閘極氧化物 803。選擇電晶體Q7具有一連接至用於債測感應電壓（或讀 電流）之節點704的n+源極816。選擇電晶體q7使用n+區域 113398.doc -12· 1313870 • 817作為汲極，n+區域亦被阻斷電晶體以用作源極。於節 點701處施加一超過—臨限電壓之正電壓在n+區域816與 8 17之間形成一 n_通道，以允許電流流過且因此選擇反熔 絲車元7 5 0。 在一實施例中，阻斷電晶體(^8具有一約1800埃厚的多晶 矽閘極804及一約55埃厚的閘極氧化物8〇5。阻斷電晶體Q8 使用n+區域817作為源極、使用n+區域813作為汲極。於節 φ 點702處施加一超過一臨限電壓之正電壓在n+區域817與 8 13之間形成一 n_通道。此允許電流流至選擇電晶體q7， 同時防止一相對高的電壓被直接施加至該電晶體。 如所提及的，反熔絲710可包含一電容器及一或多個二 極體。在本文中亦被稱為"反熔絲電容器"之該電容器係由 一閘極811、一閘極氧化物812及一 η-井814形成。閘極 811、閘極氧化物812及11_井814分別充當電容器上極板、 介電質及底極板。輕微摻雜之η_井8ΐ4(η-)電連接η+區域 φ 813及815。因為此連接，η+區域813及815不充當反熔絲 7 10中之源極區及汲極區。換言之，反熔絲7丨〇不具有源極 或汲極。充當至η-井814(意即電容器之底極板）之接觸點的 η+區域8 13及8 1 5被一起連至節點7〇5(亦參看圖7)。注意到 η+區域813亦充當阻斷電晶體Q8之汲極。此意謂反熔絲電 容器之底極板被連至阻斷電晶體Q8之汲極。穿過閘極氧化 物812之短路因此導致節點703至節點7〇5之一相對極低電 阻的通路（例如約5 kQ)。 反熔絲710中形成有若干二極體。一個二極體係由n+區 113398.doc •13- 1313870 域813及p型基板82〇形成，另一個二極體係由n_井Η#及p 51基板820形成’且又一個二極體係由區域⑴及卩型基 板820形成。充當此等二極體之陽極的p型基板提供至 地的連接（參見圖7中之二極體D1之陽極）。此等二極體之 陰極（意即，n+區域813、η-井814&n+區域815)全部被連至 節點705(參見圖7中之二極體D1之陰極）。此等二極體係用 圖7中之二極體D1表示。 圖9示意地展示反熔絲71〇的近視圖（cl〇ser 。在一 實施例中，閘極811包含形成為約18〇〇埃厚度的多晶矽， 且閘極氧化物812形成為約32埃的厚度。在程式化期間於 節點703處將一正程式化電壓施加在閘極81丨上穿過閘極氧 化物812而燒成一阻性短路9〇3 (Rshort，例如一約5 kQ的電 阻）。n+區域902可形成於阻性短路9〇3之末端上。然而， 因為n+區域902具有與η-井814相同的極性，所以n+區域 9〇2不具有負面效應。圖9所示之其他參考標籤先前已論述 且出於參考目的而提供該等標籤。 反炼絲單元750之一優點為：與使用nm〇S反炼絲電晶體 之反炼絲單元相比，其提供一相對緊密之讀電流分佈。反 溶絲71 0之電谷益消除了飽和沒極區之電荷注入問題，該 問題一直困擾著NMOS反熔絲電晶體。圖丨〇展示反溶絲單 元100(思即具有NMOS反炼絲電晶體之反炼絲單元）及反熔 絲單元750(意即具有反熔絲電容器之反熔絲單元）之讀電流 的實例韋伯分佈（Weibull distribution)。曲線933係關於反 炫絲單元1 0 0 ’而曲線9 3 4係關於反炫絲單元7 5 〇。自圖1 〇 113398.doc -14- 1313870 可看出，反熔絲單元100具有—比反熔絲單元75〇大的讀電 流尾部。 反熔絲單元750之另一優點為：與使用p〇MS反熔絲電晶 體之反溶絲單元相&，其需要—相對小的區域。比較圖5 與圖8，反熔絲單元400需要一相對大的區域，因為其需要 n+區域502將燒成的阻性短路連接至該單元的其餘部分。 在一些狀況下，與反熔絲單元75〇相比，反熔絲單元4〇〇可 能需要多約30%的空間。反熔絲單元4〇〇之增加的空間需 求導致較咼的母一晶粒的成本（per die c〇st)及晶圓上較小 數目之元件。此外，在反熔絲單元75〇中，可能穿過閘極 氧化物而燒成一短路，以將閘極連接至一重摻雜區域（在 反熔絲710狀況下，其為n+區域）而不使反熔絲單元75〇有 缺陷。 在本發明之另一態樣中，用以穿過一反熔絲燒成一導電 通路的程式化電流係使用一電流調整器來控制。現將參看 圖11-13論述本發明之此態樣。 圖11示意地展示一實例阻斷電壓產生電路1100。如其名 稱所暗不的，電路11〇〇產生一用於接通反熔絲單元4〇〇之 阻斷電晶體Q5的阻斷電壓（vB1()ck)❶先前已參看圖4論述了 反熔絲單元4〇〇之操作及組件。在電路〗丨〇〇中，一由電阻 器R1及R2組成之分壓器網路將於節點丨1〇4處施加之程式化 電壓調整（scale)為節點11〇6處之阻斷電壓。在程式化反熔 絲早兀4〇〇期間，將一程式化起始電壓於節點 5處施加至NMOS電晶體Q9之閘極。此接通電晶體q9且 113398.doc -15- 1313870 允許電流自節點U04通過電晶體Q9流至地。此又導致節點 1106處之阻斷電壓足以接通阻斷電晶體Q5，以保護選擇電 晶體Q4不直接被施加亦於節點丨1〇3處施加之相對高的程式 化電壓。如圖11 +所顯見的’用於在程式化期間接通電晶 體Q5之阻斷電壓之值視施加在節點11〇4上的固定程式化電 壓及電阻器R1及R2的值而定。 電路11〇〇之一個問題為：用以製造含有電路11〇〇及反熔 φ 絲單元400之積體電路之製程中的變化可導致電路丨1〇〇之 該等組件之值的變化。此可導致於阻斷電晶體〇5之閘極施 加之阻斷電壓的變化，且因此導致流經反熔絲電晶體卩6之 程式化電流的變化。製造過程之變化可使程式化電流的散 佈（spread)增大，有時增大200%以上。因為穿過反熔絲燒 成的導電通路之電阻與程式化電流有關，所以程式化電流 之增大散佈亦增大讀電流之散佈。 圖12示意地展示反熔絲單元750及一包含一放大器202及 • 一電晶體Q10之程式化電路。電晶體Q10充當一用以提供 程式化電壓之相對高的（例如7 5 V)輸入電壓脈衝的 尚壓開關。先前已參看圖7論述了反熔絲單元750之操作及 組件。在圖12之實例中，在程式化期間於節點7〇3處施加 的程式化電壓Vprogram係來自於節點204處施加之輸入電壓 脈衝。將一程式化起始電壓（VpGM—START)於節點2〇3施加於 放大器202之輸入端以起始程式化。此導致放大器2〇2產生 用以接通電晶體Q1 〇的控制電壓，藉此將該輸入電壓脈 衝作為程式化電壓施加於節點7〇3。如箭頭2〇6所指示的， 113398.doc 1313870 在程式化期間，程式化電流（Iprcgram)流經反熔絲7ι〇。該程 式化電流穿過反溶絲710而燒成一標訊嵬R ” _
程式化電流調整器300。在圖13之實例中，調 控制通過反熔絲710的程式化電流〗 在一与 丨中，調整器300用於 。在一實施例中’調 整器300包含一可程式化怪定電流源313、一NM〇s電晶體 Q11及一 NMOS電晶體Q12。該等電晶體Q11及Qu較佳製 造成包括反熔絲單元750之反熔絲單元陣列中之一單元。 此有利地允許電晶體Q11及Q12之參數在製造過程改變時
為程式化反熔絲單元750，於節點7〇1施加一選擇電壓 (VSe丨）’以接通選擇電晶體Q7且選擇該陣列中之該等反熔 絲單元中之反熔絲單元750。於電晶體Q12之開極施加一致 能電壓（vEnable)以致能電流流經電晶體Qu及Qi2。不同於 •施加至選擇電晶體Q7之選擇電壓，只要程式化該陣列中之 任何反熔絲單元，該致能電壓即被施加至電晶體Qi2。 即，該致能電壓為該陣列中之所有反熔絲單元所共用。當 然，每一反熔絲單元陣列可使用一個以上的調整器3〇〇。 在此狀況下，將該致能電壓施加至電晶體Ql2以在程式化 113398.doc 1313870 一於節點3 12處耦接至調整器3〇〇的反熔絲單元期間致能調 整器300。 在圖13之實例中，電晶體Q11及Q12與電晶體Q8及Q7形 成一電流鏡。可程式化恆定電流源313經組態以產生一如 箭頭3 14所指不的程式化電流丨卜叩⑽。如箭頭3丨5所指示 的，在程式化期間，一反熔絲電流IAF流經反熔絲710。因 為電SS體Q11及Q12與電晶體Q8及Q7的鏡像排列，通過反 炫絲710之反料電流大體上與可程式化怪定電流源313所 產生之程式化電流相同。即，通過反料7ig之反炼絲電 流為可程式錄定電流源313所產生之程式化電流的鏡射 ，流。如可瞭解的’此有利地為反炫絲單MM提供一穩 定且緊密受控的程式化電流。該反炫絲單元陣列中之其他 反熔絲單元（例如，參見圖7之反熔絲單元750A、 75〇B、...）可同反熔絲單元75〇—樣分接節點3i2，以與電 晶體Qn及Q12形成電流鏡並接收—緊密受控的程式化電 流。調整器300因此最小化與變化廣泛之程式化電流相關 聯的門題諸如頌電流之較大散佈或對一相對大的高壓開 關之品求（例如參見圖12中之雷 、 u τ <冤日日體Qi〇)，藉此降低製造 成本。 —在程式化期間’釋放一相對大量的能量以形成一穿過反 炫絲之導電通路。若不控制 石个仡制此置的置，則其可損壞反熔 、、·糸。在本發明之另一態樣中，#用_新％ + 、 τ 便用一動態電流限制電阻器 以限制流至反㈣、之基板的動態H現將參看圖丨4及圖 15論述本發明之此態樣。 113398.doc 1313870 圖14示意地說明在程式化期間流經先前論述之反熔絲單 兀750的電流。如箭頭4〇2所指示的，程式化電流一叩㈣流 經反熔絲710。該程式化電流擊穿反熔絲71〇之反熔絲電容 器（Coxide)的閘極氧化物（參見圖8及圖9中之閘極氧化物 812)，以形成一穿過該電容器之導電通路（Rsh。"，例如5 kQ)。該程式化電流於節點7〇5分開。如箭頭4〇5所指示 的，該程式化電流之一部分流經電晶體Q8及Q7以作為單 元電流ICell。如箭頭403所指示的，該程式化電流之剩餘部 分流經二極體D1及基板電容Csubstrate(參見圖9中之基板 820)以作為動態電流。動態電流經由反溶絲 710之基板而流至地。雖然單元電流Icen受阻斷電晶體q8 及選擇電晶體Q7限制，但動態電流lDynamic*受約束。因 此’該動態電流可能損壞反熔絲7丨〇，使得導電通路 之電阻存在不良散佈。 現參看圖15 ’其示意地展示一根據本發明之一實施例的 反熔絲單元75〇,。除反熔絲單元75〇,中添加了一動態電流 限制電阻器RLimit外，反熔絲單元75〇,之操作及組件與先前 論述之反熔絲單元750相同。在一實施例中，動態電流限 制電阻器RLimit具有一約1 K歐姆之值。 限制電阻器Rumit較佳串聯在反熔絲710之電容器上極板 (參見圖9之上極板811)與節點（例如節點703)之間，程式化 電壓Vpr°gramS於該節點施加至反熔絲單元。動態電流限制 電阻器RLimit有利地限制流至反熔絲電容器之基板的動態 電流以防止程式化期間的過大電流。 113398.doc •19- 1313870 已揭不-改良反熔絲單元及相關聯電路。雖然供 發明之特定實施例，但應 ’、 胖此寺貫施例係用於說明目 的而非用於限制。許多額外實施例對閱讀此揭示内容之— 般熟習此項技術者而言將是顯而易見的。 【圖式簡單說明】 圖1示意地展示一使用NM0S電晶體反熔絲的實 體反熔絲單元。 一
圖2示意地展示一具有圖k反炫絲翠元之積體電 截面圖。 、 面圖 圖3示意地展示圖k反溶絲單元之反溶絲電晶體的橫截 例三電晶 圖4不意地展示一使用pM〇s電晶體反熔絲的實 體反熔絲單元。 圖5示意地展示—具有圖4之反炼絲單元之積體電路的橫 截面圖。 絲電晶體的可能 圖6示意地說明圖4之反熔絲單元之反熔 問題。 溶絲單 圖7不意地展示一根據本發明之一實施例的反 元 圖8展示一具有圖7之反熔絲單元之積體電路的橫截面 圖。 圖9示意地展示圖8所示之反熔絲單元中之一反熔絲的近 視圖。 圖1 0展不比較圖7之反熔絲單元與圖1之反熔絲單元的韋 113398.doc -20- 1313870 伯分佈。 圖11示意地展示一實例阻斷電壓產生電路。 圖12示意地展示一具有—程式化電路之反熔絲單元。 圖13不意地展不一根據本發明之一實施例的程式化電流 調整器。 圖14不意地說明程式化期間流經一反熔絲單元的電流。 圖1 5不意地展示一根據本發明之一實施例之具有一動態 電流限制電阻器的反熔絲單元。 不同圖式中使用相同之參考標籤來指示相同或類似組 件。 【主要元件符號說明】 100 反熔絲單元 202 放大器 203 節點 204 節點 300 程式化電流調整器 312 節點 313 可程式化恆定電流源 400 反熔絲單元 502 n+區域 701 節點 701Λ 節點 701B 節點 702 共用節點 113398.doc 21 1313870
703 節點 704 節點 705 節點 710 反熔絲 750 反熔絲單元 750A 反熔絲單元 750B 反熔絲單元 750， 反熔絲單元 801 淺槽隔離（STI)結構 802 多晶石夕閘極 803 閘極氧化物 804 多晶石夕閘極 805 閘極氧化物 811 閘極/上極板 812 閘極氧化物 813 n+區域 814 η-井 815 η+區域 816 η+源極/η+區域 817 η+區域 820 Ρ型半導體基板 902 η +區域 903 阻性短路 1100 阻斷電壓產生電路 113398.doc -22- 1313870
1103 節點 1104 節點 1105 節點 1106 節點 C〇xide 反熔絲電容器 C Substrate 基板電容 D1 二極體 Iaf 反熔絲電流 Icell 單元電流 iDynamic 動態電流 Iprogram 程式化電流 Ql 選擇電晶體 Q2 阻斷電晶體 Q3 反熔絲電晶體 Q4 選擇電晶體 Q5 阻斷電晶體 Q6 反熔絲電晶體 Q7 選擇電晶體 Q8 阻斷電晶體 Q9 NMOS電晶體 Q10 電晶體 Qll NMOS電晶體 Q12 NMOS電晶體 R1 電阻器 113398.doc •23 - 1313870 R2 電阻器 RLimit 動態電流限制電阻器 Rshort 導電通路 Veiock 阻斷電壓 ^ Drop 電壓降落 V Enable 致能電壓 ^ Input 輸入電壓 Vpgm_START 程式化起始電壓 V Program 程式化電壓 VSel 選擇電壓 V sense 感應電壓 -24- 113398.doc

Claims (1)

13 1Μ0?β33519號專利申請案 / 中文申請專利範圍替換本(98年5月） 十、申請專利範圍： 1. 一種積體電路，其具有一可控制程式化電流以程式化複 數個反熔絲單元，該積體電路包含：
該複數個反熔絲單元之一第一反熔絲單元，該第一反 熔絲單元包含一反熔絲、一阻斷電晶體及一選擇電晶 體，該反熔絲經組態以在程式化該第一反熔絲單元期間 接收一第一程式化電流以穿過該反熔絲燒成一導電通 路’該選擇電晶魅組態以允許選擇該複數個反溶絲單 凡中之該第-反溶絲單元，該阻斷電晶體經組態以限制 施加至該選擇電晶體之電壓的一量；及 你叭1G .¾流調整 —个 /入吩邮平7U ， 該程式化電流調整器經組態以藉由產生—由該第一程式 化電流鏡射的第二程式化電流來控制該第一程式化電 流。 電流調整器包 2.如請求項丨之積體電路，其中該程式化 含： 二電晶體，其經製造為該複數個 一第一電晶體及一第 反熔絲單元中之一單元；及 一但定電流源，其用於 ,上咬七 ，、用於產生該弟二程式化電流 化電流調整器包 3·如㈣求们之積體電路，其中該 含： ll3398-980507.doc 1313870 一恆定電流源，其產生該第二程式化電流。 如睛求項1之積體電路，其進一步包含： 一第二反溶絲單元，其耦接至該程式化電流調整器， 該第二反熔絲單元經組態以在程式化該第二反熔絲單元 期間接收一第三程式化電流，該第三程式化電流為該第 二程式化電流之一鏡射。 如請求項1之積體電路，其中該反熔絲包含一電容器， 且該導電通路係在程式化該第一反熔絲單元時穿過該電 容器而形成。
如印求項5之積體電路，其中該反熔絲進一步包含—二 極體，該二極體具有一耦接至該電容器之一末端的陰極 引出端及—耦接至地的陽極引出端。 如睛求項5之積體電路，其中該導電通路係穿過該電容 恣之一氧化物而形成。 如凊求項5之積體電路，其中該第—反熔絲單元之該電 各包含： 夕曰日石夕間極’其充當該電容器之一上極板； 一 π-井》甘 充當該電容器之一底極板；及 吞亥多晶石夕P q μ _ 的極與該η_井之間的一閘極氧化物，該閘極 氧化物充當該電容器之一介電質。 9.如請求項1 〈積體電路，其中該程式化電流調整器包 含： 八有 閘極、一汲極及一源極之第一電晶體，該第 一電晶體之兮^ '^間極係耦接至該第一電晶體之該汲極，該 113398-980507.doc 1313870 第一電晶體之該汲極係耦接至該阻斷電晶體之閘極；及 一具有一閘極、一汲極及一源極之第二電晶體，該第 二電晶體之該汲極係耦接至該第一電晶體之該源極，該 第二電晶體之該源極係耦接至地，且該第二電晶體之該 閘極經組態以接收一致能電壓以接通該第二電晶體且在 程式化該複數個反熔絲單元中之一反熔絲單元期間致能 該電流調整器。 10·如請求項9之積體電路，其中該阻斷電晶體之源極係耦 B 接至該選擇電晶體之汲極，該阻斷電晶體之汲極係耦接 至該反炫絲，該選擇電晶體之源極係輕接至地。 11. 一種程式化一積體電路之一反熔絲單元之方法，該方法 包含： 選擇一積體電路中之一反溶絲單元陣列中之一反溶絲 單元以用於程式化，該反熔絲單元包含一反熔絲； 在一耦接至該反熔絲單元之電流調整器電路中產生— I 第一程式化電流；及 鏡射該第一程式化電流以在該反熔絲單元中產生_第 二程式化電流，該第二程式化電流大體上與該第一程式 化電流相同，該第二程式化電流穿過該反熔絲燒成—導 電通路以程式化該反熔絲單元。 12. 如請求項11之方法，其中該導電通路穿過該反熔絲之— 電容器而燒成。 13. 如請求項12之方法，其中該導電通路穿過該反熔絲之— 氧化物而燒成。 113398-980507.doc 1313870 14.如請求項11之方法，其進一步包含： 接通該電流調整器中之一電晶體以在該反熔絲單元之 該程式化期間致能該電流調整器。 1 5 ·如請求項11之方法，其進一步包含： 防止一程式化電壓被直接施加至一用以選擇該反溶絲 單元之電晶體。 1 6 _如請求項11之方法，其進一步包含： 鏡射該第一程式化電流以在另一反溶絲單元中產生一 第三程式化電流’該第三程式化電流大體上與該第一程 式化電流相同。 1 7. —種積體電路，其具有—可控制程式化電流以程式化複 數個反熔絲單元，該積體電路包含： 該複數個反熔絲單元之一反熔絲單元，該反熔絲單元 包含一反熔絲、一阻斷電晶體及一選擇電晶體，該反熔
絲包含一電容器且其經組態以在程式化該反熔絲單元期 間接收一第一程式化電流以穿過該電容器之一氧化物而 k成導電通路’該選擇電晶體經組態以允許該選擇複 &個反熔、、’糸單元中之該反熔絲單元，該阻斷電晶體經組 〜、以限制施加至該選擇電晶體之電壓的一量；及 電流調整器椹 盗構件’其用於控制在程式化該反熔絲單元 期間通過該雷安《 σσ 备益之該氧化物的該第一程式化電流，該 電流調整器播姓 ° 平匕括提供一恆定電流源之電流源構件以 及用於與該選 &释電晶體及該阻斷電晶體形成一電流鏡之 鏡射構件。 113398-980507.doc 1313870 '1 8.如請求項1 7之積體電路，其中該電流源構件包含一可程 式化怪定電流源。
113398-980507.doc
TW095133519A 2005-09-29 2006-09-11 Antifuse cell with current regulator for controlling programming current and method of programming antifuse cell TWI313870B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/238,814 US7253496B2 (en) 2005-06-28 2005-09-29 Antifuse circuit with current regulator for controlling programming current

Publications (2)

Publication Number Publication Date
TW200731270A TW200731270A (en) 2007-08-16
TWI313870B true TWI313870B (en) 2009-08-21

Family

ID=37906480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095133519A TWI313870B (en) 2005-09-29 2006-09-11 Antifuse cell with current regulator for controlling programming current and method of programming antifuse cell

Country Status (3)

Country Link
US (1) US7253496B2 (zh)
TW (1) TWI313870B (zh)
WO (1) WO2007040851A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704557B (zh) * 2019-12-24 2020-09-11 大陸商珠海南北極科技有限公司 單次可程式化位元之形成方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159895B2 (en) 2006-08-17 2012-04-17 Broadcom Corporation Method and system for split threshold voltage programmable bitcells
US7649798B2 (en) 2006-08-17 2010-01-19 Broadcom Corporation Memory device using antifuses
US7391638B2 (en) 2006-10-24 2008-06-24 Sandisk 3D Llc Memory device for protecting memory cells during programming
US7589989B2 (en) * 2006-10-24 2009-09-15 Sandisk 3D Llc Method for protecting memory cells during programming
US7486535B2 (en) * 2007-03-28 2009-02-03 Freescale Semiconductor, Inc. Method and device for programming anti-fuses
US8031506B2 (en) * 2008-03-21 2011-10-04 Broadcom Corporation One-time programmable memory cell
US7911820B2 (en) * 2008-07-21 2011-03-22 International Business Machines Corporation Regulating electrical fuse programming current
JP5466594B2 (ja) * 2010-07-29 2014-04-09 ルネサスエレクトロニクス株式会社 半導体記憶装置及びアンチヒューズのプログラム方法
US8258586B1 (en) 2011-03-11 2012-09-04 Texas Instruments Incorporated Non-volatile anti-fuse with consistent rupture
ITTO20120192A1 (it) 2012-03-05 2013-09-06 St Microelectronics Srl Architettura e metodo di decodifica per dispositivi di memoria non volatile a cambiamento di fase
US9136217B2 (en) * 2012-09-10 2015-09-15 Broadcom Corporation One-time programmable memory cell
US9601499B2 (en) 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US10554040B2 (en) 2015-03-13 2020-02-04 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Resistor and fuse overcurrent protection device
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6200983B2 (ja) * 2016-01-25 2017-09-20 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
US9922722B2 (en) * 2016-04-07 2018-03-20 Stmicroelectronics S.R.L. Antifuse cell with capacitor and transistors
EP3288037B1 (en) * 2016-08-25 2023-11-08 eMemory Technology Inc. Memory array having a small chip area
KR102682003B1 (ko) * 2017-01-17 2024-07-08 삼성전자주식회사 반도체 메모리 장치
JP6538908B2 (ja) * 2017-09-12 2019-07-03 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． エントロピービットを用いたセキュリティシステム
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
US10847236B2 (en) 2018-10-17 2020-11-24 Ememory Technology Inc. Memory cell with a sensing control circuit
CN113540045A (zh) * 2020-04-15 2021-10-22 合肥晶合集成电路股份有限公司 一种反熔丝电路
US11735266B2 (en) 2021-08-13 2023-08-22 Ememory Technology Inc. Antifuse-type one time programming memory cell and cell array structure with same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500579B1 (ko) * 2003-06-28 2005-07-12 한국과학기술원 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704557B (zh) * 2019-12-24 2020-09-11 大陸商珠海南北極科技有限公司 單次可程式化位元之形成方法

Also Published As

Publication number Publication date
US7253496B2 (en) 2007-08-07
WO2007040851A1 (en) 2007-04-12
TW200731270A (en) 2007-08-16
US20060291267A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
TWI313870B (en) Antifuse cell with current regulator for controlling programming current and method of programming antifuse cell
WO2007040847A1 (en) Antifuse circuit with dynamic current limiter
TWI283410B (en) Programmable semi-fusible link read only memory and method of margin testing same
US7211843B2 (en) System and method for programming a memory cell
US6798684B2 (en) Methods and systems for programmable memory using silicided poly-silicon fuses
US6240033B1 (en) Antifuse circuitry for post-package DRAM repair
JP3729278B2 (ja) 内部電源電圧発生回路
US7869251B2 (en) SRAM based one-time-programmable memory
TWI583177B (zh) 非揮發性記憶體裝置
US20080157125A1 (en) Transistor based antifuse with integrated heating element
WO2007002360A2 (en) Antifuse capacitor for configuring integrated circuits
US7924598B2 (en) Nonvolatile semiconductor memory
TW200414199A (en) Reading circuit and semiconductor memory device including the same
US10340020B2 (en) Fuse element programming circuit and method
US6201432B1 (en) Integrated circuit devices using fuse elements to generate an output signal that is independent of cut fuse remnants
US9153316B1 (en) Circuits and read methods of RRAM
CN101149975B (zh) 存储器电路以及其误动作保护方法
US20060268616A1 (en) Fuse memory cell with improved protection against unauthorized access
US8085571B2 (en) High density prom
TWI259470B (en) Evaluation circuit for an anti-fuse
KR100364428B1 (ko) 고전압 레귤레이션 회로
US6606264B2 (en) Programmable circuit and its method of operation
US9001552B1 (en) Programming a RRAM method and apparatus
US12150298B2 (en) eFUSE programming feedback circuits and methods
US20230138308A1 (en) Efuse programming feedback circuits and methods