TWI304653B - - Google Patents

Description

I3046S3Pif 九、發明說明： 【發明所屬之技術領域】 本發明是關於一種固體攝像元件及其製造方法，特別 是關於一種藉由對以井區（well)爲首的基板的構造進行 改良，而謀求畫質、靈敏度以及電氣特性的提高之固體攝 像元件及其製造方法。 【先前技術】 t 作爲固體攝像元件，通常以電荷結合元件型的固體攝

像元件，即所謂的CCD (Charge Coupled Device，電荷耦 合元件）型的固體攝像元件（CCD影像傳感器）爲人所熟

知。CCD影像傳感器通常形成在n型基板上。而且，CCD 影像傳感器因其驅動而需要彼此電壓值不同的3個電源。 例如’ CCD影像傳感器作爲驅動電源，需要5v、，還 有15V的3個電源。這種CCD影像傳感器的消耗電力大 致爲500mW。 ，一巩千术，作爲田興—於1豕得琢器不同的動 作原理所形成的固體攝像元件，提出有一種所謂的復沉 型的放大型固體攝像元件（CM〇s (互補式金 + 傳感器),並且商品化。該CM0S影像

影像L?影像傳感器不同的特徵。具體地說，CMOS 專感$具有早-電源、低電壓驅動及低消耗電力 電界t ’ CMC)S影像傳感器只要一個作爲驅動電源的3 V 爲^^而且’這種CM0S影像傳感器的消乾電力大致 I3〇46^pif 但是，CMOS影像傳感器與CCD影像傳感哭一 ^年來顯著地多像素化（高像素化）。如不改變傳感器的大 小而増加像素數，當然就要使1個丨個的像素（元件）微 、、田化於疋，光電二極體的受光面積當然也縮小。結果， 使1個1個的光電二極體的靈敏度下降。 ° 與此相對，CMOS影像傳感器如上所述形成一種盘 CCD影像傳感器相比，由低電壓驅動的結構，所以與c⑶ 影像傳感器相比，難以擴大光電二極體的空乏層。亦即， 在CMOS影像傳感器、中，難以採用藉由擴大光電二極體的 空乏層以提高靈敏度，而補償因元件的微細化所引起的靈 敏度的下降之方法。因此，關於CM0S影像傳感器，可二 用與CCD影像傳感n不同的方法而提高靈敏度之技術的 開發，形成今後朝向更進一步的高像素化的重要的技術課 題。這種課題在例如已揭示於日本專利早期公開之特開 2001 — 160620號公報和日本專利早期公開之特開2〇〇1 — 223351號公報中。而且，期待―種不只是可使靈敏度提 高’同時還可抑制産生模糊現象（bl〇〇ming)和混色等書 質劣化的擔憂之技術的開發。 — 作爲這種課題的一個解决對策，研究有一種藉由利用 例如N/P基板，而使電子在光電二極體上效率良好地進行 集中之技射Ϊ。N/P+基板與P/P +基板同樣地，由在作為基板 主體的P+基板上磊晶（epitaxial)生長並堆積N型半導體 層之構造所構成。當在該N/P +基板的N型磊晶成長層上: 將例如P (碟）等N型的雜質利用加速器進行離子植入而 8 13046¾. 形成光電二極體（N型半導體層）時，光電二極體的空乏 層與p/p基板相比容易擴大。因此，可不提高Cm〇s 3 傳感器的驅動電壓，而使其靈敏度提高。與此同時，S於 也可利用載子的壽命（lifetime)的縮短，所以也能夠抑= 模糊現象和混色等畫質劣化的産生。因此，藉由利用凡中 +基板製作CMOS影像傳感器，可解决前述的課題。 然而’與利用P/P+基板製作CMOS影像傳^器 况不同，在利用N/P+基板製作CM0S影像 八

産生幾個N/P +基板所特有的問題。第！是關於多：光雨： 極體間的分離之問題。在P/P+基板上，由於在p型磊^曰^ 上形成多個光電二極體（N型半導體層），所以各光 體間由1>型遙晶層的P型半導體層進行元件隔ς。^， 各光電二極體彼此不進行電氣連接。與此相對，在湖)+ 基板上，㈣在Ν縣晶層上形❹個光電二極體⑺型 半導體層），所以各光電二極體彼此不進行元件隔離 各光電二極體彼此被電氣連接之問題。 第二是關於漏電流的問題。在ρ/ρ+基板上， 1片Si晶圓分割出多片單獨的半導體晶片之切割 ΐ程二片的：割面上露出p型半導體層。與此相 對，在N/P基板上，當進行切割工程時，θ 面上露出Ρ型基板主體和Ν型遙晶層的界^θ ρΝ接: 二=片切，上露出阳接合面時，切割面的表： 形成漏（leak)電流的産生原因，或者 路徑之可能㈣高。進喊導邮電_大料能性增^ 1304¾ 【發明内容】 本發明的目的是提供一種藉由改良基板的構造，而謀 求畫質、靈敏度及電氣特性的提高之固體攝像元件及其製 造方法。 本發明提供一種固體攝像元件，其特徵在於，包括： 半導體基板，該半導體基板由含有p型雜質的基板主體及 在該基板主體上所設置的含有N型雜質之第一N型半導體 層構成5且在該第一 N型半導體層的前述基板主體側，設 置含有前述P型雜質的第一 P型半導體層；多個光電轉換 部，這些光電轉換部由在前述第一 N型半導體層的表層 部，彼此獨立地設置於多個位置上之第二N型半導體層構 成；多個第二P型半導體層，這些第二P型半導體層沿著 分別包圍前述各光電轉換部並設置於前述第一N型半導體 層表層部的多個位置上之元件隔離區域，從前述第一 N型 半導體層的表層部到前述第一 P型半導體層的表層部，連 續地進行設置。 本發明提供一種固體攝像元件的製造方法，其特徵在 於：形成第一 P型半導體層，藉由對含有P型雜質之基板 主體及在該基板主體上設置的含有N型雜質之第一N型半 導體層所構成的半導體基板施行加熱處理，從而在前述第 一 N型半導體層的前述基板主體側使前述P型雜質擴散而 形成該第一 P型半導體層；設置多個光電轉換部，藉由在 前述第一 N型半導體層的表層部的多處位置植入N型雜 質，形成第二N型半導體層而設置這些光電轉換部；設置 I3〇4^3Pif 多個第二P型丰道 部並在前述第土=::措由沿分別包圍前述各光電轉換 從，第-Ν型半導體層的表層部到ί π胃…土+ Vfa層的表層部’連續地植入Ρ型雜質而 玟置廷些弟二p型半導體層。 【實施方式】 圖〜圖9對本發明的—實施例進行說明。

工程的工程斷Sir實施例的固體攝像元件之製造 一株制4圖。圖6所示爲關於本實施例的固體攝像 :“，、表造工程的斷面圖。圖7所示爲從上方俯視圖6 白：口 攝像元件的平面圖。圖8所示爲圖6中的固體攝 兀件之主要部分的簡略化電路圖。圖9所示爲圖6中的 口版攝像元件的沿圖6中的實線a_a，之部分的雜質濃 度、電子分布及電勢的標繪圖。 一本實施例是有關於利用N/P+基板的放大型固體攝像 兀件及其製造方法。具體地說，是有關於利用N/p +基板的 CMOS影像傳感器及其製造方法。下面詳細地進行說明。 首先，如圖1所示，準備由2層構造所形成的半導體 基板1。該半導體基板1其下侧的部分（下層部分）爲含 有P型雜質的基板主體2。而且，半導體基板丨其上側白3勺 部分（上層部分）爲含有N型雜質的第一n型半導體層。 在由矽（Si)所構成的基板主體2中，含有硼（b)作爲p 型雜質。因此，基板主體2可也稱作P型半導體基板。其 板主體2中的硼的濃度（P型雜質濃度）被設定^例如二 13046¾. 約2=l〇i8cm-3。而且，在基板主體2的表面上進行磊晶成 長而设置第一 N型半導體層3。在本實施例中，第一 n型 =導體層3在基板主體2的表面上利用磊晶成長法進行堆 積，直到圖1中的實線箭形符號T1所示的半導體層3的 厚度達到約5μηι。在作爲磊晶成長層的第一 n型半導體層 3中’含有磷（ρ)作爲Ν型雜質。因此，第一 ν型半導 骨豆層3可也稱爲Ν型磊晶層。第一 Ν型半導體層3中的硼 的濃度（Ν型雜質濃度）被設定爲例如大約2xl〇15cm_3。 這k，半導體基板1形成一種在p型半導體基板2的 亡面層疊N型磊晶層3的2層構造。在以下的說明中，將 半導體基板1稱作N/P+基板1。通常，在製作該N/p+基板 1的過程中，N型蠢晶層3其生成速度被設定爲igm/分， 並在P型半導體基板2上進行磊晶成長。在這種設定中， 作爲P型雜質的硼（b〇ron) (B)幾乎不從為半導體基板j 的深位置（深層部）的P型半導體基板2側向為半導體基 板1的淺位置（表層部）的N型磊晶層3側進行擴散（移 動）。因此，在P型半導體基板2和N型磊晶層3的界面 上，硼濃度（硼（β)濃度）的剖面圖如後述那樣變得陡 急。而且’在保持製作完的狀態的Ν/ρ+基板1上，ρΝ接 合面4相當於ρ型半導體基板2型磊晶層3的界面。 亦即，在原材料狀態的Ν/Ρ+基板1上，ρΝ接合面4如前 述那樣位於距離Ν/Ρ+基板1的表面約5μΐΉ的深度位置上。 接著，如圖2所示，對Ν/Ρ+基板i施以加熱處理。 藉此，使P型半導體基板2中的硼（B)在N型磊晶層3 I3046S3Pif 中進行擴散。該加熱處理在例如約1150°C下約花費1.5小 時進行。該加熱處理的結果，如圖2所示，從p型半導體 基板2中向N型遙晶層3中滲出P型雜質，並在P型半導 體基板2的上面形成作爲第一 P型半導體層的p型的井區 5。而且，在施行了力口熱處理後的N/P+基板1上，pn接合 面4相當於p井區5和N型遙晶層3的界面。而且，由圖 2中的實線箭形符號T2所示的P井區5形成之後的N型 半導體層3的厚度，約爲2.5〜3·5μπι。亦即，在施行了加 熱處理後的Ν/Ρ+基板1上，ΡΝ接合面4位於從Ν/Ρ +基板 1的表面距離約2·5〜3·5μπι的深度位置上。另外，在ρ井 區5的ΡΝ接合面4附近的硼（Β)濃度，約爲2xl0i5cm-

這樣，在P型半導體基板2上所形成之ρ井區5的P 型雜質的濃度，其PN接合面4附近的硼（B)濃度被設定

爲約2xl〇15cnr3。與此相對，p型半導體基板2的p塑雜 貝的漢度即’濃度（硼（B)濃度）如上所述，被設定爲 約2xl〇18cm-亦即，在N/p+基板1中，從其表面距離約 5μηι以下的深位置（深層部），較從其正上方即深度約2·5 厂3·5μηι處距離約5μιη的淺位置，ρ型雜質的濃度被設定 =較高。通常，在Ρ型雜質的濃度高的區域，作爲載子之 電子的壽命短，立即與電洞（h〇le)進行再結合。因此， 即1 吏在N/P基板1中所產生的電子從N/p+基板^的表面 擴散到約5μηι以下的深層部，該電子也會立即與電洞進行 再結合。而且，即使在從Ν/Ρ+基板1的表面距離約5μηι I3046S3pif =的〜位置所生成的電子要向N/p+基板1的深層部進行

⑼在P型々隹貝的漢度急劇地進行變化之p井區5和N U曰日層3的界面附近，也會朝N/p+基板丨的表面側被彈 回。具體地說，即使在從N/p+基板i的表面距離約5, 、上的久位置所生成的電子要向驗+基板工的深層部進行 擴政也會由PN接合面4附近所存在的勢憂而被返回到 N/I基板1的表南側。， - ，接著，如圖3所示，在N/P+基板】的表面附近，利用 • 21常的製程而形成讀出電晶體15的閘極（gate) 6和作爲 檢測部的沒極（drain) 7等。與此同時，在，基板i的 表面附近，利用通常的製程形成電容器和問極配線等，但 • 省略圖示。 - 接著，如圖3所示，利用通常的製程在N型磊晶層3 ( +基板1)的表層上，彼此獨立地在多個位置上設置 作爲光電轉換部㈣電二極體8 (phatQ Dk)de ·· pD)。具 心地况’在N型遙晶層3的表面上將未圖示的光阻 • 膜進行塗敷並圖案化成設定的圖案。然後，在N型蠢晶層 3的表層部將作爲N型雜質_(?)進行離子植入。此時， 作爲N型雜質的濃度即磷濃度（p濃度）之峰值的深度， 主要由植人P離子時之能量的大小而决定。在本實^例 中，作爲Ρ離子的植入條件，將Ρ離子的劑量（加％)在 約300KeV中設定爲i.2xi〇12cm-2。在該設定下，藉由在n 型磊晶層3的表層部中將磷（P)進行離子植入，而使具 有P濃度的峰值爲從N型磊晶層（第一 N型半導體層）^ 14 I3046f53Pif 的表面距離約0·4μηι的深度之P濃度剖面的第二n型半導 體層8,形成於N型磊晶層3的表層部的多個位置。亦即， 在N型磊晶層3的表層部上設置複數個光電二極體8。然 後，在N型磊晶層3的表層部上，於各光電二極體8周圍 的多個位置，形成例如由氧化膜構成的STI9 (shall〇w Trench Isolation，淺溝渠隔離）作爲元件隔離區域。這些 各STI9形成在從N型磊晶層3的表面到約0.3〜〇·35μηι 的深度範圍内。 接著，如圖4所示，以分別包圍各光電二極體8的圖 案’且從Ν型遙晶層3的表面側朝Ρ井區5側，設置多層 第二Ρ型半導體層1〇。在本實施例中，於各STI9及檢測 部7的下侧設置多層第二Ρ型半導體層ι〇。各第二ρ型半 導體層10藉由將例如蝴（Β)作爲Ρ型雜質向Ν型磊晶層 3進行多次離子植入而形成。在各第二ρ型半導體層1〇 中’其中央部l〇a的硼（Β)濃度較周邊部的硼（Β)濃度 高0 如圖5所示，在本實施例中，將5層的第二ρ型半導 體層1〇形成在各STI9及檢測部7的下侧。因此，爲了形 成這些5層的第二ρ型半導體層1〇，進行5次硼（B)離 子植入。這5次硼（B)離子的劑量從第1次開始依次設 定爲，在約200KV中約7E12cm_2，在約400KV中約 5Ellcirf2，在約 650KV 中約 5Ellcm_2，在約 1100KV 中約 5Ellcm-2，在約1700KV中約5Ellcm-2。在這種設定下， 當5次離子植入結束時，如圖5所示，於各STI9及檢測部 15 1304編 pif 7和P井區5的表層部之間無間隙地埋入5層第二p型半 導體層10。亦即，當5次離子植入結束時，各STI9及檢 測部7和P井區5的表層部之間的n型磊晶層3，藉由5 層的第二P型半導體層1〇而實質地被p型半導體化。另 外，在檢測部7的下侧所設置之各第二p型半導體層1〇 中，檢測部7的正下方的第二p型半導體層丨〇即最上層 的第二P型半導體層1,〇,也作爲所謂的擊穿阻絕層（punch throuth stopper)而發揮作用。 而且，利用該離子植入工程的熱擴散，也使p型半導 體基板2中的硼（B)從P型半導體基板2中朝N型磊晶 層3側滲出。藉此，N型磊晶層3和p井區5的接合界面 即PN接合面4，與進行離子植入之前相比，朝N/p +基板 :的表面側更加上升。具體地說，在圖5中的實線箭形符 號丁3所示的5次離子植入結束之時刻的n型半導體層3 ，厚度，約爲2·0μηι。亦即，在5次的離子植入結束的時 刻二ΡΝ接合面4位於從Ν/ρ+基板i的表面距離約2叫卬 j深度。因此，實質上可將從N/p +基板丨的表面到接 二面4爲止之約2μηι的厚度的N型磊晶層3，利用5層的 弟—P型半導體層10大致P型半導體層化。 樣，沿各STI9及檢測部7分別包圍各光電二極體 8 ’且從各STI9及檢測部7到達P井區5的表層部，使5 1的，一 p型半導體層1〇不中斷地連續設置。藉此，使 極體8與彼此相互鄰接的另一光電二極體8，被 私氣式元件隔離。亦即，利用將各光電二極體8單獨且呈 16 I304^3Pif 、隹i立肢式）包圍設置的5層第二p型半導體層ι〇，使 ^光晃^極體8從彼此相互鄰接的另一光電二極體8被電 虱式切割（分離）。因此，沿各STI9及檢測部7而在它們 的下方所设置的各第二p型半導體層1Q，作爲與p井區5 "起+將各光電二極體從鄰接的另外的各光電二極體8電 氣7刀離之障壁層（barrier layer)而發揮作用。 而且，如圖4及圖,5所示，在本實施例中，當在各S719 癱錄測部7的下㈣硼（B)進行離子植人時，同時也對 攀將N/P+基板1分割爲多個晶片的晶片切斷部11同樣地將 硼⑻進行離子植入。在這些圖4及圖5中由雙點劃線 所不的各晶片切斷部u，通常被稱作切割線部。亦即，在 • 本實施=中，當在STI9及檢測部7的下側設置形成障壁層 - W 5層第—P型半導體層時，同時也對N型遙晶層3 的σ切cj、、泉α卩11將石朋（B)進行離子植入。藉此，與在 及檢測部7的下側所設置之各第二p型半導體層1〇同樣 地，沿各切割線部u且從N型磊晶層3的表面由各 STI9 • 及檢測部7到達P井區5的表層部，使5層的第二P型半 導體層10不中斷地連續設置。亦即，在N/p+基板i的各 切吾彳線部11，也可將從N/P +基板i的表面到PN接合面4 的約2μηι厚度的n型磊晶層3，利用5層的第二p型半導 體層10而實質上地Ρ型半導體層化。如利用這種工程， 可不增加工程數，而同時輕鬆地形成作爲障壁層的各第二 Ρ型半導體層10和各切割線部u的各第二ρ型半導體層 1304峨 pif 多個晶片。在各切_工3 φ沿各切害_11被切分爲 背面由各第二ρ型4;二：，。?/ρ基板1的表面到 板2構成。亦即，在^曰1〇、Ρ井區5及Ρ型半導體基 板1，在其切斷面上也 ==11中，即使切斷Ν/ρ+基 社4 丄也不胃現出ΡΝ接合面4 〇 接著，如圖6所干，& 7 (Surface Shield Se_了使各光電二極體8形成幻 光電二極體8的表二上=蔽傳感器)構造，而在各 說，首矣/夂止兩:°卩上σ又置屏蔽層12 (shield)。具體地 進行塗敷並二8的表面上’將未圖示的光阻膜 8的表#邱ι^Γρ °又疋的圖案。然後，在各光電二極體 硼⑻曰十#/型雜質即石朋（Β )進行離子植入。屈時， iHf劑量被設定爲在約1GKev中爲1x1013⑽―2。 :型半導體層即各光電二極體的表層部（表面水 蔽。亦即，/1B)構成的p型半導體層12進行覆蓋並屏 歸’、σ光電二極體8的表層部上形成PD-p層12。 N/P+lf冑貞场仃光電轉換的Ν型半導體層8被埋入 土反1 (Ν型磊晶層3)的表層部，且在Ν/Ρ+基板1 (Ν型為晶層3)的表層部上，形成^型半導體層8的 表=由硼（B)所構成的p型半導體層⑽—p層）㈣ 屏敝=S3構造的各光電二極體8。如利用這種構造，則在 ^光电―極體8的表面附近，作爲p型雜質之删⑻的 4度再次增高。具體地說，各光電二極體 硼（B)濃度，達到lxl0i9cm' 矿 然後，經過將A1配線等由通常的方法形成等設定的 I304^S3Pif 工程，且沿各切割線部11將N/P+基板1切割爲各個晶片 單位。藉此，使關於本實施例的固體攝像元件13的製造於 束。結果，得到由所需的構造形成的固體攝像元件13。^ 即’得到作爲放大型固體攝像元件的CMOS影像傳感g 13 ’其利用N/P+基板1形成，並使各光電二極體$由p井 區5及多層的第二p型半導體層10個別地且3維包圍而 彼此笔氣分尚隹’而且在各晶片的切斷面上不現出PN接 合面4。 •圖7所示爲從上方俯視圖6中的CMOS影像傳感器 13的平面圖。由該圖7可知，各光電二極體8從其四方由 各第二P型半導體層1〇所包圍。而且，各光電二極體8 ’ 利用在其周圍所設置的各第二P型半導體層10,與鄰接的 - 其它的各光電二極體8被電氣隔離而絕緣。 而且’ Η 8所不爲CM〇S影像傳感器13的主要部之 電路圖的簡略化圖。CMOS影像傳感器Π由重置電晶體 14、續出電晶體15、放大電晶體16、位址電晶體17及二 φ 極體18等構成。重置電晶體14和讀出電晶體15，它們的 源極·汲極被直接連接。同樣，放大電晶體16和位址電晶 體17，它們的源極·汲極被直接連接。而且，放大電晶體 16的閘極，與重置電晶體14及讀出電晶體15的源極汲 極被直接連接。另外，二極體18將其正向側的端子與讀出 電晶體15的源極（汲極）直接進行連接。 如在背景技術中所說明的，當利用P/P+基板製造 CMOS影像傳感器時，由於在p型半導體層即？型磊晶層 19 13046]¾¾^ 上幵/成夕個N型半導體即光電二極體，所以鄰接的各光電 一極組相互之間被黾氣分離。與此相對，在利用N/丨基板 1所製造之本實施例的CM〇s影像傳感器13，如前面所說 明的’在N型半導體層即晶層3巾，同樣地形成多 個N里半^骨豆層即光電二極體8。因此，對本實施例的 CMOS影像傳感器、13，只應用利用p/p+基板之習知的光 尾-極體的形成方法，，很有可能使鄰接的各光電二極體間 彼此形成電氣連接。如各光電二極體間彼此形成電氣連 接’則由光電轉換耻成的電子紐形成本來應被信號處 理之像素的信號。這形成混色的·。進而形成導致再生 圖像的劣化等晝質劣化的原因。 作爲防止這種因各光電二極體間彼此被電氣連接所 形成的畫貝劣化的一個對策方法，如背景技術中所說明 的，在利用N型基板的C c D影像傳感器中，形成由硼（β ) 構成的包圍各光電傳感器的p型半導體層。而且，即使在 利用N/P+基板1所製造的本實施例的CM0S影像傳感器 13中，也如圖4〜圖6所示，與利用n型基板的CCD影 像傳感器同樣地，形成多層由硼（B)構成的分別單獨包 圍各光電二極體8的第二P型半導體層1〇。亦即，在本實 施例的CMOS影像傳感器13中，爲了將鄰接的各光電二 極體8間彼此進行電氣分離，而將硼（B)離子利用未圖 示的加速器植入N型磊晶層3中，以分別單獨地包圍各光 電二極體8。而且，使由植入N型磊晶層3中的硼（B ) 離子所構成之各第二P型半導體層10,作爲將鄰接的各光 20 I30mf 電二極體8間彼此進行電氣分離的障壁層而發揮作用。 而且，利用N/P +基板1所製作之本實施例的CMOS 影像傳感器13 ’在其製造工程中的各種熱工程中，使p型 雜質即硼（B)從作爲P+區域的P型半導體基板2中，向 作爲N區域的N型兹晶層3中進行擴散。亦即，硼（b ) 從N/P+基板1的背面側向表面側滲出。藉此，隨著CMOS 景>像傳感器13的製造工程的進展，p井區5的區域從N/P 基板1的背面側向表面側缓緩擴大。亦即，PN接合面4 攸N/P基板1的深位置向淺位置緩緩地進行移動。結果， 可將N/P基板1 ( N型蠢晶層3 )的表層部上所形成的各 S119及檢測部（ >及極）7，和與N型蟲晶層3 —起形成PN 接合面4的P型半導體區域即p井區5，利用形成障壁層 之多層的第二P型半導體層1〇,不中斷地進行連接。藉此， 在利用N/P +基板1所製造之本實施例的CMOS影像傳感 器13中，也可由各STI9、檢測部7 (汲極）、各p型半導 體層10(障壁層）及P井區5,將各光電二極體8單獨地 且3維（立體）包圍而彼此電氣分離。 在由這種構造形成之本實施例的CMOS影像傳感器 13中’即使太陽光等的强光入射各光電二極體8，並從久 光電二極體8漏出電子，電子的移動也因各stI9、檢測^ 7 (汲極）、各P型半導體層1〇 (障壁層）及p井區5而二 到限制。亦即，幾乎沒有從各光電二極體8所漏出的電$ 經過N/P +基板1的深位置而漏入到鄰接的其它各光電2極 體8中之擔憂。因此，本實施例的CM〇s影像傳感器= I3046,S3pif 在其元件構造上，幾乎沒有産生模糊現象等的擔憂。 而且’在這種構造所形成之本實施例的CMOS影像傳 感器13中，可將該像素部藉由與利用習知的ρ/ρτ基板製 造CMOS影像傳感器的情况同樣的方法而形成。亦即，不 需要爲了 N/P +基板1的特別的工程，即可形成cmos影 • 像傳感器13的像素部。 ； 而且，以固體攝像元件爲代表的各種半導體裝置，在 • 其製造工程的最終階段，利用切割而從1片晶圓切出多片 • 晶片。在利用P/P+基板所製造的CMOS影像傳感器中，各 晶片的切斷面都爲P型半導體層，或只是在部分表σ面附^ 現出用於元件隔離的氧化膜。因此，利用ρ/ρ+基板所製造 的CMOS影像傳感器，在各晶片的切斷面上不露出接 合面。而且，在利用Ν型半導體基板所製造的CCD影像

傳感器中，通常是對切割線部等將作爲Ν型雜質的磷（ρ) 進行離子植入，或進行固溶擴散。所以，利用半導體 基板所製造的CCD影像傳感器，各晶片的切斷面都形成N φ 型半導體層。因此，與利用P/P+基板所製造的CM〇s影像 傳感器同樣地，在利用N型半導體基板所製造的CCD影 像傳感器中，也是在各晶片的切斷面上不露出pN接合面。 然而，在利用N/P+基板所製造的cM〇s影像傳感器 中，基板的深區域（背面侧）爲P型半導體基板，而基板 的淺區域（表面侧）爲N型半導體層。亦即，如從N/r 基板直接切出晶片，則在各晶片的切斷面上露出pN接合 面。如PN接合面露出，則成為在基板深層部的p+區域和 22 I3〇46，af 基板表層部的N型磊晶層區域之M + ^ ^ m 雷、、六—— 义之間龟流漏泄的原因。該頌 电"丨L在兀件特性上，形成發暗時 x 9叶I生斑紋的原因。亦即， 属电k的産生有可能導致畫質的劣

:了防止這種漏電流的産生和因漏電流所引起的畫 =匕，在利用N/r基板【所製造的本實施例的CM〇s 1傳感器U中，當如前述那樣形成作爲障壁層的多層第 型半導體層10日t，㈣也對各切割線部η將删⑻ =行離子植人，形成多層的第二ρ型半導體層1G。而且， 從N/I基板1 (n型磊晶層3)的表面到p井區5 (well) 的表面，不中斷地連續設置各第二p型半 1〇 從N/P+基板i的表面到背面，使各切割線部^實質上地 P型半導體層化。結果，在將N/P+基板1於切割線部U 中切分爲多個晶片之各晶片的切斷面上，露出基板的深區 域（背面側）爲P型半導體基板，且基板的淺區域（表面 側）爲P型半導體層之2層構造的P型半導體層。亦即， 可使各晶片的切斷面都形成P型半導體層。因此，本實施 例的CMOS影像傳感器13，也與前述的利用p/p +基板的 CM〇S影像傳感器和利用N型半導體基板的CCD影像傳 感器同樣地，在各晶片的切斷面上不露出PN接合面4。 另外，本實施例的CMOS影像傳感器π中的切宝彳綠 部11之各第二P型半導體層10，在如前述那樣於形^ 爲障壁層的各第二P型半導體層10時同時地形成^具μ 地說，當爲了形成作爲障壁層的各第二Ρ型半導體層^& 而對Ν/Ρ+基板1的表層部（Ν型磊晶層3)將ρ型^質/ 23 130465¾. 離子植人時，同時也對切割線部11㈣⑻ 進灯斜植人。猎此，可將㈣㈣n @ 程二專用Γ ‘如_本實施例，可不f要—切特別的工 私和專用的工程，而形成切割線部u的各第二 體層广亦即，如利用本實施例，可不增加工程數，而： 日_鬆且容易地形成作爲障壁層的各第二” 和切割線部11的各第二p型半導體層1〇。 、曰 η的ΐ/ΐ ’ Γ照圖9，對沿本實施例的CM〇S影像傳感器 的N/P +基板！的厚度方向之雜質濃度、電子分布及電 勢分別進行說明。圖9所示的各縣圖，分別表示圖6所 示的CMOS影像傳感器13的沿圖6中實 的雜質濃度、電子分布及電勢。 之口 h 百先，對圖9的上部所示的標繪圖進行說明。在圖9 的上部以實線所示的標繪圖中，圖9中以B表示的區域所 示爲由p型半導體層構成之作爲障壁層的PD—p層12中 ，雜質濃度。而且’在圖9的上部以實線表示的標给圖中， 圖9中以C表示的區域所示爲由N型半導體層構成之 二極體8的雜質濃度。而且’在圖9的上部以實線所示的 標繪圖中，® 9中以D表示的區域所示爲n型蟲晶層3 的雜質濃度。而且’在圖9的上部以實線所示的標繪圖中， 圖9中以E表示的區域所示爲p井區5 (wdl)的雜質濃 度。而且，在0 9的上部以實線所示的標繪圖中，圖9中 以F表示的區域所示爲p型半導體基板2的雜質濃度。 24 !3〇4^53Pif 由圖9的上段以實線所示的禕纟會圖可知，從P型半導 體基板2的深層部到P井區5的表面’雜質濃度即p濃度

緩緩下降。而且，在位於深度約的p井區5和N 型蠢晶層3的界面上，雜質分別;f同’所以雜質濃度急劇 地進行變化，形成陡急的剖面圖。而且，在[型磊晶層3 和N型半導體層構成之光電二極雜8的界面上，由於雜質 相同，所以雜質濃度平滑地進行變化。而且，在光電二極 體8中，於深度約〇·4" m處雜質濃度即N濃度達到峰值。 另外’在光電二極體8和p型事導骨豆層所構成之pD-p厚 12的界面上，因爲雜質各不相同，所以雜質濃度暫時下 降。而且，在I>D-p層12中，於其表面附近雜質濃度即p 濃度達到峰值。而且，由圖9的上部以虛線所示的標繪圖 可知，N/P+基板1中的電子(載孑)之分布的峰值(極大），與 光電二極體8中的雜質濃度(N濃度)的峰值(極大)大體一 致0 對圖9的下部以實線所示的你巧固延仃說明。 在圖9的下部以實線表示的標繪圖所示爲N/p+基板^中 由該圖9的下部以實線表示的縣圖及圖9 的上相貫線表示的縣圖可知，腳+基板丨中的 =極小（最小）的位置，與光電二極體8 ^ 度)的峰值(極大)及術基板1中的電子分布的峰值(= 大體一致。亦即1斷基板1中的電子的動作，與斤) 好的匹配。亦即，即使因各光電二極 脰8的光㈣換作用’而使驗基板丨内所産生的電子從 25 I3046§5Spif 各光電二極體8漏出，要向N/P+基板1的深層部側即p 型半導體基板2側進行擴散，也會由勢壘而向N/P+基板1 的表層部側被彈回。而且，從各光電二極體8所泄漏的電 子，在最終因擴散等，而再次集中在N/P+基板1中勢壘降 低的各光電二極體8中。特別是在N/P+基板1中的勢壘達 到極小（最小)之光電二極體8中的雜質濃度形成峰值的位 置，從各光電二極體&所漏出的電子被再次集中。結果， 在利用N/P+基板1的本實施例的CMOS影像傳感器13 中，可使各光電二極體8的靈敏度提高。 這樣，如利用本實施例，則在利用N/P+基板1的本 實施例的CMOS影像傳感器13中，可將N/P+基板1内的 P型雜質(B)及N型雜質(P)的各個濃度剖面，輕鬆地設定 爲能夠使各光電二極體8的靈敏度提高之雜質濃度剖面。 亦即，如利用本實施例，則關於利用N/P+基板1的本實施 例的CMOS影像傳感器13，能夠輕鬆地得到可使各光電 二極體8的靈敏度提高之雜質濃度剖面。 接著，參照圖10〜圖14,對作爲關於本實施例的固體 攝像元件之弟1及第'一比較例的固體攝像元件進行說明。 圖10所示爲關於作爲相對本實施例的固體攝像元件的第 一比較例之背景技術的固體攝像元件的斷面圖。圖π所示 爲作爲圖10中的第/比較例的固體攝像元件之沿圖10中 的實線X — X’的部分的雜質濃度標繪圖。圖丨2所示爲作 爲圖10中的第一比較例的固體攝像元件之沿圖10中的實 線X — X’的部分的電勢標繪圖。圖13所示爲關於作爲相 26 I3046i§5SPif - ©H#」111體攝像元件的第二比較例之背景技術的另 二件的斷面圖。圖14所示爲作爲圖丨3中的第 :的二姑？攝像元件之沿圖13中的實線γ-γ，的部 刀勺貝、，，屯度、電子分布及電勢的標繪圖。 咸哭作爲_10所示的第一比較例之ccd影像傳 l，；N刑:丁說明。如圖10所示’在CCD影像傳感器101 、、導體基板/102的上面設置有平面P井區103。 二平面P井區⑽上設置有N型遙日日日層104。而 辦芦Ϊ蠢晶I 1 〇4的表層部上，設置有由N型半導 光電二極體1〇5。光電二極體】〇5的表面，由p t層構成的作爲屏蔽層的PD-p層1()6被覆蓋。 的严Π，對沿CCD影像傳感ϋ ιοί的基板 圖二所°一之雜負濃度進行說明。圖11所示的標繪圖表示 :χ，的CCD影像傳感器101之沿圖10中的實線χ 的雜質濃度。在圖11所示的標繪圖中以G表 —P層106的雜質濃度。而且，在圖Η ® ! ♦示二石在圖11戶斤7F的標緣圖中以1表示的區域， 標繪圖ίΓ;:'的雜質濃度。而且，在圖11所示的 ;二：二不的區域’表示平面P井區103的雜質濃 蠢晶層】〇4及N型半導骨二值’較其上下的N型 '基板102的雜質濃度高。 27 I304^S3Pif 的厂日ΓΊ圖12 ’對沿CCD影像傳感器刚的基板 勺尽度方向之電錢行說明。圖12所示的標繪圖，表示圖 〇所不的CCD影像傳感器ιοί的沿圖丨〇中實線χ — χ， 之部分的電勢的分布。根據· 12所示^繪圖，可知 CCD影像傳感器1G1中的電勢的峰值（極大），被設定爲 根據e玄圖12，可知在深度約較3.7 // rn淺的位置上所産生 的電子，集中在深度約〇.5 μηι的位置上之電勢的極小部。 與N型磊晶層1〇4的表面距離約3 7#m的深度。而且，

而且，可知在深度約較3.7 // m深的位置上所産生的電子， 可朝基板的更深位置進行移動。 根據圖11所示的CCD影像傳感器1〇1的沿χ — χ， 之雜質濃度的剖面圖，及圖12所示的CCD影像傳感器101 的沿X — X’之電勢的剖面圖，可知關於CCD影像傳感器 101的以下事項。亦即，在CCD影像傳感器101中，形成 一種當對各光電二極體105入射例如太陽光等强光並産生 大量的電子時，使過剩的電子通過平面P井區103捨棄在 N型半導體基板1〇2上的構造。當然，平面P井區1〇3的 雜質濃度被設定爲可放出這種過剩的電子的濃度及剖面。 然而，在這種設定中，産生以下這樣的問題。例如’ 在較平面P井區103深的位置上所産生的電子，都被捨棄 在N型半導體基板1〇2上。因此使靈敏度降低的可能性變 得極南。而且，當對各光電二極體1 〇 5入射例如太％光專 强光並産生大量的電子時，在過剩的電子從各光電二極體 1〇5溢出的狀態下，會導致産生模糊現象和混色。或者， 28 I304^3pif 田在N型半導體基板102的深位置上所産生的電子洩漏到 ^外的各光電二極體1〇5中時，也會導致産生模糊現象和 二色。亦即’在由圖10所示的構造形成的CCD影像傳感 °° 101中’產生靈敏度的下降、模糊現象和混色等畫質劣 化的可能性高。進而使由圖10所示的構造形成的CCD影 像傳感器101，在元件的微細化方面變得不利。 、接著’對作爲圖13所示的第二比較例之CMOS影像 ，感器201進行說明。如圖13所示，在CMOS影像傳感 $ 201中’於P型半導體基板202的上面設置有P型磊晶 曰 °而且，在該P型磊晶層203的表層部上設置有由 N型半導體層所構成的光電二極體204。光電二極體204 的表面’由P型半導體層構成的作爲屏蔽層的PD — p層 205被覆蓋。 接著’參照圖Η，對沿CM0S影像傳感器201的厚 度方^之雜質濃度、電子分布及電勢進行說明。圖14所示 的^私繪圖分別表示圖13中所示的CMOS影像傳感器201 之沿圖13中的實線γ—γ，的部分的雜質濃度、電子分布 及電勢。 首先’對圖14的上部所示的標繪圖進行說明。在圖 、、4以貫線所示的標繪圖中，圖14中以L表示的區 PD~P層205的雜質濃度。而且，在圖Μ的上 4以=線所示的標繪圖中，圖14中以Μ表示的區域，表 示光拖體2〇4的雜質濃度。而且，在圖14的上部以實 、、泉所不的標繪圖中，圖14中以Ν表示的區域，表示Ρ型 29 I3046S3Pif 磊晶層203的雜質濃度。而且，在圖14的上部以實線所示 的標繪圖中，圖14中以〇表示的區域，表示p型半導體 基板202的雜質濃度。由圖14的上部以實線所示的標繪圖 可知，從P型磊晶層203的深位置向P型半導體基板2〇2, 雜質濃度即P濃度增高。而且，p型半導體基板2〇2的p 濃度，在CMOS影像傳感器201中被設定得最高。而且， 由圖4的上部以虛線所示的標繪圖可知，CMOS影像傳感

咖201中的電子（載子）之分布的峰值，進入光電二極體 204 内。 接著，對圖14的下部以實線所示的標繪圖進行說明。 圖14的下部以實線所示的標繪圖，是表示CMOS影像傳 ^态201中的電勢的分布。由該圖14的下部以實線所示的 ，繪圖及圖14的上部以實線所示的標繪圖可知，CM〇s ^像傳感器201中的電勢達到極小（最小）的位置，與光 電二極體8中的雜質濃度（N濃度）的峰值（極大）大體 一致。 旦 亡，，圖U所示的CM〇s影像傳感器2〇1的沿¥一丫， ^質漠度、電子分布及電勢的剖面圖’可知關於 =象，感S 201的以下事項。亦即’在CM〇s影像傳感器 ，即使對各光電二極豸2G4入射例如太陽光等强光 大量的電子'，且電子擴散到CMOS影像傳感器2〇1 命=立置’ P型半導體基板2〇2也由於雜質濃度高，所以 壽命短。因此，擴散到CM〇s影像傳感器2〇1的深 的電子迅速地與電洞進行再次結合。藉此，可抑制電 I304653Pif 子通過CMOS影像傳感器201的深位置，洩漏至與被光照 射的各光電^一極體204所鄰接的另外的光電二極體204中 之擔憂。而且，即使由各光電二極體204所産生的電子要 從CMOS影像傳感器201的表層部側向基板的深層部側進 行擴散，也會在雜質濃度急劇變化之P型磊晶層2〇3和各 光電二極體204的界面處，向CMOS影像傳感器2〇1的表 層部側被彈回。於是，，向CMOS影像傳感器2〇1的表層部 側被彈回之電子的一部分，因擴散等而在被光照射的光電 二極體204中再次聚集。 然而，這種設定産生以下這樣的問題。例如，CM〇s 衫像傳感為201與前述CCD影像傳感器相比，形成 一種由低電壓進行驅動的構造，所以與CCD影像傳感器 201相比難以擴大光電二極體204的空乏層。亦即7在 CMOS影像傳感器201中，難以採用藉由擴大光電二極體 204的空乏層以使靈敏度提尚，而修正因元件的微細化所 引起的靈敏度的降低之方法。 如以上所說明的，關於本實施例的固體攝像元件，其 基板的構造得到改良，可謀求畫質、靈敏度及電氣特性的 提高。亦即，在關於本實施例的CMOS影像傳感器13中， 了不i曰大各光電一極體8的受光面積’或提高cmos影像 傳感為13的驅動電壓，而使各光電二極體$的赘敏度提 高。而且，在關於本實施例的CMOS影像傳感器^， 幾乎沒有産生模糊現象和混色等晝質劣化的可能°，也幾乎 >又有産生漏電流的可能。 、 I3046^pif 另外，關於本發明的固體攝像元件及其製造方法，並 不限定於前述的一實施例。在不脫離本發明的主旨之範圍 内，可將它們的構成或製造工程等的一部分變更爲各種多 種多樣的設定，或者使各種設定酌情適當地組合使用而實 施。 例如，在CMOS影像傳感器13的各切割線部11上形 成第二P型半導’體層，10的工程，沒有必要一定要與形成 作爲障壁層的第二P型半導體層10的工程同時進行。例 如，在各切割線部11上形成第二P型半導體層10的工程， 也可不與形成第一 P型半導體層即P井區5的工程同時進 行。即使利用這種工程在各切割線部11上形成第二P型 半導體層10，也完全沒有使用特別工程等增加工程數的必 要。因此，能夠在各切割線部11上輕鬆且迅速地形成第二 P型半導體層10。 而且，在CMOS影像傳感器13的表層部上所形成的 元件隔離區域，沒有必要一定採用前述的STI9。例如’也 可取代STI9而形成LOCOS。而且，STI9沒有必要一定在 形成第二P型半導體層10之前形成。例如，也可在形成 第二P型半導體層10之後形成STI9。 另外，讀出電晶體15的閘極6等沒有必要一定在形 成光電二極體8之前形成。例如，也可在形成讀出光電二 極體15的閘極6等之後，形成光電二極體8。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 32 I3046i^3pif 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1所示爲關於一實施例的固體攝像元件之製造工程 的工程斷面圖。 圖2所示爲關於'實施例的固體攝像元件之製造工程 的工程斷面圖。 圖3所示爲關於一實施例的固體攝像元件之製造工程 的工程斷面圖。 圖4所示爲關於一實施例的固體攝像元件之製造工程 的工程斷面圖。 圖5所示爲關於一實施例的固體攝像元件之製造工程 的工程斷面圖。 圖6所示爲關於一實施例的固體攝像元件及其製造工 程的斷面圖。 圖7所示爲從上方俯視圖6中的固體攝像元件的平面 圖。 圖8所示爲圖6中的固體攝像元件之主要部分的簡略 化電路圖。 圖9所示爲圖6中的固體攝像元件的沿圖6中的實線 A — A’之部分的雜質純度、電子分布及電勢（potential)的 標繪圖。 圖10所示爲關於作爲相對圖6的固體攝像元件的第一 1304653 19596pif 比較例之背景技術的固體攝像元件的斷面圖。 圖11所示爲作爲圖10中的第一比較例的固體攝像元 件之沿圖10中的實線X — X’的部分的雜質濃度標繪圖。 圖12所示爲作爲圖10中的第一比較例的固體攝像元 件之沿圖10中的實線X — X’的部分的電勢標繪圖。 圖13所示爲關於作爲相對圖6的固體攝像元件的第二 比較例之背景技術的另一固體攝像元件的斷面圖。 圖14所示爲作爲圖13中的第二比較例的固體攝像元 件之沿圖13中的實線Y — Y’的部分的雜質純度、電子分布 及電勢（potential)的標緣圖。 【主要元件符號說明】 1 :半導體基板 2 :基板主體 3 :第一 N型半導體層(N型磊晶層） 4 : PN接合面 5 : P井區 6 :閘極 7 :汲極 8:光電二極體 9 : STl (淺溝渠隔離） 10 :第二P型半導體層 10a :中央部 11 :切割線部 12 :障壁層 34 I3046S3pif 13 :固體攝像元件（13 : CMOS影像傳感器） 14 重置電晶體 15 讀出電晶體 16 放大電晶體 17 位址電晶體 18 ·二極體 101 : CCD影像傳减器 102 : N型半導體基板 103 :平面P井區 104 : N型磊晶層 105 :光電二極體 106 : PD —p 層 201 : CMOS影像傳感器 202 : P型半導體基板 203 : P型磊晶層 204 :光電二極體 205 : PD-p 層 35

Claims (1)

1. I3046S3pif 十、申請專利範圍： 1. 一種固體攝像元件，包括： 半導體基板，該半導體基板由含有P型雜質的基板主 體及在該基板主體上所設置的含有N型雜質之第一N型半 導體層構成，且在該第一 N型半導體層的前述基板主體 侧，設置含有前述P型雜質的第一P型半導體層； 多個光電轉換部”這些光電轉換部由在前述第一 N型 半導體層的表層部，彼此獨立地設置於多個位置上之第二 N型半導體層構成； 多個第二P型半導體層，這些第二P型半導體層沿著 分別包圍前述各光電轉換部並設置於前述第一N型半導體 層的表層部的多個位置上之元件隔離區域，從前述第一 N 型半導體層的表層部到前述第一 P型半導體層的表層部， 連續地進行設置。 2. 如申請專利範圍第1項所述的固體攝像元件，其中 前述各第二P型半導體層形成於前述各元件隔離區域的下 側。 3. 如申請專利範圍第1項所述的固體攝像元件，其中 前述各第二P型半導體層，作爲與前述第一 P型半導體層 一起，使前述各光電轉換部從鄰接的其它的前述各光電轉 換部進行電氣分離之障壁層而發揮作用。 4. 如申請專利範圍第1項所述的固體攝像元件，其中 前述各第二P型半導體層更沿著將前述半導體基板切分爲 多個晶片的晶片切斷部，從前述第一 N型半導體層的表面 36 13046§如 到前述第一 p型半導體層的表層部連續設置。 5. 如申請專利範圍第1項所述的固體攝像元件，其中 前述半導體基板及前述第一 P型半導體層所包含的前述P 型雜質爲硼（B)，前述第一 P型半導體層由因熱擴散而 從前述基板主體進行擴散的前述硼（B)所形成，前述第 一 N型半導體層爲含有磷（P)作爲前述N型雜質的磊晶 成長層，且前述各第二P型半導體層由被離子植入的硼（B) 構成。 6. 如申請專利範圍第1項所述的固體攝像元件，其中 前述各光電轉換部及前述各光電轉換部周圍的前述第一 N 型半導體層，在從上方俯視它們的平面視圖中，前述各光 電轉換部及前述各光電轉換部周圍的前述第一N型半導體 層的周圍是由前述各第二P型半導體層包圍；以及 前述各光電轉換部的周圍的前述第一 N型半導體 層，其下部藉由前述第一 P型半導體層覆蓋，而從鄰接的 其它前述各光電轉換部的周圍的前述第一N型半導體層被 隔離。 7. 如申請專利範圍第1項所述的固體攝像元件，其中 前述基板主體中所包含的前述P型雜質的濃度，較前述第 一 P型半導體層中所包含的前述P型雜質的濃度高。 8. 如申請專利範圍第1項所述的固體攝像元件，其中 前述各第二P型半導體層中所包含的P型雜質的濃度，在 前述各第二P型半導體層的中央部較前述各第二P型半導 體層的周邊部高。 37 I304653bif 9. 如申請專利範圍第1項所述的固體攝像元件，更包 括： 在前述第一 N型半導體層的表層部中，於前述各光電 轉換部的周圍設置有讀出電晶體；以及 更從前述讀出電晶體的汲極的下側到前述第一 P型半 導體層的表層部連續地設置前述各第二P型半導體層。 10. 如申請專利範圍第1項所述的固體攝像元件，更包 括· 重置電晶體、放大電晶體、位址電晶體及二極體。 11. 一種固體攝像元件的製造方法，包括： 形成第一 P型半導體層，藉由對含有P型的雜質之基 板主體及在該基板主體上設置的含有N型雜質之第一N型 半導體層所構成的半導體基板施行加熱處理5從而在前述 第一 N型半導體層的前述基板主體侧使前述P型雜質擴散 而形成前述第一P型半導體層； 設置多個光電轉換部，藉由在前述第一 N型半導體層 的表層部的多處位置植入N型雜質並形成第二N型半導體 層而設置前述光電轉換部； 設置多個第二P型半導體層，藉由沿分別包圍前述各 光電轉換部並在前述第一N型半導體層的表層部的多個位 置所設置之元件隔離區域，從前述第一 N型半導體層的表 層部到達前述第一 P型半導體層的表層部，連續地植入P 型雜質而設置前述第二P型半導體層。 12. 如申請專利範圍第11項所述的固體攝像元件的製 38 13046§3pf 半ί::述各元件隔離區域的下側形成前述各第 的其它的前述各光麵部電氣 9勺月’J述各弟二Ρ型半導體層。 造方法7=!咖第11項麟_聽像元件的製 片的晶片;刀斷:;，以:前述半導體基板切分爲多個晶 第1型半導體二^Γ:型半導體層的表面到前述 前述各第二以=部，連續地植入。型雜質而設置 造方咖第11項所㈣輔轉元件的製 含有硼(B、)作：二第-P型半導體層 在基板主俨上、严雜質’並藉由利用I晶成長法 基板主體向前、d+W、層·’ #祕前述，⑻從前述 熱擴散㈣成N型半賴層的前述基板主體側進行 作爲前導體層’且藉由鄉 導體層。1進仃#子植人而形成前述各第二P型半 m m 對則述各光電轉換部及前诚义i 周圍的前述第半導靜從它遍^光電轉換部 面視中，於包_述各光電轉糾M ==俯視的平 °先電轉換部周 39 I3046iS3pif 圍的前述第一 N型半導體層的周圍設置前述各第二P型半 導體層；且 將前述各光電轉換部周圍的前述第一 N型半導體層 的下部，由前述第一 P型半導體層覆蓋，而從鄰接的其它 前述各光電轉換部的周圍的前述第一 N型半導體層被隔 離。 17. 如申請專利範圍第11項所述的固體攝像元件的製 造方法，其中使前述基板主體中所包含的前述P型雜質的 濃度，較前述第一P型半導體層中所包含的前述P型雜質 的濃度南。 18. 如申請專利範圍第11項所述的固體攝像元件的製 造方法，其中使前述各第二P型半導體層中所包含的P型 雜質的濃度，於前述各第二P型半導體層的中央部較前述 各第二P型半導體層的周邊部高。 19. 如申請專利範圍第11項所述的固體攝像元件的製 造方法，更包括： 在前述第一 N型半導體層的表層部中，於前述各光電 轉換部的周圍設置讀出電晶體；以及 更從前述讀出電晶體的汲極的下側到前述第一 P型半 導體層的表層部連續地設置前述各第二P型半導體層。 20 ·如申請專利範圍第11項所述的固體攝像元件的 製造方法，更包括： 設置重置電晶體、放大電晶體、位址電晶體及二極體。 40