Nothing Special   »   [go: up one dir, main page]

TWI397310B - 影像讀取電路、互補金氧半導體感測器與影像讀取裝置 - Google Patents

影像讀取電路、互補金氧半導體感測器與影像讀取裝置 Download PDF

Info

Publication number
TWI397310B
TWI397310B TW097116384A TW97116384A TWI397310B TW I397310 B TWI397310 B TW I397310B TW 097116384 A TW097116384 A TW 097116384A TW 97116384 A TW97116384 A TW 97116384A TW I397310 B TWI397310 B TW I397310B
Authority
TW
Taiwan
Prior art keywords
signal
ramp signal
ramp
pixel
circuit
Prior art date
Application number
TW097116384A
Other languages
English (en)
Other versions
TW200901757A (en
Inventor
Hayato Wakabayashi
Yoshiaki Inada
Ken Koseki
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200901757A publication Critical patent/TW200901757A/zh
Application granted granted Critical
Publication of TWI397310B publication Critical patent/TWI397310B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

影像讀取電路、互補金氧半導體感測器與影像讀取裝置
本發明係關於一種影像讀取電路、一種CMOS感測器及一種影像讀取裝置，且特定言之係關於能夠減少一影像之雜訊的一種影像讀取電路、一種CMOS感測器及一種影像讀取裝置。
本發明包括在2007年5月17日向日本專利局申請的日本專利申請案JP 2007-132097以及在2007年7月6日向日本專利局申請的日本專利申請案JP 2007-178075的相關標的，該案之全文以引用的方式併入本文中。
在過去，作為一固態影像讀取元件之一CMOS(互補金氧半導體)感測器在(例如)一CCD(電荷耦合裝置)上具有例如較低功率消耗、較高速度及其類似特徵之優點且近來已廣泛併入一可攜式電話、一小型數位相機、一高級單眼相機、一攝錄像機、一監視相機、一導引系統及類似物中。
另外，近來已開發輸出一高品質影像之一高效能感測器，其中，例如一影像處理電路及類似物之感測器功能電路區塊與一CMOS感測器一起形成在一晶片上。
例如，日本專利第3734717號或日本專利第3710361號(下文稱為專利文件1或2)揭示以下技術，其中使用處理一CMOS感測器中之一影像信號之一CDS(相關雙重取樣)電路，在一像素內來自一光二極體之接收光信號穿透佈置於各像素行中之一類比CDS電路以進而移除包含在該像素信 號中之雜訊且其後執行A/D轉換。
然而，在因此使用CDS電路之情況下，存在(例如)由於在各像素行中之CDS電路的變化而在條紋形狀固定圖案中出現雜訊之一問題、因為有必要提供一電容元件用於在CDS處理後保持一信號值而電路面積增加之一問題、或因為由一移位暫存器執行一類比信號之快速水平掃描而易於切換雜訊或類似物之一問題。
因此，例如，日本專利特許公開第2005-328135號(下文稱為專利文件3)藉由一並列行A/D(類比/數位)轉換系統(下文稱為一行AD系統)提議對此等問題的一解決方式。
在該行AD系統中，將一A/D轉換器放置在各像素行中，且選定行中的個別像素之類比信號係集體輸出至個別垂直信號線且接著直接經受A/D轉換。因此，當使用以上所說明之CDS電路時出現的問題得到解決，且可執行高精度雜訊移除。
此外，在該行AD系統中，因為一影像之水平方向上之各列中的並列處理，所以在水平方向上之掃描不必以高頻驅動，且在一垂直方向上可以一低頻驅動一A/D轉換。該行AD系統因此具有能夠輕易地從一信號成分分離以一高頻帶出現之一雜訊成分的另一優點。
採用該行AD系統之一CMOS感測器之組態將在下文中參考圖1來說明。
在圖1中，一CMOS感測器11包含一FD(浮動擴散)12、一電晶體13、一電流源14、一參考電壓電路15、一電阻16、 N個比較器171 至17N 及N個計數器181 至18N 。
順帶一提，圖1顯示形成一像素陣列之像素之一，其中偵測光的複數個像素以一晶格之形式配置，且不顯示其他像素。該一像素之組成元件中，僅顯示用於偵測一像素信號之FD 12及電晶體13，而未顯示讀取該像素信號所必需之電晶體(例如，一傳輸電晶體、一重設電晶體、一選擇電晶體及類似物)與一光二極體。
如圖1中所顯示，FD 12之一端子係接地且FD 12之另一端子係連接至電晶體13之閘極。電晶體13之源極係連接至一電源電壓VDD用於驅動。電晶體13之汲極係經由電流源14接地，且係連接至比較器171 之一輸入端子。
參考電壓電路15之輸出端子係經由電阻16連接至電源電壓VDD用於驅動，並係連接至比較器171 之另一輸入端子。比較器171 之輸出端子係連接至計數器181 。與比較器171 之情況類似，比較器172 至17N 具有連接至圖中未顯示之一像素的一電晶體之汲極的一輸入端子，具有連接至該參考電壓電路15之輸出端子的另一輸入端子，且具有分別連接至計數器182 至18N 之一輸出端子。
對應於藉由圖中未顯示之光二極體接收的光之一數量的一電荷係傳輸至FD 12以在該FD 12中累積。電晶體13放大在FD 12中累積之電荷並接著將一像素信號P供應至比較器171 之一輸入端子。比較器171 之另一輸入端子供應有自參考電壓電路15輸出之一斜坡信號R。接著，比較器171 將指示彼此比較像素信號P與斜坡信號R之一結果的一比較信號 輸出至計數器181 。計數器181 依據該比較信號計數一預定時脈信號並接著輸出該計數值作為像素資料。
在因此形成之CMOS感測器11中，連接至電晶體13之閘極之FD 12具有帶GND之一寄生電容，且像素信號P之參考電位係一GND位準，而斜坡信號R之參考電位係電源電壓VDD之位準。因此，例如，當一雜訊出現在電源電壓VDD中時，將該雜訊疊加在斜坡信號R上，且雜訊之效應呈現在彼此比較像素信號P與斜坡信號R之結果中。
圖2顯示由此類雜訊引起並出現在一影像中之橫向拉伸雜訊之一範例。該橫向拉伸雜訊呈現為一隨機改變雜訊。
如以上所說明，電源電壓之雜訊導致影像中之雜訊。
鑑於此類情形實施本發明。需在能夠減少影像中之雜訊。
依據本發明之一第一具體實施例，提供一種影像讀取電路，其包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷並輸出一像素信號；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一固定斜率自一預定初始電壓下降；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號；其中藉由該放大構件輸出之該像素信號的一參考電位與藉由該斜坡信號產生構件輸出之該斜坡信號的一參考電位係在一相同位準。
依據本發明之一第二具體實施例，提供一種藉由將一影 像讀取電路佈置於一半導體晶片上而形成之CMOS感測器，其中該影像讀取電路包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷並輸出一像素信號；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一固定斜率自一預定初始電壓下降；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號；以及藉由該放大構件輸出之該像素信號的一參考電位與藉由該斜坡信號產生構件輸出之該斜坡信號的一參考電位係在一相同位準。
依據本發明之一第三具體實施例，提供一種具有藉由將一影像讀取電路佈置於一半導體晶片上而形成之一CMOS感測器之影像讀取裝置，其中該影像讀取電路包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷並輸出一像素信號；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一固定斜率自一預定初始電壓下降；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號；以及藉由該放大構件輸出之該像素信號的一參考電位與藉由該斜坡信號產生構件輸出之該斜坡信號的一參考電位係在一相同位準。
本發明之第一至第三具體實施例放大對應於藉由一光偵測器接收之光之一數量的一電荷；輸出一像素信號；產生一斜坡信號，其電壓以一固定斜率自一預定初始電壓下降；以及比較該像素信號與該斜坡信號。該像素信號的一 參考電位與該斜坡信號的一參考電位係在一相同位準。
依據本發明之第一至第三具體實施例，減少一影像中之雜訊係可行。
下文說明本發明之較佳具體實施例。如下解說本發明之構成要求與在說明書或圖式中說明之具體實施例之間的對應。此說明係為確認在說明書或圖式中說明支持本發明之具體實施例。因此，即使當存在在說明書或圖式中說明之一具體實施例但本文中並未說明為對應於本發明之構成要求的一具體實施例時，其並不表示該具體實施例不對應於構成要求。相反，即使當本文中將一具體實施例說明為對應於一構成要求時，其並不表示該具體實施例不對應於除此構成要求以外的構成要求。
依據本發明之一第一具體實施例之一影像讀取電路包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷並輸出一像素信號(例如圖5中之一電晶體42)；斜坡信號產生構件，其用於產生其電壓以一固定斜率自一預定初始電壓下降之一斜坡信號(例如圖5中之一參考電壓電路26)；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號(例如圖5中之比較器311 至31N )；其中藉由該放大構件輸出之該像素信號的一參考電位與藉由該斜坡信號產生構件輸出之該斜坡信號的一參考電位係在一相同位準。
在依據本發明之第一具體實施例之影像讀取電路中，該斜坡信號產生構件可包含增益改變構件，其用於藉由改變該斜坡信號之該斜率而改變藉由該影像讀取電路讀取之一影像的增益(例如圖6中之一增益改變電路54)；以及一電晶體與該增益改變構件一起形成一電流鏡電路(例如圖6中之一電晶體53)，且當該增益係在一最小值時，該增益改變構件之電導與該電晶體之電導之間的一比率係(例如)一。
在依據本發明之第一具體實施例之影像讀取電路中，該斜坡信號係在一形式中，其具有其中該斜坡信號之該電壓以一固定斜率自一第一初始電壓下降之一第一區段與其中該斜坡信號之該電壓以一固定斜率自一第二初始電壓下降之一第二區段，且該斜坡信號產生構件可進一步包含：正常斜坡信號產生構件，其用於產生其第一初始電壓與其第二初始電壓彼此相等之斜坡信號(例如圖6中之一斜坡產生電路56)；以及偏移構件，其用於在該第一初始電壓與該第二初始電壓係彼此偏移的一偏移時間將用於使該第一初始電壓高於該第二初始電壓之一偏移成分疊加在該斜坡信號上(例如圖6中之一偏移電路57)。
依據本發明之一第二具體實施例之一CMOS感測器係藉由將一影像讀取電路佈置於一半導體晶片上而形成之一CMOS感測器，其中該影像讀取電路包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷並輸出一像素信號(例如圖5中之一電晶體42)；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一固定斜率 自一預定初始電壓下降(例如圖5中之一參考電壓電路26)；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號(例如圖5中之比較器311 至31N )；其中藉由該放大構件輸出之該像素信號的一參考電位與藉由該斜坡信號產生構件輸出之該斜坡信號的一參考電位係在一相同位準。
依據本發明之一第三具體實施例之一影像讀取裝置係具有藉由將一影像讀取電路佈置於一半導體晶片上而形成之一CMOS感測器之影像讀取裝置，其中該影像讀取電路包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷並輸出一像素信號(例如圖5中之一電晶體42)；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一固定斜率自一預定初始電壓下降(例如圖5中之一參考電壓電路26)；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號(例如圖5中之比較器311 至31N )；其中藉由該放大構件輸出之該像素信號的一參考電位與藉由該斜坡信號產生構件輸出之該斜坡信號的一參考電位係在一相同位準。
下文參考圖式詳細說明本發明所應用的具體具體實施例。
圖3係顯示本發明所應用的一CMOS感測器之一具體實施例的組態之一範例的一方塊圖。
圖3中之CMOS感測器21包含一系統控制單元22、一垂直 掃描電路23、一像素陣列24、一PLL(鎖相迴路)25、一參考電壓電路26、一行ADC(類比至數位轉換器)27、一水平掃描電路28及一感測放大器29。
系統控制單元22控制形成CMOS感測器21的區塊之每一者。
垂直掃描電路23依序將用於控制一像素信號之輸出的一信號供應至依據該系統控制單元22之控制在預定時序中配置在像素陣列24之一垂直方向上的像素。
藉由以一晶格之形式配置複數個像素而形成像素陣列24。在圖3中，未顯示除一像素24P以外之像素。在像素陣列24中，配置在垂直方向上之像素依據自該垂直掃描電路23供應之一控制信號依序輸出一像素信號。
PLL 25根據一外部供應時脈信號(CK)產生驅動該CMOS感測器21內的區塊之每一者所必需的一預定頻率之一時脈信號。PLL 25接著將所產生之時脈信號供應至參考電壓電路26及行ADC 27。
參考電壓電路26產生其電壓以一固定斜率自一預定初始電壓下降之一斜坡信號R。參考電壓電路26接著將該斜坡信號R供應至行ADC 27。
行ADC 27包含一比較器31、一計數器32及一匯流排33。順帶一提，在行ADC 27中，比較器31與計數器32之複數個組合係以對應於配置在像素陣列24之水平方向上的像素之數目的方式配置在一水平方向上。然而，圖3顯示一組比較器31與計數器32。
該比較器31之一輸入端子供應有來自像素陣列24中之像素24P的一像素信號P，而該比較器31之另一輸入端子供應有來自參考電壓電路26之斜坡信號R。該比較器31比較像素信號P與斜坡信號R且將作為比較之一結果而獲得之一比較結果信號供應至計數器32。
計數器32供應有來自PLL 25之一預定頻率的一計數器時脈信號(CKX)。計數器32依據自比較器31供應之比較結果信號及該系統控制單元22的控制計數該計數器時脈信號。計數器32進而將由像素24P輸出之類比像素信號P轉換為數位像素資料且接著輸出該數位像素資料。圖3中之計數器32包含一鎖存器及13個TFF(雙態觸變正反器)，且輸出13位元像素資料。
匯流排33係用於連接計數器32與感測放大器29之一13位元匯流排。
水平掃描電路28依序將至輸出像素資料之一信號供應至依據系統控制單元22的控制在預定時序配置在該行ADC 27之水平方向上的複數個計數器32。
感測放大器29將經由匯流排33自行ADC 27並列供應之像素資料轉換為串列像素資料。感測放大器29接著將該串列像素資料輸出至外側。
接著參考圖4說明CMOS感測器21之操作。
圖4自頂部依序顯示藉由像素陣列24中之像素輸出之像素信號P、藉由參考電壓電路26輸出之斜坡信號R、藉由比較器31輸出之比較結果信號、藉由計數器32用於改變至向 上計數或向下計數之一信號、藉由PLL 25輸出之計數器時脈信號及藉由計數器32輸出之一計數器輸出信號。
如從圖4之頂部在一第一圖表中所顯示，依據自垂直掃描電路23供應之一控制信號，在像素陣列24中之像素輸出在一重設信號A/D轉換週期期間對應於一預定參考電位之像素信號P(一重設成分)且依據在一資料信號A/D轉換週期期間對應於藉由未顯示在圖式中之一光偵測器接收的光之一數量的一電荷來輸出像素信號P(一資料成分)。
如從圖4之頂部在一第二圖表中所顯示，參考電壓電路26輸出其電壓以一固定斜率自一預定初始電壓下降之斜坡信號R。在斜坡信號R中，期間對應於資料信號A/D轉換週期之電壓下降的一週期係長於期間對應於該重設信號A/D轉換週期之電壓下降之一週期。
如從圖4之頂部在一第三圖表中所顯示，比較器31比較像素信號P與斜坡信號R，而且當像素信號P超過斜坡信號R時輸出在H位準之一比較結果信號，並且當像素信號P係低於斜坡信號R時輸出在L位準之一比較結果信號。即，在斜坡信號R之電壓以一固定斜率下降之情況下，當斜坡信號R與像素信號P相符時比較器31輸出實施自H位準至L位準之一轉變的比較結果信號。
如從圖4之頂部在一第四圖表中所顯示，計數器32供應有一信號用於自系統控制單元22改變以向上計數或向下計數，當斜坡信號R之電壓以一固定斜率在重設信號A/D轉換週期期間下降時該信號係在L位準，而且當斜坡信號R之 電壓以一固定斜率在資料信號A/D轉換週期期間下降時該信號係在H位準。
如從圖4之頂部在一第五圖表中所顯示，PLL 25為計數器32供應一預定頻率之計數器時脈信號，例如，500 MHz的一高速時脈信號。
如從圖4之頂部(在一底部)在一第六圖表中所顯示，計數器32計數該計數器時脈信號並輸出像素資料。
明確而言，當用於改變以向上計數或向下計數之信號係在L位準時，計數器32係在一向下計數模式，其中計數器32在斜坡信號R之電壓在重設信號A/D轉換週期期間開始下降之一時間開始向下計數並接著保持所計數之一計數值(重設信號計數)直至當比較結果信號實施自H位準至L位準轉變時之一時間。其後，用於改變以向上計數或向下計數之信號使得自L位準至H位準之一轉變，且將計數器32設定在一向上計數模式，其中計數器32在斜坡信號R之電壓在資料信號A/D轉換週期期間開始下降之一時間開始向上計數。計數器32接著輸出作為像素資料之在直到當該比較結果信號實施自H位準至L位準之一轉變時的一時間所計數之一計數值(資料信號計數)與該重設信號計數之間的一差異之一計數值。
接著參考圖5進一步說明CMOS感測器21。
圖5中之CMOS感測器21包含參考電壓電路26、N個比較器311 至31N 、N個計數器321 至32N 、一FD 41、一電晶體42、一電流源43及一電阻44。
FD 41與電晶體42為圖3之像素陣列24的像素24P之組成元件的一部分。依據藉由未顯示在圖式中之一光二極體接收的光之一數量輸出之一電荷係依據垂直掃描電路23之控制傳輸至FD 41並在其中累積。電晶體42放大在FD 41中累積之一電荷並依據垂直掃描電路23之控制輸出一像素信號P。
FD 41之一端子係接地，且FD 41之另一端子係連接至電晶體42之閘極。電晶體42之源極係連接至一電源電壓VDD，而電晶體42之汲極係經由電流源43接地且係連接至比較器311 之一輸入端子。參考電壓電路26之輸出端子係連接至比較器311 之另一輸入端子且係經由電阻44接地。
在因此形成之CMOS感測器21中，輸入至比較器31之像素信號P的參考電位係一GND位準，因為其中依據藉由未顯示在圖式中之光二極體接收的光之數量而輸出之電荷所累積之FD 41係接地。輸入至比較器31之斜坡信號R的參考電位亦係一GND位準，因為該參考電壓電路26之輸出端子係經由電阻44接地。因此，出現在像素信號P及斜坡信號R中之雜訊的雜訊源係一共同GND。
因此，當從比較器31觀察時以GND作為雜訊源出現在像素信號P及斜坡信號R中之雜訊係彼此同相，且當比較器31彼此比較像素信號P與斜坡信號R時，出現在像素信號P及斜坡信號R中之雜訊彼此抵消。因此，藉由比較器31輸出之比較結果信號未受到雜訊之影響。因此可以抑制雜訊在像素資料中之出現。
亦可從該參考電壓電路26之電路組態說明雜訊出現的抑制。
圖6係顯示參考電壓電路之組態的一範例之一電路圖。
圖6中之參考電壓電路26包含一恆定電流產生電路50、三個電晶體51至53、一增益改變電路54、一電晶體55、一斜坡產生電路56及一偏移電路57。
恆定電流產生電路50之一端子係接地，且該恆定電流產生電路50之另一端子係連接至電晶體51之汲極。電晶體51之源極係連接至電源電壓VDD且電晶體51之閘極係連接至電晶體52之閘極。電晶體51之閘極與電晶體52之閘極之間的連接點係連接至恆定電流產生電路50與該電晶體51之汲極之間的連接點且亦係連接至偏移電路57。
電晶體52之源極係連接至電源電壓VDD且電晶體52之汲極係連接至電晶體53之汲極。
電晶體53之閘極係連接至增益改變電路54。電晶體53之閘極與該增益改變電路54之間的連接點係連接至在電晶體52之汲極與電晶體53之汲極之間的連接點。
當藉由CMOS感測器21讀取之一影像的增益改變時或(例如)當該增益係增加時，增益改變電路54使得斜坡信號R在如稍後說明之圖8中顯示的增益增加之一時間自參考電壓電路26輸出。增益改變電路54與電晶體53形成一電流鏡電路。
電晶體55之汲極係連接至增益改變電路54，電晶體55之源極係連接至電源電壓VDD且電晶體55之閘極係連接至斜 坡產生電路56。電晶體55之汲極與增益改變電路54之間的連接點係連接至電晶體55之閘極與斜坡產生電路56之間的連接點。
斜坡產生電路56係用於產生如圖4中所顯示之斜坡信號R之一電路。
偏移電路57使得斜坡信號R在如稍後說明之圖9中顯示的一偏移之一時間從參考電壓電路26輸出以便防止像素資料受到其移位由在(例如)溫度或類似物或一電路偏移成分中之改變產生的一暗電流引起之黑參考中之一移位的影響。
假設Ir1為從斜坡產生電路56輸出之一電流、If1為從偏移電路57輸出之一電流且Rout為電阻44之電阻值，從因此形成之參考電壓電路26輸出之斜坡信號R係由以下等式(1)表達。
斜坡信號R=(Ir1+If1)×Rout...(1)
如等式(1)中所顯示，斜坡信號R不具有電源電壓VDD之條件。此亦顯示電源電壓VDD之雜訊不影響像素資料。
圖7係顯示在過去參考圖1說明之CMOS感測器11(即，其中斜坡信號R之參考電位為電源電壓VDD之該CMOS感測器11)的參考電壓電路15之一範例之一組態的一電路圖。
在圖7中之參考電壓電路15包含兩個恆定電流電路601 與602 、一電晶體61、一增益改變電路62、一電晶體63、一斜坡產生電路64、一偏移電路65及電晶體66至68。
假設Ir2為從斜坡產生電路64輸出之一電流、If2為從偏移電路65輸出之一電流且Rout為電阻16之電阻值，從因此 形成之參考電壓電路15輸出之斜坡信號R係由以下等式(2)表達。
斜坡信號R=VDD-(Ir2+If2)×Rout...(2)
因此，當斜坡信號R之參考電位為電源電壓VDD時，斜坡信號R具有電源電壓VDD之條件。因此，當一雜訊出現在該電源電壓VDD中時，將該雜訊疊加在斜坡信號R上，因此影響由該比較器17(圖1)輸出之比較結果信號。因此，如圖2中所顯示之橫向雜訊出現在一影像中。
另一方面，如以上所說明，從圖6中顯示之參考電壓電路26輸出之斜坡信號R的參考電位係GND位準，使得出現在一影像中之此類橫向雜訊可受到抑制。
接著參考圖8說明在增益增加之一時間的斜坡信號R。
在圖8中，橫座標軸指示時間從左至右的經過，且縱座標軸指示斜坡信號R之電壓。期間該斜坡信號R之電壓以一固定斜率在參考圖4說明之重設信號A/D轉換週期內下降之週期將參考為一重設相位(P-相位)，且期間斜坡信號R之電壓以一固定斜率在資料信號A/D轉換週期(圖4)內下降之一週期將稱為一資料相位(D-相位)。
在一正常時間之斜坡信號R表示當CMOS感測器21讀取在一正常亮度之一影像時的一波形。在增益增加之一時間之斜坡信號R表示當CMOS感測器21讀取在比正常較暗條件下之一影像時的一波形。即，在比正常較暗條件下，一小數目之電荷在圖5之FD 41中累積。然而，減少斜坡信號R之電壓下降之斜率可延長在由比較器31輸出之比較結果 信號(圖4)實施自H位準至L位準之一轉變之前的時間。因此，由計數器32輸出之像素資料係在增益中增加。
在下文說明出現在從參考電壓電路26在增益增加之一時間輸出的斜坡信號R中之電路雜訊。
如圖6中所顯示形成參考電壓電路26，且藉由恆定電流產生電路50提供至斜坡信號R之一電壓雜訊VN0係由以下等式(3)表達。
VN0=in0×(gm2/gm1)×(gm4/gm3)×(gm6/gm5)×Rout...(3)
在等式(3)中，in0為恆定電流產生電路50之電流雜訊，gm1為電晶體51之電導，gm2為電晶體52之電導，gm3為電晶體53之電導，gm4為增益改變電路54之電導，gm5為電晶體55之電導，gm6為斜坡產生電路56之電導且gm7為偏移電路57之電導。
在此時，假設vn1為電晶體51之電壓雜訊，藉由電晶體51提供至斜坡信號R之一電壓雜訊VN1係由以下等式(4)表達。
VN1=vn1×gm2×(gm4/gm3)×(gm6/gm5)×Rout...(4)
出現在斜坡信號R中之一總雜訊VN係由以下等式(5)表達。
VN2 =VN02 +VN12 +VN22 +VN32 +VN42 +VN52 +VN62 +VN72 ...(5)
在等式(5)中，VN2為藉由電晶體52提供至斜坡信號R的一電壓雜訊，VN3為藉由電晶體53提供至斜坡信號R的一 電壓雜訊，VN4為藉由增益改變電路54提供至斜坡信號R的一電壓雜訊，VN5為藉由電晶體55提供至斜坡信號R的一電壓雜訊，VN6為藉由斜坡產生電路56提供至斜坡信號R的一電壓雜訊，且VN7為藉由偏移電路57提供至斜坡信號R的一電壓雜訊。
在此情況下，例如，當增益係一最大值且在增益改變電路54與電晶體53之電流鏡電路中之一返回比率(鏡比率=gm4/gm3)係(例如)一時，電壓雜訊之值VN0至VN3實際上出現在斜坡信號R中且因此變得與雜訊一樣顯著。
為抑制在增加增益之時間雜訊的增加，必須使增益改變電路54之大小足夠小於電晶體53之大小。明確而言，如圖8中所顯示，當該增益係改變為兩倍時，該增益改變電路54之大小係減半(即，增益改變電路54之電導gm4係減半)，進而減少由增益改變電路54與電晶體53之電流鏡電路產生之電流。在此情況下，可將在增加增益之時間上之雜訊VN0至VN3抑制為在正常增益之時間上的雜訊VN0至VN3的一半。
順帶一提，在低增益之時間上，雜訊VN0至VN3實際上出現在總雜訊VN中。然而，此類雜訊可藉由(例如)增加恆定電流產生電路50之電流值或藉由一電容或類似物執行一頻帶限制而減少。
接著參考圖9說明在一偏移時間之斜坡信號R。
在圖9中，橫座標軸指示時間從左至右的經過，且縱座標軸指示斜坡信號R之電壓。
為防止像素資料受到其移位由在溫度或類似物中之一改變產生的一暗電流引起之黑參考中之一移位的影響，在自斜坡產生電路56的偏移時間將藉由偏移電路57輸出之一電流疊加在斜坡信號R上，而且輸出結果。即，在偏移時間，如圖9中所顯示，在偏移時間重設相位中之電壓係高於在正常時間該重設相位中之電壓，且在重設相位中之參考電壓(在以一固定斜率下降之前的電壓將稱為參考電壓)藉由一偏移位準係高於資料相位中之參考電壓。依據在溫度或類似物中之一改變設定偏移位準。
因為重設相位中之參考電壓藉由偏移位準係因此高於資料相位中之參考電壓，所以即使當暗電流係藉由在溫度或類似物中之一改變而增加時，該增加仍可抵消。藉由輸出對應於該偏移位準的電流之偏移電路57執行重設相位中之此偏移。
因此，偏移電路57在偏移時間輸出一電流且在正常時間不輸出電流。因此，在正常時間，防止藉由偏移電路57輸出之電壓的電壓雜訊在斜坡信號R中引起一雜訊。
在下文說明出現在從參考電壓電路26在一偏移時間輸出的斜坡信號R中之電路雜訊。
如參考圖8所說明，出現在斜坡信號R中之總雜訊VN係藉由以上說明之等式(5)來表達。藉由偏移電路57提供至斜坡信號R的電壓雜訊係VN7。當流經偏移電路57之電流的組態係自電晶體51之閘極藉由一電流鏡執行電流分佈之一系統的組態時，藉由偏移電路57提供至斜坡信號R的電壓 雜訊VN7係由以下等式(6)來表達。
VN7=in0×(gm7/gm1)×Rout...(6)
如以上所說明，在顯示在圖6中之參考電壓電路26之電路組態中，偏移電路57在正常時間不輸出用於一偏移之電流。因此，可忽略在等式(6)中提供至斜坡信號R的電壓雜訊VN7之條件。雜訊的出現可因此不僅在過去具有在資料相位中添加一偏移的一組態之一CMOS感測器中受到抑制。
圖10係輔助說明過去專利文件3中的CMOS感測器11之參考電壓電路15(即，圖7之參考電壓電路15)中在偏移時間之斜坡信號R的一圖式。
假定在具有圖6之組態的本發明中採用在資料相位中類似添加一偏移之一組態，偏移電路57必須輸出一電流(即，一大量電流必須在正常時間穿透該電阻44以便獲得一偏移位準)。接著，在偏移時間，需要一組態，其中藉由減少該電流，資料相位中之參考電壓變得較低。
因此，在圖10之組態中，在正常時間，偏移電路57輸出一電流，且因此偏移電路57之電壓雜訊影響斜坡信號R。
另一方面，如以上所說明，在圖9之組態中，偏移電路57在正常時間不輸出電流。因此，與圖10之過去的組態比較，能減少出現在斜坡信號R中之雜訊。
另外，如圖7中所顯示，參考電壓電路15具有一電路組態，其中有必要彼此獨立地為增益改變電路62提供恆定電流電路601 並為偏移電路65提供恆定電流電路602 。然而， 參考電壓電路26中之增益改變電路54與偏移電路57能共享恆定電流產生電路50。此可以使得參考電壓電路26之佈局面積小於參考電壓電路15之佈局面積，且依次減少CMOS感測器21之佈局面積。此外，可減少功率消耗。
此外，例如，在過去已需要用於消除藉由像素信號P與斜坡信號R之間的參考電位中的差而引起之橫向拉伸雜訊之一信號處理電路或類似物。然而，CMOS感測器21抑制雜訊，因此消除對於此信號處理電路之需要。此亦可以減少CMOS感測器21之佈局面積並減少功率消耗。
順帶一提，在本具體實施例中，已說明包含藉由一NMOS形成之單元像素之一感測器。然而，本發明係可應用於包含藉由一PMOS形成之單元像素之一感測器。在此情況下，在以上說明之極性均變得相反。例如，作為一參考之GND位準改變至作為一參考的電源電壓VDD。亦在此情況下，可藉由將(例如)像素信號P之參考電位及斜坡信號R之參考電位設定在相同位準而抑制雜訊之出現。
本發明所應用之CMOS感測器21可併入例如一可攜式電話、一小型數位相機、一高級單眼相機、一攝錄像機、一監視相機、一導引系統及類似物之裝置中。此等裝置可讀取一低雜訊影像。
請注意，本發明之具體實施例不限於以上所說明之具體實施例，且在不偏離本發明之精神的情況下可進行各種修改。
習知此項技術者應明白，可根據設計要求及其他因素進 行各種修改、組合、子組合及變更，只要其係在所附申請專利範圍或其等效內容的範疇內即可。
11‧‧‧CMOS感測器
12‧‧‧FD(浮動擴散)
13‧‧‧電晶體
14‧‧‧電流源
15‧‧‧參考電壓電路
16‧‧‧電阻
171 至17N ‧‧‧比較器
181 至18N ‧‧‧計數器
21‧‧‧CMOS感測器
22‧‧‧系統控制單元
23‧‧‧垂直掃描電路
24‧‧‧像素陣列
24P‧‧‧像素
25‧‧‧PLL(鎖相迴路)
26‧‧‧參考電壓電路
27‧‧‧行ADC(類比至數位轉換器)
28‧‧‧水平掃描電路
29‧‧‧感測放大器
31‧‧‧比較器
311 至31N ‧‧‧比較器
32‧‧‧計數器
321 至32N ‧‧‧計數器
33‧‧‧匯流排
41‧‧‧FD
42‧‧‧電晶體
43‧‧‧電流源
44‧‧‧電阻
50‧‧‧恆定電流產生電路
51‧‧‧電晶體
52‧‧‧電晶體
53‧‧‧電晶體
54‧‧‧增益改變電路
55‧‧‧電晶體
56‧‧‧斜坡產生電路
57‧‧‧偏移電路
601 ‧‧‧恆定電流電路
602 ‧‧‧恆定電流電路
61‧‧‧電晶體
62‧‧‧增益改變電路
63‧‧‧電晶體
64‧‧‧斜坡產生電路
65‧‧‧偏移電路
66‧‧‧電晶體
67‧‧‧電晶體
68‧‧‧電晶體
圖1係顯示在過去一CMOS感測器之一範例之一組態的一電路圖；圖2係顯示在一影像中出現之橫向拉伸雜訊之一範例的一圖式；圖3係顯示本發明所應用之一CMOS感測器之一具體實施例的組態之一範例的一方塊圖；圖4係該CMOS感測器之操作的一圖式；圖5係顯示該CMOS感測器之組態的一範例之一電路圖；圖6係顯示一參考電壓電路之組態的一範例之一電路圖；圖7係顯示在過去一參考電壓電路之一範例之組態的一電路圖；圖8係輔助說明在增加增益之一時間之一斜坡信號的一圖式；圖9係輔助說明在一偏移時間之一斜坡信號的一圖式；以及圖10係輔助說明在過去在一偏移時間之一斜坡信號的一圖式。
21‧‧‧CMOS感測器
26‧‧‧參考電壓電路
311 至31N ‧‧‧比較器
321 至32N ‧‧‧計數器
41‧‧‧FD
42‧‧‧電晶體
43‧‧‧電流源
44‧‧‧電阻

Claims (8)

  1. 一種影像讀取電路，其包括：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷，並輸出一像素信號；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一預定速率自一預定初始電壓改變；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號；其中該比較構件提供一輸出信號，該輸出信號改變以指示該斜坡信號自少於該像素信號改變為多於該像素信號或該斜坡信號自多於該像素信號改變為少於該像素信號的一時間，以識別該像素信號之近似值，且其中施加於該比較構件的至少該像素信號中之一些雜訊及該斜坡信號中之一些雜訊實質上係彼此同相，以使來自該比較構件之輸出信號係實質上無雜訊。
  2. 如請求項1之影像讀取電路，其中該斜坡信號產生構件包含：增益改變構件，其用於改變該斜坡信號之該斜率；以及一電晶體，其與該增益改變構件形成一電流鏡電路。
  3. 如請求項2之影像讀取電路，其中該增益改變構件藉由減少由該增益改變構件與該電晶體之該電流鏡電路產生之一電流而增加該增益。
  4. 如請求項2之影像讀取電路， 其中該斜坡信號係在一形式中，其具有其中該電壓以該固定斜率自一第一初始電壓下降之一第一區段與其中該電壓以該固定斜率自一第二初始電壓下降之一第二區段，以及該斜坡信號產生構件進一步包含：正常斜坡信號產生構件，其用於產生其中該第一初始電壓與該第二初始電壓係彼此相等之一斜坡信號，以及偏移構件，其用於在該第一初始電壓與該第二初始電壓係彼此偏移的一偏移時間將用於使該第一初始電壓高於該第二初始電壓之一偏移成分疊加至該斜坡信號上。
  5. 如請求項4之影像讀取電路，其中該增益改變構件與該偏移構件使用一共同恆定電流電路。
  6. 一種CMOS(互補金氧半導體)感測器，其藉由將一影像讀取電路佈置於一半導體晶片上而形成，其中該影像讀取電路包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷，並輸出一像素信號；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一預定速率自一預定初始電壓改變；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號，以及該比較構件提供一輸出信號，該輸出信號改變以指示 該斜坡信號自少於該像素信號改變為多於該像素信號或該斜坡信號自多於該像素信號改變為少於該像素信號的一時間，以識別該像素信號之近似值，且其中施加於該比較構件的至少該像素信號中之一些雜訊及該斜坡信號中之一些雜訊實質上係彼此同相，以使來自該比較構件之輸出信號係實質上無雜訊。
  7. 一種影像讀取裝置，其具有藉由將一影像讀取電路佈置於一半導體晶片上而形成之一CMOS(互補金氧半導體)感測器，其中該影像讀取電路包含：放大構件，其用於放大對應於藉由一光偵測器接收之光之一數量的一電荷，並輸出一像素信號；斜坡信號產生構件，其用於產生一斜坡信號，其電壓以一預定速率自一預定初始電壓改變；以及比較構件，其用於比較藉由該放大構件輸出之該像素信號與藉由該斜坡信號產生構件輸出之該斜坡信號，以及該比較構件提供一輸出信號，該輸出信號改變以指示該斜坡信號自少於該像素信號改變為多於該像素信號或該斜坡信號自多於該像素信號改變為少於該像素信號的一時間，以識別該像素信號之近似值，且其中施加於該比較構件的至少該像素信號中之一些雜訊及該斜坡信號中之一些雜訊實質上係彼此同相，以使來自該比較構件之輸出信號係實質上無雜訊。
  8. 一種影像讀取裝置，其具有藉由將一影像讀取電路佈置 於一半導體晶片上而形成之一CMOS(互補金氧半導體)感測器，其中該影像讀取電路包含：一放大區段，其經組態用以放大對應於藉由一光偵測器接收之光之一數量的一電荷，並輸出一像素信號；一斜坡信號產生區段，其經組態用以產生一斜坡信號，其電壓以一預定速率自一預定初始電壓改變；以及一比較區段，其經組態用以比較藉由該放大區段輸出之該像素信號與藉由該斜坡信號產生區段輸出之該斜坡信號，以及該比較區段提供一輸出信號，該輸出信號改變以指示該斜坡信號自少於該像素信號改變為多於該像素信號或該斜坡信號自多於該像素信號改變為少於該像素信號的一時間，以識別該像素信號之近似值，且其中施加於該比較區段的至少該像素信號中之一些雜訊及該斜坡信號中之一些雜訊實質上係彼此同相，以使來自該比較區段之輸出信號係實質上無雜訊。
TW097116384A 2007-05-17 2008-05-02 影像讀取電路、互補金氧半導體感測器與影像讀取裝置 TWI397310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007132097 2007-05-17
JP2007178075A JP4311482B2 (ja) 2007-05-17 2007-07-06 撮像回路、ｃｍｏｓセンサ、および撮像装置

Publications (2)

Publication Number Publication Date
TW200901757A TW200901757A (en) 2009-01-01
TWI397310B true TWI397310B (zh) 2013-05-21

Family

ID=40027086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097116384A TWI397310B (zh) 2007-05-17 2008-05-02 影像讀取電路、互補金氧半導體感測器與影像讀取裝置

Country Status (5)

Country Link
US (5) US8654230B2 (zh)
JP (1) JP4311482B2 (zh)
KR (2) KR101507609B1 (zh)
CN (1) CN101309348B (zh)
TW (1) TWI397310B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903159B2 (en) * 2001-03-26 2011-03-08 Panavision Imaging Llc Image sensor ADC and CDS per column
WO2006004096A2 (ja) * 2004-07-06 2006-01-12 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4396655B2 (ja) * 2006-03-06 2010-01-13 ソニー株式会社 固体撮像装置
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置
JP4946761B2 (ja) * 2007-09-28 2012-06-06 ソニー株式会社 固体撮像素子およびカメラシステム
US8336388B2 (en) 2007-10-05 2012-12-25 National Oilwell Varco, L.P. Methods and structures for monitoring offshore platform supports
JP5266864B2 (ja) 2008-05-13 2013-08-21 ソニー株式会社 イメージセンサ、データ出力方法、撮像デバイス、及び、カメラ
JP4803261B2 (ja) * 2009-01-16 2011-10-26 ソニー株式会社 固体撮像素子、およびカメラシステム
JP5636694B2 (ja) * 2009-04-03 2014-12-10 ソニー株式会社 電子機器、ａｄ変換装置、ａｄ変換方法
JP5426220B2 (ja) * 2009-04-13 2014-02-26 株式会社東芝 電源ノイズ除去回路
KR101710109B1 (ko) * 2010-10-20 2017-02-27 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
JP5808162B2 (ja) * 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP2013090305A (ja) * 2011-10-21 2013-05-13 Sony Corp 比較器、ａｄ変換器、固体撮像装置、およびカメラシステム
KR20140067408A (ko) * 2012-11-26 2014-06-05 삼성전자주식회사 고체 촬상소자 및 그에 따른 동작 제어방법
KR102007386B1 (ko) * 2013-05-30 2019-08-05 에스케이하이닉스 주식회사 디지털 아날로그 변환기, 그를 포함하는 이미지 센싱 장치 및 이미지 센싱 장치의 구동방법
JP2014239289A (ja) 2013-06-06 2014-12-18 ソニー株式会社 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器
JP2015037206A (ja) * 2013-08-12 2015-02-23 キヤノン株式会社 撮像装置
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
KR102108322B1 (ko) * 2014-02-25 2020-05-28 삼성전자주식회사 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법
CN106165401B (zh) * 2014-04-16 2020-05-19 索尼公司 成像元件、增益控制方法和电子设备
JP2015216625A (ja) * 2014-04-22 2015-12-03 キヤノン株式会社 撮像素子及び撮像装置
KR102247010B1 (ko) 2014-10-24 2021-04-30 에스케이하이닉스 주식회사 노이즈 제거 기능을 가지는 기준 전압 발생 장치 및 그를 이용한 씨모스 이미지 센서
TWI669964B (zh) 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
JP2016225910A (ja) * 2015-06-02 2016-12-28 エスアイアイ・セミコンダクタ株式会社 遅延回路及び半導体装置
KR102523136B1 (ko) 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
US10840281B2 (en) * 2015-12-08 2020-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Imaging device
US9762825B2 (en) 2015-12-30 2017-09-12 Omnivision Technologies, Inc. Method and system for reducing analog-to-digital conversion time for dark signals
KR102446289B1 (ko) * 2016-01-26 2022-09-22 에스케이하이닉스 주식회사 램프 그라운드 노이즈 제거를 위한 픽셀 바이어스 장치 및 그에 따른 씨모스 이미지 센서
KR102446723B1 (ko) * 2016-01-29 2022-09-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 구동 방법
US9848152B1 (en) * 2016-09-27 2017-12-19 Omnivision Technologies, Inc. Analog dithering to reduce vertical fixed pattern noise in image sensors
CN108337455B (zh) * 2017-01-18 2022-03-11 三星电子株式会社 图像传感器
KR102349105B1 (ko) * 2017-01-18 2022-01-11 삼성전자주식회사 이미지 센서
CN107040734B (zh) * 2017-05-03 2019-12-31 北京思比科微电子技术股份有限公司 一种用于cmos图像传感器的rampadc
US10848699B2 (en) * 2018-07-10 2020-11-24 Guangzhou Tyrafos Semiconductor Technologies Co., Ltd Visible light communication sensor and visible light communication method
TWI735904B (zh) * 2018-07-10 2021-08-11 大陸商廣州印芯半導體技術有限公司 具有可見光通信功能的影像感測器以及影像感測系統
JP7478968B2 (ja) * 2019-03-20 2024-05-08 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021012071A1 (zh) * 2019-07-19 2021-01-28 深圳市汇顶科技股份有限公司 图像传感器以及相关芯片及电子装置
CN111901542B (zh) * 2020-08-07 2023-02-17 成都微光集电科技有限公司 一种图像传感器
JP2023002407A (ja) * 2021-06-22 2023-01-10 ルネサスエレクトロニクス株式会社 固体撮像装置
CN114205541B (zh) * 2021-11-26 2023-05-26 四川创安微电子有限公司 图像传感器暗电平校正结构和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633335B1 (en) * 1998-02-28 2003-10-14 Hyundai Electronics Industries Co., Ltd. CMOS image sensor with testing circuit for verifying operation thereof
US20030231059A1 (en) * 2002-04-25 2003-12-18 Gaku Takemura Variable gain amplifier
US6937279B1 (en) * 1998-12-22 2005-08-30 Hynix Semiconductor Inc. Apparatus for converting analog image data into digital image data in CMOS image sensor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3991323A (en) * 1975-03-19 1976-11-09 Honeywell Inc. Pulse duration to current converter
JPH09307379A (ja) * 1996-05-17 1997-11-28 Nec Corp Ａｇｃ回路
JPH11316245A (ja) * 1998-05-01 1999-11-16 Ando Electric Co Ltd 電気光学サンプリングオシロスコープ
US6246243B1 (en) * 2000-01-21 2001-06-12 Analog Devices, Inc. Semi-fusible link system
JP3710361B2 (ja) 2000-06-20 2005-10-26 キヤノン株式会社 撮像装置
JP3734717B2 (ja) 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ
AU2002362878A1 (en) * 2001-10-19 2003-04-28 Clare Micronix Integrated Systems, Inc. Precharge circuit and method for passive matrix oled display
JP4057814B2 (ja) * 2002-01-22 2008-03-05 財団法人 ひろしま産業振興機構 画像情報処理装置
FR2835664B1 (fr) * 2002-02-04 2004-04-16 St Microelectronics Sa Procede de generation d'une rampe de tension aux bornes d'un condensateur, et dispositif electronique correspondant, en particulier pour une alimentation a decoupage d'un telephone mobile cellulaire
US6950052B2 (en) * 2003-06-03 2005-09-27 Silicon Labs Cp, Inc. Noise cancellation in a single ended SAR converter
JP4449565B2 (ja) 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
JP2006027172A (ja) * 2004-07-20 2006-02-02 Tohoku Ricoh Co Ltd 印刷装置及び印刷方法
JP4247995B2 (ja) * 2005-02-03 2009-04-02 富士通マイクロエレクトロニクス株式会社 固体撮像素子のデータ読出回路、撮像装置および固体撮像素子のデータ読出方法
JP4442515B2 (ja) * 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
US7352216B2 (en) * 2005-06-28 2008-04-01 Teridian Semiconductor Corporation High speed ramp generator
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
JP4792934B2 (ja) * 2005-11-17 2011-10-12 ソニー株式会社 物理情報取得方法および物理情報取得装置
US7605545B2 (en) * 2006-09-18 2009-10-20 Himax Technologies Limited Control system for multiple fluorescent lamps
JP4340296B2 (ja) * 2007-01-30 2009-10-07 シャープ株式会社 Ａ／ｄ変換器
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633335B1 (en) * 1998-02-28 2003-10-14 Hyundai Electronics Industries Co., Ltd. CMOS image sensor with testing circuit for verifying operation thereof
US6937279B1 (en) * 1998-12-22 2005-08-30 Hynix Semiconductor Inc. Apparatus for converting analog image data into digital image data in CMOS image sensor
US20030231059A1 (en) * 2002-04-25 2003-12-18 Gaku Takemura Variable gain amplifier

Also Published As

Publication number Publication date
JP4311482B2 (ja) 2009-08-12
CN101309348A (zh) 2008-11-19
KR20080101773A (ko) 2008-11-21
US10645326B2 (en) 2020-05-05
US9654717B2 (en) 2017-05-16
JP2008312179A (ja) 2008-12-25
US20180255259A1 (en) 2018-09-06
TW200901757A (en) 2009-01-01
KR20140083960A (ko) 2014-07-04
US20080284886A1 (en) 2008-11-20
US20160182844A1 (en) 2016-06-23
US9986193B2 (en) 2018-05-29
KR101507609B1 (ko) 2015-03-31
US20140117210A1 (en) 2014-05-01
US8654230B2 (en) 2014-02-18
US20170171487A1 (en) 2017-06-15
CN101309348B (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
TWI397310B (zh) 影像讀取電路、互補金氧半導體感測器與影像讀取裝置
US10070103B2 (en) Solid-state imaging device, driving method, and electronic device
US10237504B2 (en) Solid-state imaging device and camera system with columm parallel ADC
KR101485045B1 (ko) 참조 전압 회로 및 촬상 회로
US9094629B2 (en) Image pickup apparatus
US8749424B2 (en) Comparator, analog-to-digital convertor, solid-state imaging device, camera system, and electronic apparatus
US8059172B2 (en) Solid-state imaging apparatus having multiple channel output
JP5924923B2 (ja) 光電変換装置、及び光電変換装置の駆動方法
WO2009096168A1 (ja) 固体撮像装置およびその駆動方法
US20100002120A1 (en) Comparator, method of calibrating comparator, solid-state imaging device, and camera system
US9123620B2 (en) Solid-state image capture device, drive method therefor, and electronic apparatus
US9497398B2 (en) Solid-state imaging device and camera for reducing random row noise
JP2012147339A (ja) 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法