Nothing Special   »   [go: up one dir, main page]

TWI288428B - Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment - Google Patents

Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment Download PDF

Info

Publication number
TWI288428B
TWI288428B TW093138151A TW93138151A TWI288428B TW I288428 B TWI288428 B TW I288428B TW 093138151 A TW093138151 A TW 093138151A TW 93138151 A TW93138151 A TW 93138151A TW I288428 B TWI288428 B TW I288428B
Authority
TW
Taiwan
Prior art keywords
film
alignment mark
forming
substrate
insulating film
Prior art date
Application number
TW093138151A
Other languages
English (en)
Other versions
TW200525592A (en
Inventor
Ichio Yudasaka
Hideki Tanaka
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200525592A publication Critical patent/TW200525592A/zh
Application granted granted Critical
Publication of TWI288428B publication Critical patent/TWI288428B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

1288428 (1) 九、發明說明 【發明所屬之技術領域】 本發明關於對準方法，半導體裝置之製造方法，半導 體裝置用基板，電子機器。 【先前技術】 習知薄膜電子元件之製造技術，係以使用蒸鑛法之真 空製程爲主要。該真空製程具有極微細加工精確度，但其 代價爲非效率地使用大量之能量與材料。取代真空製程之 低能量液相製程（使用液相法之製程）被開始重新提案 (例如專利文獻1 )。 和以蒸鍍爲基本之習知真空製程比較，該液相法製程 具有以下優點： (1 )不需要真空裝置，可實現製造裝置之小型化。 (2 )膜面可以平坦化，其上形成之配線不容易產生 斷線。另外，以此種平坦膜作爲閘極絕緣膜使用，可以製 造高耐壓之電晶體。 (專利文獻1 :再公表特許W0 00/ 59040號公報 【發明內容】 (發明所欲解決之課題） 如上述說明，於液相法製程中，膜面之平坦化可以製 造高性能之元件，但是，於元件之製程中，膜面之平坦化 亦有可能成爲負面作用。亦即，以液相法製程（例如旋轉 (2) 1288428 塗敷法）形成薄膜時，該薄膜之下配置之圖型之凹凸因該 薄膜而被平坦化，因而於該薄膜之上施予圖型化而欲形成 不透過光之膜時，難以如習知般藉由觀察膜面之凹凸來進 行微影成像製程之對準。例如薄膜電晶體之閘極絕緣膜或 層間絕緣膜以液相法製程形成時，該絕緣膜上形成之金屬 膜表面成爲不具凹凸之平坦面，因此無法以其作爲對下層 側之半導體膜之正確定位用。 本發明有鑑於上述問題，目的在於提供一種使用液相 法製程製造裝置時適用之對準方法。 (用以解決課題的手段） 爲解決上述問題，本發明之對準方法，其特徵爲··在 包含使用液相法於基板上形成功能性薄膜之步驟的元件製 程中，在上述功能性薄膜被形成之基板上，形成相對於上 述功能性薄膜以後所形成薄膜呈現出形狀的對準標記，使 用該對準標記進行上述功能性薄膜以後之薄膜的對準。 使用此種對準標記可對功能性薄膜以後之薄膜進行良 好精確度之圖型化。 又，本說明書中功能性薄膜爲具有特定功能之薄膜之 總稱’該功能可爲電氣·電子功能（導電性、絕緣性、壓 電性、熱電性、介電性等），光學功能（光選擇吸收、反 射性、偏光性、光選擇透過性、非線性光學性、螢光或磷 光等之發光、色相性等），磁性功能（硬磁性、軟磁性、 非磁性、透磁性等），化學功能（吸附性、脫著性、觸媒 -6- (3) 1288428 性、吸水性、離子傳導性、氧化還原性、電氣化 電性等），機械功能（耐摩耗性），熱功能（導 熱性、紅外線放射性等），生體功能（生體適合 控性等）等各種功能。 又，液相法爲在基板上配置液體材料之方法 有例如旋轉塗敷法、狹縫塗敷法（slit coat )、 法（dip coat )、噴塗法（spray coat )、印刷法 出法等。 本發明中，上述對準標記之形成步驟，可包 驟：在上述基板與上述功能性薄膜之間形成高度 能性薄膜之平坦化程度之對準標記的步驟。本方 功能性薄膜形成前，預先於基板上形成厚膜（大 性薄膜之平坦化程度的高度）之對準標記，具體 慮以下形態： (1)上述對準標記之形成步驟爲，包含在 上預先形成厚膜之對準標記的步驟。 (2 )上述對準標記之形成步驟爲，包含以 在上述基板上預先配置之第1對準標記上，藉由 形成材料之繼續添加而形成高度大於該功能性薄 化程度之第2對準標記的步驟。 於（2 )之形態中，上述第2對準標記之形 可包含以下步驟··藉由液滴噴出法，將包含上述 形成材料之液狀材料，選擇性滴至上述第1對準 成區域的步驟。 學特性、 熱性、斷 性、抗血 ，此方法 浸漬塗敷 、液滴噴 含以下步 大於該功 法，係於 於該功能 言之可考 上述基板 下步驟： 對準標記 膜之平坦 成步驟， 對準標記 標記之形 -7 - (4) 1288428 本發明中，上述對準標記之形成步驟，可包含以下步 驟··在具備上述第1對準標記之上述基板上形成透光性上 述功能性薄膜之後，使用介由該透光性功能性薄膜被辨識 之上述第1對準標記，於上述功能性薄膜上形成新的第2 對準標記的步驟。本方法，係使用基板上預先具備之對準 標記（第1對準標記），於功能性薄膜形成後，重新製作 新的對準標記（第2對準標記）。此情況下，上述第2對 準標記之相對位置，可依據上述第1對準標記之位置而決 定。如此則，功能性薄膜以前之膜和功能性薄膜以後之膜 之間之位置偏移可以被防止。又，雖然第2對準標記未必 和第1對準標記配置於相同位置，但是第2對準標記與第 1對準標記於平面上配置於大略相同位置時，功能性薄膜 以後之膜可以被更高精確度地定位。 又，本發明之對準方法，其特徵爲：在包含使用液相 法於具備對準標記之基板上形成功能性薄膜之步驟的元件 製程中，將上述功能性薄膜形成於上述對準標記之形成區 域以外的區域，使用上述對準標記進行上述功能性薄膜以 後之薄膜的對準。本方法中，功能性薄膜未被配置於對準 標記之形成區域，因而，對準標記之凹凸不會因功能性薄 膜而被平坦化。因此，本方法可以高精確度地進行功能性 薄膜以後之膜之圖型化。 本發明中，上述功能性薄膜之形成步驟之具體形態可 考慮以下： (1 )上述功能性薄膜形成步驟，係包含以下步驟： -8 - (5) 1288428 對上述對準標記形成區域施予疏液性處理的步驟；及在包 含上述被疏液性處理區域的基板上區域配置包含上述功能 性薄膜形成材料的步驟。 (2 )上述功能性薄膜形成步驟，係包含以下步驟： 在包含上述對準標記形成區域的基板上之區域，形成上述 功能性薄膜之步驟；及選擇性除去位於上述對準標記上之 上述功能性薄膜的步驟。 (3 )上述功能性薄膜之形成步驟，係包含以下步 驟：藉由液滴噴出法，將包含上述功能性薄膜形成材料之 液狀材料，選擇性滴至上述對準標記形成區域以外之區域 的步驟。 又，於（2 )之形態中，功能性薄膜之圖型化方法可 考慮以下： (a )上述功能性薄膜形成步驟，係包含以下步驟： 在包含上述對準標記形成區域的基板上之區域，形成透光 性上述功能性薄膜之步驟；及使用介由該透光性功能性薄 膜被辨識之上述對準標記，選擇性地僅除去位於上述對準 標記上之上述功能性薄膜的步驟。 (b )上述功能性薄膜之除去步驟爲，選擇性除去假 設上述對準標記被配置之特定範圍之上述功能性薄膜的步 驟。 上述（a )係檢測出對準標記之位置而正確地僅除去 該位置上配置之功能性薄膜者，上述（b )爲，拜/之位置 某一程度理解之情況下，將被假設爲存在該對準標記之部 -9 - (6) 1288428 分之功能性薄膜，以及位於其附近之功能性薄膜大幅度地 予以除去者。於該（b )之方法中，功能性薄膜未必要求 透明性，亦可使用非透明材料。 本發明之半導體裝置之製造方法，其特徵爲：使用上 述對準方法製造半導體裝置者。 具體言之爲，本發明之半導體裝置之製造方法，係包 含：使用液相法於基板上形成絕緣膜的步驟者；其特徵爲 具備以下步驟··在上述基板上形成半導體薄膜，對該半導 體薄膜施予圖型化，形成作爲半導體裝置主動層之第1半 導體薄膜及對準用之第2半導體薄膜的步驟；在和上述第 2半導體薄膜整合之特定位置，形成相對於上述絕緣膜以 後被形成之薄膜呈現出形狀之對準標記的步驟；及使用上 述對準標記進行上述絕緣膜以後之薄膜之圖型化的步驟。 耒曰由此種#彳準標記之使用’可以局精確度地進行絕緣 膜以後之膜之圖型化。 本說明書中，「整合」係指多數個對象物間之位置被 管理之狀態，對準標記與第2半導體薄膜被整合形成係 指，兩者之形成滿足僅重疊預定値、隔開、連接間隔等之 知*疋關係。又，本說明書中所謂主動層係指，如電晶體之 通道部分般實際構成半導體裝置而進行電氣功能，不包含 僅作爲對準標記使用而被圖型化之層。又，液相法爲使用 液體材料於基板上配置薄膜之總稱，該液相法包含例如旋 轉塗敷法、狹縫塗敷法（slit coat )、浸漬塗敷法（dip coat )、噴塗法（spray coat )、印刷法、液滴噴出法等。 -10- (7) 1288428 本發明之半導體裝置之製造方法中，上述對準標記之 形成步驟，係包含以下步驟：在上述基板與上述絕緣膜之 間形成高度大於該絕緣膜之平坦化程度之對準標記的步 驟。本方法，係於絕緣膜形成前，預先於基板上形成厚膜 (大於該絕緣膜之平坦化程度的高度）之對準標記者。具 體言之爲，上述對準標記之形成步驟可考慮爲包含，在上 述特定位置形成高度大於該絕緣膜之平坦化程度的對準標 記之步驟。又，此情況下，上述對準標記之形成步驟可包 含，在上述特定位置形成高度大於該絕緣膜之平坦化程度 的對準標記之步驟。 本發明之半導體裝置之製造方法，係包含：使用液相 法於基板上形成絕緣膜的步驟者；其特徵爲具備以下步 驟：在上述基板上形成半導體薄膜，對該半導體薄膜施予 圖型化，形成作爲半導體裝置主動層之第1半導體薄膜及 對準用之第2半導體薄膜的步驟；將上述絕緣膜形成於和 上述第2半導體薄膜整合之特定位置以外之位置的步驟； 及藉由上述絕緣膜之非形成區域、以該絕緣膜以後之薄膜 表面產生之凹凸形狀用作爲對準標記而進行上述絕緣膜以 後之薄膜之圖型化的步驟。 亦即，本方法中，係藉由絕緣膜上形成之凹凸（例如 開口部等），對該絕緣膜以後之膜之表面賦與反應該凹凸 之凹凸形狀，以該膜表面出現之凹凸形狀作爲對準標記使 用而進行該絕緣膜以後之膜之圖型化。因此，本方法可以 高精確度地進行絕緣膜以後之膜之圖型化。 -11 - (8) 1288428 本發明之半導體裝置之製造方法中，將上述絕緣膜之 非形成區域設於上述第2半導體薄膜之平面區域。此情況 下，於該絕緣膜以後之膜表面會出現上述第2半導體薄膜 之形狀，和上述非形成區域設於其他位置比較，更能提升 對準之精確度。 又，本發明之半導體裝置之製造方法中，上述絕緣膜 之形成步驟可包含以下步驟：於上述特定位置形成遮罩構 件的步驟；於除去上述遮罩構件以外之基板全面形成上述 絕緣膜的步驟；及除去上述遮罩構件的步驟。本發明，係 於絕緣膜形成後除去絕緣膜形成前預先於基板上形成之遮 罩構件，據此而於上述特定位置形成絕緣膜之非形成區域 (開口部）者。和藉由蝕刻於絕緣膜形成開口部之方法比 較’本方法對基板之損傷較少，另外，即使絕緣膜由非透 明材料構成時，亦可於上述特定位置正確形成開口部。 又，此方法中，遮罩構件之形成步驟之具體形態可考 慮以下： (1 )上述遮罩構件之形成步驟係包含以下步驟：於 基板全面形成感光性材料的步驟；及對該感光性材料施予 曝光、顯像處理，於上述特定位置形成由上述感光性材料 構成之遮罩構件的步驟。 (2 )上述遮罩構件之形成步驟係包含以下步驟：藉 由液相法將上述遮罩構件形成於特定位置的步驟。 又，本發明之半導體裝置之製造方法，.係包含：使用 液相法於基板上形成功能性薄膜的步驟者；其特徵爲具備 -12- (9) 1288428 以下步驟：在上述基板上形成遮罩構件的步驟；在除去該 遮罩構件以外之基板全面使用液相法形成上述功能性薄膜 的步驟：及以該遮罩構件所形成上述功能性薄膜之非形成 區域作爲對準標記對上述功能性薄膜施予圖型化的步驟。 本方法，係藉由預先於基板上形成之遮罩構件，於功 ‘ 能性薄膜形成該功能性薄膜之非形成區域（開口部），以 ， 該非形成區域作爲對準標記，則可以在對下層側之層（例 -如半導體薄膜）高精確度地定位狀態下進行該功能性薄膜 _ 之圖型化。 本方法中，即使該功能性薄膜由非透明膜構成時，亦 可確實進行該功能性薄膜對下層側之膜之正確定位。
本發明之半導體裝置用基板，係多數層配線層介由功 能性薄膜被積層而成的基板，其特徵爲：上述功能性薄膜 係使用液相法被形成之同時，於上述基板上被配置相對於 上述功能性薄膜以後之薄膜呈現出形狀的對準標記。藉由 此種對準標記之具備，功能性薄膜以後之配線層可以對功 能性薄膜以前之配線層正確定位之狀態下施予圖型化。 本發明之電子機器，其特徵爲具備上述本發明之半導 體裝置之製造方法所製造的半導體裝置者。依此則，可以 提供高性能之電子機器。 【實施方式】 以下參照圖面說明本發明之實施形態。又，以下全部 圖面中爲方便辨識而適當調整各構成要素之膜厚或尺寸之 -13- (10) 1288428 比率。 (第1實施形態） 首先，依圖1、2說明本發明第1實施形 爲本發明之半導體裝置之一例之薄膜電晶體1 造方法說明用之步驟圖，爲JI電晶體之形成區 記之形成區域被擴大之模式圖。 (半導體薄膜之形成步驟） 首先，準備具有圖1 ( a )所示對準標記 10作爲半導體裝置製造用之基板（半導體裝置 基板1 〇，除石英基板、玻璃基板、耐熱塑膠等 以外，可使用矽晶圓等之半導體基板或不秀鋼 基板。又，爲使基板中包含之Na等可動離子 後述之半導體薄膜中，必要時可於基板10表 化矽膜、氮化矽膜、氧氮化矽膜等絕緣性物質 保護膜。 之後，如圖1 ( b )所示，於」基板1 0上 薄膜1 1。本例中，半導體薄膜丨丨設爲非晶質 半導體薄膜1 1亦可以其他半導體材料、例如 構成’或者由矽鍺、矽碳化物、鍺碳化物等4 合體之半導體薄膜、Ga(鎵）· As(砷）或In. Sb 素與5族元素之複合體化合物半導體薄膜，或 Se (硒）等之2族元素與6族元素之複合體化 態。圖1、2 (TFT )之製 域及對準標 l〇a之基板 :用基板）。 :之絕緣基板 等之導電性 不致於混入 面形成由氧 構成之底層 形成半導體 矽膜，但是 Ge (鍺）等 族之元素複 等之3族元 者Cd(鎘）· 合物半導體 -14- (11) 1288428 薄膜構成。另外，亦可設爲Si · Ge · Ga · As等之複合化 合物半導體薄膜，或於彼等半導體薄膜中添加P (磷）、 As (砷）、Sb (銻）等之施體元素的n型半導體薄膜，或 者添加B (硼）、鋁（Al )、Ga(鎵）、In等受體元素之p 型半導體薄膜。 此種半導體薄膜11可使用APCVD法、LPCVD法、 PECVD法等之CVD法或者濺射法、蒸鏟法等之PND法形 成。 (半導體薄膜之結晶化步驟） 以下進行沈積之半導體薄膜1 1之結晶化。所謂「結 晶化」係指對非晶質半導體薄膜供給熱能，使變質爲多結 晶或單結晶半導體薄膜，或者對微結晶膜或多結晶膜半導 體薄膜供給熱能，進行結晶膜之膜質之改善或溶融固化之 再結晶化等。本發明說明書中，包含非晶質之結晶化以及 多結晶質或微結晶質之結晶化總稱爲結晶化。 半導體薄膜1 1之結晶化步驟，可藉由雷射照射方 法、急速加熱法（燈退火法或熱退火法等）、固相成長法 等予以實現。但是不限於此，本例中藉由雷射退火使非晶 質半導體薄膜1 1結晶化爲多結晶半導體薄膜。此時，使 用之雷射光較好爲紫外線區域或具有其附近之波長的激光 雷射、Αι*離子雷射、YAG雷射之第2諧波或第3諧波 等。例如，激光雷射使用射束之長尺寸爲400mm之線光 束，其輸出強度例如爲400mj/ cm2。關於線光束，較好 -15- (12) 1288428 使和其短尺寸方向之雷射強度之峰値之9 Ο %相當之部分於 各區域重疊地掃描線束。 (元件分離步驟） 之後，進行劃定TFT區域之元件分離。本例中，元件 分離採蝕刻，但是元件分離技術亦可使用LOCOS法、場 屏蔽（field-shield )法、STI法等。藉由該元件分離步 驟，於基板1 〇上形成圖1 ( c )所示特定形狀之多結晶半 導體薄膜Ua。 (對準標記之厚膜化步驟） 之後，如圖1 ( d )所示於既存之對準標記（第1對準 標記）1 〇a上繼續添加對準標記之形成材料1 〇b而形成厚 膜之對準標記（第2對準標記）AM1。對準標記形成材料 1 〇b可用阻劑等其他之絕緣材料。例如於第1對準標記 1 〇a之上繼續添加阻劑之情況下，首先藉由旋轉塗敷法等 於基板全面形成透光性阻劑之後，使用介由該透光性阻劑 被辨識之對準標記1 Oa對該阻劑施予圖型化即可。又，於 對準標記1 〇 a之上繼續添加阻劑以外之絕緣材料時，將該 絕緣材料分散於二甲苯等溶媒或分散媒而呈之溶液（亦即 包含對準標記形成材料之液體材料），藉由液滴噴出法 (ink-jet )選擇性滴下於對準標記i〇a之形成區域之後使 其乾燥、燒結即可。當然，亦可採用其他習知圖型化方 法。 -16- (13) (13)1288428 於本步驟，如上述說明，藉由將對準標記1 Oa重新製 作成厚膜之對準標記AM 1，則於其上以液相法形成閘極絕 緣膜（功能性薄膜）時，對準標記AM 1不會被埋入閘極 絕緣膜之中（亦即相對於閘極絕緣膜以後之膜將出現形 狀）。亦即，閘極絕緣膜藉由液體材料塗敷形成時，若對 準標記之高度太低時該對準標記之凹凸形狀會因液體材料 之流動性而被平坦化，如此則於閘極絕緣膜上形成配線構 件之Ta或Cr等之非透明膜時，其下之對準標記之位置或 形狀無法被檢測出。相對於此，本例中對準圖型被形成爲 較厚，該對準圖型不會埋入閘極絕緣膜中，因此，可以良 好精確度地對後續之配線構件施予圖型化。 又，依上述理由，重新製作之對準標記AM 1之高度 只要大於閘極絕緣膜之平坦化程度之高度即可，例如設爲 約1 μ m即可。 又，於圖1 ( d )之說明對準標記形成材料1 〇 b僅配置 於對準標記1 0 a之正上方，但是本發明中該對準標記形成 材料l〇b可以覆蓋對準標記10a之狀態配置成較該對準標 記10a更廣之面積。 (閘極絕緣膜之形成步驟） 之後，如圖1 ( e )所示，使用液相法於基板全面覆蓋 半導體薄膜1 1 a地形成TFT之閘極絕緣膜（功能性薄膜） 1 2。首先，於基板上以旋轉塗敷法塗敷聚矽氨烷混合於二 甲苯之塗敷液（包含聚矽氨烷之液體材料），處理溫度設 17- (15) 1288428 說明，於閘極絕緣膜1 2形成有反映厚膜之對準標記AM 1 之凹凸部1 2 A，因此於閘極配線膜1 3表面亦形成反映該 凹凸形狀之形狀之凹凸部13A。 之後如圖1 ( g )所示，對閘極配線膜1 3施予圖型化 形成包含閘極之閘極配線（配線層）1 3 a。如上述說明， 本例中，閘極配線膜1 3表面被付與反映底層對準標記 AM 1形狀之凹凸形狀，因此可以對底層半導體薄膜1 1 a高 精確度定位狀態下對閘極配線膜1 3施予圖型化。 (雜質植入、活化步驟） 之後如圖2 ( a )所示，以閘極配線1 3 a爲遮罩對半導 體薄膜11a進行雜質離子植入，形成源極區域Us與汲極 區域1 1 d。此時，閘極1 3 a作爲離子植入之遮罩，因而成 爲通道區域1 1 a僅形成於閘極下之自動對準構造。雜質離 子植入可使用以下兩種，亦即使用質量非分離型離子植入 裝置進行離子摻雜法而注入雜質元素之氫化合物與氫之植 入’或者使用質量分離型離子植入裝置進行離子植入法而 僅注入所要之雜質元素。離子摻雜法之原料氣體可使用氫 中稀釋有PH3或B2H6等之注入雜質元素之氫化合物。 之後，進行雜質之活化步驟。活化方法可以適當選擇 雷射照射、3 00 °C以上之爐加熱（低溫熱處理）、燈管之 高速加熱處理等方法。 (對準標記之形成步驟） -19- (16) 1288428 之後如圖2 ( b )所示，於閘極絕緣膜1 2上形成新的 對準標記AM2。該對準標記AM2爲後述源極配線與汲極 配線施予圖型化時使用。亦即，本例中，如後述說明，源 極配線及汲極配線與閘極絕緣膜丨2之間配置之層間絕緣 膜（功能性薄膜）係以液相法形成，因此，新的對準標記 AM2形成時，閘極絕緣膜1 2表面出現之對準標記AM 1之 凹凸形狀不會因層間絕緣膜而被平坦化。又，由上述理由 可知’對準標記AM2之高度只要大於層間絕緣膜之平坦 化程度之高度即可。 和上述形成材料1 〇b同樣地，該對準標記AM2可使 用阻劑等其他絕緣材料。例如，對準標記AM2以阻劑形 成時’首先藉由旋轉塗敷法於基板全面形成透光性阻劑之 後’使用介由該透光性阻劑被辨識之對準標記AM 1對該 阻劑施予圖型化即可。又，對準標記AM2使用阻劑以外 之絕緣材料形成時，將該絕緣材料分散於二甲苯等溶媒或 分散媒而成之溶液（亦即包含對準標記形成材料之液體材 料）’藉由液滴噴出法（ink-jet )選擇性滴下於對準標記 AM 1之形成區域之後使其乾燥、燒結即可。此時，液滴噴 頭之疋位可使用介由閘極絕緣膜1 2被辨識之對準標記 AM 1而進行。當然，亦可採用上述方法以外之其他習知圖 型化（蝕刻）方法。 又’本步驟中，對準標記AM2之形成位置不必要和 對準標gH AM 1之形成位置相同，只要能確保下層側配線 層（閘極配線13a等）與上層側配線層（例如源極配線或 -20- (17) 1288428 汲極配線等）間之足夠之對準精確度，則該對準標 可形成於其他位置。例如，對準標記AM2之相對 據下層側對準標記AM 1位置管理時，至少上層側 對於下層側配線層可保有一定精確度予以定位。亦 下層側配置之對準標記AM 1作爲第1對準標記，以 對準標記之位置爲基準，於閘極絕緣膜1 2上之另 重新製作新的第2對準標記之對準標記AM2之情 上下配線間之爲置偏離亦可以被防止。但是，對 AM1與對準標記AM2於平面上配置於大略相同位 可以更良好精確度地進行上下配線層間之對準。 (層間絕緣膜之形成步驟） 之後如圖2 ( c )所示，覆蓋閘極絕緣膜1 2與 線1 3a而於基板全面形成層間絕緣膜（功能性薄膜 該層間絕緣膜1 4之形成方法係和閘極絕緣膜1 2之 法相同。亦即，於基板上以旋轉塗敷法塗敷聚矽氨 於二甲苯之塗敷液（包含聚矽氨烷之液體材料）， 度設爲1〇〇 °C進行5分鐘之前置烘乾。之後，處理 爲3 50°C進行260分鐘之溼〇2環境下之熱處理。 又，本例中，於前步驟在閘極絕緣膜1 2上形 之對準標記AM2，因此於層間絕緣膜1 4表面形成 層對準標記AM2之凹凸形狀的凹凸部14A。 (接觸孔之形成步驟） 記AM2 位置依 配線層 即，以 〔該第1 一位置 況下， 準標記 置時， 閘極配 )1 4 ° 形成方 烷混合 處理溫 溫度設 成厚膜 反映底 -21 - (18) 1288428 之後如圖2 ( d )所示，於層間絕緣膜1 4與閘極絕緣 膜1 2之源極部分、汲極部分之對應位置分別設置接觸孔 HI、 H2。 (源極配線層、汲極配線層之形成步驟） 之後如圖2(e)所示，以覆蓋接觸孔HI、H2內壁之 狀態藉由濺射法、PVD法形成A1膜、Cr膜、Ta膜等之金 屬膜1 5。於此步驟，非透明金屬膜1 5被形成於基板全 面，但是，如上述說明，於層間絕緣膜14形成有反映厚 膜之對準標記AM2之凹凸部14A，因此於金屬膜15表面 亦形成反映該凹凸形狀之形狀的凹凸部15A。 之後如圖2 ( f )所示，對金屬膜1 5施予圖型化形成 包含源極之源極配線（配線層）1 5 a及包含汲極之汲極配 線（配線層）15b。如上述說明，本例中，於金屬膜15表 面被付與反映底層對準標記AM2之形狀的凹凸形狀，因 此金屬膜1 5可以在對底層之半導體薄膜1 1 a及閘極配線 1 3 a高精確度地定位狀態下被施予圖型化。 又，必要時可於源極1 5 a、汲極1 5 b之上沈積氧化 矽、氮化矽、PSG等而形成保護膜。 藉由以上製造薄膜電晶體（半導體裝置）1。 如上述說明，本發明之半導體裝置之製造方法，於製 造步驟之一部分採用液相法製程，因此可獲得極高平坦性 之膜面。因此，配線形成時不會因段差造成斷線，可以高 良品率製造高信賴性之電晶體。 -22- (19) 1288428 又，本發明中，藉由液相法製程形成功能性薄膜（本 例爲閘極絕緣膜1 2或層間絕緣膜1 4 )之前，藉由使對準 標記厚膜化，或者重新製作新的厚膜之對準標記，對準標 記之形狀不會埋入該功能性薄膜中（亦即對於該功能性薄 膜以後之膜會出現對準標記之形狀），因此，該功能性薄 膜以後形成之膜可以在對下層側半導體薄膜或配線層等被 高精確度地定位狀態下施予圖型化。 (第2實施形態） 以下參照圖3、4說明本發明第2實施形態。圖3、4 爲本發明半導體裝置之一例之薄膜電晶體（TFT )之製造 方法之步驟圖，爲僅擴大電晶體之形成區域與對準標記之 形成區域之模式圖。又，本實施形態中，和上述第1實施 形態相同之構件或部位附加同一符號並省略詳細說明。 (半導體薄膜之形成步驟、結晶化步驟、元件分離步驟） 首先，準備具有圖3 ( a )所示對準標記（第1對準標 記）l〇a之基板1〇作爲半導體裝置製造用之基板（半導體 裝置用基板）。於該基板1 〇上形成非晶質矽膜等構成之 半導體薄膜（參照圖3(b))，藉由雷射退火對其施予結 晶化之後，藉由蝕刻施予元件分離。經由上述步驟，於基 板1 〇上形成圖3 ( c )所示特定形狀之多結晶半導體薄膜 1 1 a，至此之步驟和第1實施形態相同。 -23- (20) 1288428 (閘極絕緣膜之形成步驟） 之後如圖3 ( d )所示，使用液相法於半導體薄膜1 1 a 之上形成TFT之閘極絕緣膜（功能性薄膜）1 2。本例中， 閘極絕緣膜1 2形成於對準標記1 〇a之形成區域以外之區 域，閘極絕緣膜1 2僅形成於特定區域之方法有以下之方 法。 (1 )使對準標記1 Oa之形成區域疏液化處理後，在 包含該疏液性區域之基板上之區域，配置含有閘極絕緣膜 12之形成材料的液體材料之方法。 (2 )在包含對準標記10a之形成區域的基板上之區 域形成閘極絕緣膜1 2後，藉由蝕刻選擇性除去位於對準 標記l〇a上之閘極絕緣膜12。 (3 )藉由液滴噴出法於對準標記l〇a之形成區域以 外之區域選擇性滴下包含閘極絕緣膜1 2之形成材料的液 體材料，使其乾燥、燒結之方法。 於上述（1 )基板表面之疏液性控制方法可使用例如 於基板表面形成有機分子薄膜等構成之、施予電漿處理之 方法等。 自組裝薄膜之形成方法，係於應形成閘極絕緣膜1 2 之基板表面形成由有機分子薄膜構成之自組裝薄膜。該有 機分子薄膜可使用具備：可與基板結合之官能基，於相反 側改變基板表面性質（控制表面能量）之親液基或疏液基 之官能基，以及結合彼等官能基的碳之直鏈或者一部分分 支的碳鏈。具體上可使用：例如十七氟一 1，1，2，2四羥 -24 - (21) 1288428 基癸基三乙氧基矽烷、十七氟一 1，1，2，2四羥基癸基三 甲氧基矽烷、十七氟一 1，1，2，2四羥基癸基三氯矽烷、 十三氟一1，1，2，2四羥基辛基三乙氧基矽烷、十三氟一 1，1，2，2四羥基辛基三甲氧基矽烷、十三氟一 1，1， 2，2四羥基辛基三氯矽烷、三氟丙基三甲氧基矽烷等之氟 氧基矽烷（以下稱「FAS」）。彼等化合物可以單獨使用 一種或者組合2種以上使用。又，藉由FAS之使用可以獲 得與基板之密接性以及良好之疏液性。該有機分子薄膜藉 由紫外線照射容易施予圖型化。 電漿處理方法可使用於常壓或真空中對基板施予電漿 照射。電漿處理使用之氣體種可以考慮形成導電配線膜之 基板表面材質而做各種選擇。處理氣體可用例如四氟化甲 烷、全氟代己烷、全氟代癸烷等。 於上述處理後之基板表面形成閘極絕緣層。具體言之 爲’首先，於基板上以旋轉塗敷法塗敷聚矽氨烷混合於二 甲苯之塗敷液（包含聚矽氨烷之液體材料），處理溫度設 爲100 °C進行5分鐘之前置烘乾。之後，處理溫度設爲 350 °C進行260分鐘之溼〇2環境下之熱處理。 於上述（2 )，首先，藉由和上述第1實施形態相同 之方法形成由聚矽氨烷燒結膜構成之閘極絕緣膜1 2，之 後’藉由蝕刻選擇性除去其之一部分。閘極絕緣膜之除去 方法可考慮以下方法。 (a )以閘極絕緣膜作爲透光性絕緣膜，使用介由該 透光性閘極絕緣膜1 2被辨識之對準標記1 〇a，僅選擇性除 -25- (22) 1288428 去位於該對準標記1 Oa上之閘極絕緣膜1 2的方法。 (b )選擇性除去對準標記1 Oa被配置之假想之特定 範圍之閘極絕緣膜1 2。 上述（a )，係檢測出對準標記1 Oa之位置，正確地 僅除去配置於該位置之閘極絕緣膜1 2，上述（b )爲，當 對準標記l〇a之位置某種程度理解之情況下，該對準標記 l〇a被假設存在之部分之閘極絕緣膜12、以及其附近之閘 極絕緣膜1 2通通予以除去。於該（b )之方法，閘極絕緣 膜1 2不必要求透明性，可使應非透明材料。 藉由上述可於對準標記1 〇 a之形成區域形成具有開口 部12B之閘極絕緣膜12。 (閘極配線之形成步驟） 之後如圖3 ( e )所示，於基板全面形成閘極配線膜 13。閘極配線膜13之形成可選擇濺射法、CVD法、蒸鍍 法等適當之沈積方法，進行Ta、Al、Ti等之適當金屬、 金屬氮化物、多晶矽等之沈積或積層。於此步驟中，非透 明之閘極配線膜1 3雖被形成於基板全面，但如上述說 明，於閘極絕緣膜12形成有開口部12B使對準標記l〇a 呈露出狀態，因而，於閘極配線膜1 3表面亦形成反映該 對準標記10a之凹凸形狀之形狀之凹凸部13B。 之後如圖3 ( f )所示，對閘極配線膜1 3施予圖型化 形成包含閘極之閘極配線（配線層）1 3 a。如上述說明， 本例中，閘極配線膜1 3表面被付與反映底層對準標記 -26- (23) 1288428 AM 1形狀之凹凸形狀，因此可以對底層半導體薄膜 精確度定位狀態下對閘極配線膜1 3施予圖型化。 (雜質植入、活化步驟） 之後如圖4 ( a )所示，以閘極配線1 3 a爲遮罩 體薄膜1 1 a進行雜質離子植入，形成源極區域1 1 s 區域1 1 d。此時，閘極1 3 a作爲離子植入之遮罩， 爲通道區域1 1 a僅形成於閘極下之自動對準構造。 之後，進行雜質之活化步驟。活化方法可以適 雷射照射、300 °C以上之爐加熱（低溫熱處理）、 高速加熱處理等方.法。 (層間絕緣膜之形成步驟） 之後如圖4 ( b )所示，覆蓋閘極絕緣膜1 2與 線1 3 a而於基板全面使用液相法形成層間絕緣膜（ 薄膜）14。本例中，層間絕緣膜14形成於對準標 之形成區域以外之區域。該層間絕緣膜1 4之形成 使用和上述閘極絕緣膜1 2之形成方法相同之方法 該方法，可於閘極絕緣膜1 2之上形成具有和該閘 膜12之開口部12B連通之開口部14B的層間絕緣® (接觸孔之形成步驟） 之後如圖4 ( c )所示，於層間絕緣膜14與閘 膜1 2之源極部分、汲極部分之對應位置分別設置 1 la高 對半導 與汲極 因而成 當選擇 燈管之 閘極配 功能性 日己1 0 a 方法可 。藉由 極絕緣 【14 〇 極絕緣 接觸孔 -27- (24) 1288428 HI、 H2。 (源極配線層、汲極配線層之形成步驟） 之後如圖4(d)所示，以覆蓋接觸孔HI、H2及開口 部14B、12B內壁之狀態藉由濺射法、PVD法形成A1 膜、Cr膜、Ta膜等之金屬膜15。於此步驟，非透明金屬 膜1 5被形成於基板全面，但是，如上述說明，於層間絕 緣膜1 4形成開口部1 4B，使對準標記1 〇a呈露出狀態， 因此於金屬膜15表面亦形成反映該對準標記l〇a之凹凸 形狀之形狀的凹凸部15B。 之後如圖4 ( e )所示，對金屬膜1 5施予圖型化形成 包含源極之源極配線（配線層）1 5 a及包含汲極之汲極配 線（配線層）1 5b。如上述說明，本例中，於金屬膜1 5表 面被付與反映底層對準標記l〇a之形狀的凹凸形狀，因此 金屬膜15可以在對底層之半導體薄膜11a及閘極配線13a 高精確度地定位狀態下被施予圖型化。 又，必要時可於源極15a、汲極15b之上沈積氧化 矽、氮化矽、PSG等而形成保護膜。 藉由以上製造薄膜電晶體（半導體裝置）2。 如上述說明，本發明之半導體裝置之製造方法中，對 準標記之形狀可出現於以液相法製程所形成功能性薄膜以 後之膜，因此該功能性薄膜以後形成之膜可以在對下層側 半導體薄膜或配線層等被高精確度地定位之狀態下施予圖 型化。 -28- (25) 1288428 (第3實施形態） 以下，依圖5、6說明本發明第3實施形態。圖5、6 爲本發明之半導體裝置之一例之薄膜電晶體（TFT )之製 造方法說明用之步驟圖，爲僅擴大TFT之形成區域（元件 區域）E1及對準標記之形成區域（對準區域）E2之斷面 模式圖。 (半導體薄膜之形成步驟） 首先，準備TFT製造用之基板110。基板110，除石 英基板、玻璃基板、耐熱塑膠等之絕緣基板以外，可使用 矽晶圓等之半導體基板或不秀鋼等之導電性基板。又，爲 使基板中包含之Na等可動離子不致於混入後述之半導體 薄膜中，必要時可於基板110表面形成由氧化矽膜、氮化 矽膜、氧氮化矽膜等絕緣性物質構成之底層保護膜。
之後，於基板110上形成半導體薄膜作爲TFT之主動 層形成之用。本例中，半導體薄膜設爲非晶質矽膜，但是 半導體薄膜亦可以其他半導體材料、例如Ge (鍺）等構 成，或者由矽鍺、矽碳化物、鍺碳化物等4族之元素複合 體之半導體薄膜、Ga(鎵）· As(砷）或In (銦）· Sb (銻） 等之3族元素與5族元素之複合體化合物半導體薄膜，或 者Cd(鎘）· Se (硒）等之2族元素與6族元素之複合體化 合物半導體薄膜構成。另外，亦可設爲Si · Ge · Ga · As 等之複合化合物半導體薄膜，或於彼等半導體薄膜中添加 -29- (26) 1288428 p (磷）、As (砷）、Sb (銻）等之施體元素的N型半導 體薄膜’或者添加B (硼）、鋁（Al)、Ga(鎵）、In等受 體元素之P型半導體薄膜。 此種半導體薄膜可使用APCVD法、LPCVD法、 PECVD法等之CVD法或者濺射法、蒸鍍法等之pND法形 成。 (半導體薄膜之結晶化步驟） 之後’進行沈積之半導體薄膜之結晶化。所謂「結晶 化」係指對非晶質半導體薄膜供給熱能，使變質爲多結晶 或單結晶半導體薄膜，或者對微結晶膜或多結晶膜半導體 薄膜供給熱能’進行結晶膜之膜質之改善或溶融固化之再 結晶化等。本發明說明書中，包含非晶質之結晶化以及多 結晶質或微結晶質之結晶化總稱爲結晶化。 半導體薄膜之結晶化步驟，可藉由雷射照射方法、急 速加熱法（燈退火法或熱退火法等）、固相成長法等予以 實現。但是不限於此，本例中藉由雷射退火使非晶質半導 體薄膜結晶化爲多結晶半導體薄膜（例如多晶矽膜）。此 時，使用之雷射光較好爲紫外線區域或具有其附近之波長 的激光雷射、Ar離子雷射、YAG雷射之第2諧波或第3 諧波等。例如，激光雷射使用射束之長尺寸爲400mm之 線光束，其輸出強度例如爲400mj/ cm2。關於線光束， 較好使和其短尺寸方向之雷射強度之峰値之90%相當之部 分於各區域重疊地掃描線束。 -30- (27) 1288428 (元件分離步驟，第1對準標記之形成步驟） 之後，對半導體薄膜施予圖型化分別於元件區域E 1 與對準區域E2形成作爲TFT之主動層的第1半導體薄膜 111a與作爲第1對準標記的第2半導體薄膜111b。該第2 半導體薄膜111b，係用作爲第1半導體薄膜111a以後之 膜、例如閘極配線之對準，其形狀可用習知者。例如本例 中，第2半導體薄膜111b之形狀設爲「田」字型之形狀 但是亦可設爲「口」字型之形狀、「十」字型之形狀、或 「 」字型之形狀。又，第2半導體薄膜111b之形成用 之對準區域E2，係於基板1 1 0端緣部設置左右一對，和 形成TFT增基板中央部之元件區域E1做區隔。圖中僅圖 示一方之對準區域E2。 藉由上述可於基板110上形成圖5(a)所示特定形狀 之多結晶半導體薄膜1 1 1 a與對準標記1 1 1 b。 (遮罩構件之形成步驟） 之後如圖5 ( b )所示，於對準區域E2形成柱狀遮罩 構件Μ，該遮罩構件Μ，係作爲在後述閘極絕緣膜1 1 2上 形成通過對準標記1 1 1 b之開口部1 1 2 Α時使用。本例中， 於開口部1 1 2 A內使對準標記1 1 1 b露出，依此則於閘極絕 緣膜1 1 2上形成之閘極配線膜1 1 3表面將出現對準標記 1 1 1 b之形狀，因此閘極配線11 3 a與下層側之第1半導體 薄膜1 1 1 a間之對準成爲可能。 -31 - (28) 1288428 該遮罩構件Μ，係於基板全面塗敷阻劑等之感光性材 料後施予曝光、顯像、烘乾處理而形成。另外，藉由液滴 噴出法將包含絕緣材料之液體材料選擇性滴下於開口部 1 1 2 Α之形成位置後，乾燥、燒結而形成亦可。 此時，遮罩構件Μ之厚度（高度）設爲相同或大於之 後形成之閘極絕緣膜1 1 2之厚度。依此則，遮罩構件Μ不 會被埋入閘極絕緣膜1 1 2之中（亦即，遮罩構件Μ之上部 突出於閘極絕緣膜Π 2之表面）。本例中，遮罩構件Μ形 成於對準標記1 1 1 b之平面區域內，但遮罩構件Μ之形成 位置不限於該位置。例如，遮罩構件Μ與對準標記1 1 1 b 之相對位置被管理之情況下，亦可將遮罩構件Μ配置於對 準區域Ε2內之其他位置。此情況下，於閘極絕緣膜1 1 2 之開口部對準標記1 1 1 b不會被露出，但藉由該開口部可 於閘極絕緣膜1 1 2上形成之閘極配線膜1 1 3表面形成凹 部，該凹部之凹凸形狀可用作爲對準圖型，因此閘極配線 膜113對於底層之第1半導體薄膜111a可以高精確度地 被定位。 於該遮罩構件Μ，必要時可進行硬化處理。遮罩構件 Μ之硬化處理如下進行。首先，將形成有遮罩構件Μ之基 板110搬入真空腔室（未圖示），於真空腔室內減壓至例 如 1.3kPa ( lOTorr )以下，例如約爲0.2Torr。之後，將 遮罩構件Μ加熱至特定溫度、例如約1 0 0〜1 5 0 °C (例如 1 3 0 °C )之通常之光阻劑之後段烘乾溫度之同時，對遮罩 構件Μ照射數分鐘之UV光（例如波長約2 54nm之紫外 -32- (29) 1288428 線）。依此則，遮罩構件Μ內殘留之水分將消失之同時， 紫外線會促進交聯反應，而且遮罩構件Μ不受氧或水分之 影響，交聯反應之進行使成爲緻密係，可以提升耐熱性、 耐藥品性。 又，遮罩構件Μ之硬化處理，必要時可進行將遮罩構 件Μ加熱至後段烘乾溫度以上之熱處理。該熱處理可於例 如3 0〜45 0°C溫度進行10分鐘。依此則可構成具有極佳耐. 熱性、耐藥品性之遮罩構件Μ，使各種液體薄膜材料之使 用成爲可能。又，紫外線照射環境，除減壓狀態以外，亦 可爲例如氧或水分實質不存在之環境（例如氮氣環境）。 (閘極絕緣膜之形成步驟） 之後，如圖5 ( c )所示，使用液相法於遮罩構件Μ 之周圍、亦即除去遮罩構件Μ以外之基板全面形成由氧化 矽構成之閘極絕緣膜1 2。首先，於基板上以旋轉塗敷法塗 敷聚矽氨烷混合於二甲苯之塗敷液（包含聚矽氨烷之液體 材料），處理溫度設爲100 °C〜150 °C進行5分鐘之前置烘 乾。又，本步驟中，爲防止液體材料附著於遮罩構件Μ之 上部，在液體材料塗敷之前較好是預先對遮罩構件Μ施予 疏液化處理。該遮罩構件Μ之疏液化處理，可以藉由大氣 壓電漿分解包含四氟化碳等之氟原子的氣體而產生活化之 氟單原子或離子，使遮罩構件Μ曝曬於該活化狀態之氟而 進行。但是，遮罩構件Μ藉由包含氟原子之疏液性光阻劑 形成時上述疏液化處理可以不必要。 -33- (30) 1288428 藉由上述形成閘極絕緣膜1 1 2。 又，本例中，液體材料之塗敷方法係使用旋轉塗敷 法，但塗敷方法亦可使用例如輥塗敷法、簾狀塗敷法 (curtain coat )、浸漬塗敷法（dip coat )、噴塗法 (spray coat )、液滴噴出法等習知方法。又，上述液體 材料除上述聚矽氨烷以外，亦可使用聚醯亞胺或高介電 (Hi gh-K )材料等分散或溶解於二甲苯等特定溶媒者。 又，於半導體薄膜之形成步驟與閘極絕緣膜之形成步 驟之間，必要時可設置洗淨步驟。具體言之爲，半導體薄 膜111a、111b之圖型化結束之後，在含氧氣體環境下對 基板照射UV光，使基板表面存在之污染物（有機物等） 分解除去。照射之UV光可使用波長254nm具有峰値強度 之低壓水銀燈或波長1 72nm具有峰値強度之激光燈，該波 長區域之光可分解氧分子（〇2)爲臭氧（〇3)，再將該臭 氧分解爲氧自由基（〇*)，使用產生之活化度高之臭氧 或氧自由基可有效除去基板表面附著之有機物。 (遮罩構件之除去步驟） 之後如圖5 ( d )所示，使用剝離液（例如熱濃硫酸） 除去遮罩構件Μ。依此則，於閘極絕緣膜1 1 2形成開口部 1 12Α，於該開口部1 12Α內對準標記1 1 lb呈現露出狀 之後進行閘極絕緣膜1 1 2之聚矽氨烷之主燒結。該聚 矽氨烷之主燒結，可於例如處理溫度設爲3 00 t〜4 00 °C進 -34- (31) 1288428 行260分鐘之淫〇2環境下進行60分鐘之熱處理。藉由溼 〇2環境下之熱處理可以減少極化原因之絕緣膜中之氮氣成 份。藉由上述可使閘極絕緣膜1 1 2之聚矽氨烷轉化爲完全 之氧化矽膜。又’於上述閘極絕緣膜之形成步驟中，阻劑 等構成之低耐熱性遮罩構件Μ殘留於基板上，因此僅止於 前置烘乾，於遮罩構件Μ除去後對聚矽氨烷施予主燒結， 但是若遮罩構件Μ由高耐熱性無機材料（例如聚矽氨烷或 金屬微粒子含有之液體材料形成者）構成時，於遮罩構件 Μ殘留在基板狀態下對聚矽氨院施予主燒結亦可。又，遮 罩構件Μ由有機材料構成時，藉由上述硬化處理提升耐熱 性者亦同樣可於遮罩構件Μ殘留在基板狀態下對聚矽氨烷 施予主燒結。如此則，對聚矽氨烷閘極絕緣膜之熱處理 (前置烘乾與主燒結）可以一貫進行，步驟變爲容易。 (閘極配線之形成步驟、第2對準標記之形成步驟） 之後如圖5 ( e )所示，於閘極絕緣膜丨2之上形成覆 蓋該閘極絕緣膜1 1 2表面與開口部1 1 2 A內部之閘極配線 膜1 1 3。閘極配線膜1 1 3之形成可選擇濺射法、CVD法、 蒸鍍法等適當之沈積方法，進行Ta、Al、Ti等之適當金 屬、金屬氮化物、多晶矽等之厚膜（例如約300nm〜 5 OOnm之厚度）之沈積或積層。於此步驟中，非透明之閘 極配線膜1 1 3被形成於基板全面，如上述說明，於閘極絕 緣膜1 1 2形成有使第1對準標記1 1 1 b露出之開口部 1 1 2 A，因此於閘極配線膜1 1 3表面亦形成反映該第1對準 -35- (32) 1288428 標記111b形狀之凹凸部113A。 之後如圖5 ( f )所示，對閘極配線膜1 1 3施予圖型 化，於元件區域E1形成包含閘極之閘極配線113a，於對 準區域E2形成具有上述凹凸部113A的第2對準標記 1 1 3 b。如上述說明，本例中，閘極配線膜1 1 3表面被付與 反映底層對準標記1 1 1 b形狀之凹凸形狀（凹凸部 1 13A )，藉由該凹凸部1 13A用作爲對準標記，因此可以 對底層半導體薄膜1 1 1 a高精確度定位狀態下對閘極配線 膜1 1 3施予圖型化。 (雜質植入、活化步驟） 之後如圖5 ( g )所示，以閘極配線1 1 3 a爲遮罩對半 導體薄膜111a進行雜質離子植入，於半導體薄膜iiia形 成源極區域1 1 1 s與汲極區域1 1 1 d。此時，閘極1 1 3 a作爲 離子植入之遮罩，因而成爲通道區域1 1 1 a僅形成於閘極 下之自動對準構造。雜質離子植入可使用以下兩種，亦即 使用質量非分離型離子植入裝置進行離子摻雜法而注入雜 質元素之氫化合物與氫’或者使用質量分離型離子植入裝 置進行離子植入法而僅注入所要之雜質元素。離子摻雜法 之原料氣體可使用氫中稀釋有PH3或B2H6等之注入雜質 元素之氫化合物。 (層間絕緣膜之形成步驟，雜質之活化步驟） 之後如圖6 ( a )所示，覆蓋閘極絕緣膜1 1 2、閘極配 -36- (33) 1288428 線1 1 3 a與第2對準標記1 1 3 b而於基板全面形成層間絕緣 膜1 1 4。該層間絕緣膜1 1 4之形成方法係和閘極絕緣膜 1 1 2之形成方法相同。亦即，於基板上以旋轉塗敷法塗敷 聚矽氨烷混合於二甲苯之塗敷液（包含聚矽氨烷之液體材 料），處理溫度設爲〜150°C進行5分鐘之前置烘 乾。之後，處理溫度設爲3 00 °C〜400 °C進行60分鐘之溼 〇2環境下之熱處理。又，本例中，最後之熱處理兼作爲植 入半導體薄膜111a之雜質之活化處理，但該雜質之活化 步驟亦可接續上述雜質植入步驟之後進行。此情況下，活 化方法可以適當選擇雷射照射、3 00 °C以上之爐加熱（低 溫熱處理）、燈管之高速加熱處理等方法。 (接觸孔之形成步驟） 之後如圖6 ( b )所示，於層間絕緣膜1 1 4與閘極絕緣 膜1 1 2之源極部分、汲極部分之對應位置分別設置開口部 (接觸孔）Hll、H12。 (源極配線層、汲極配線層之形成步驟） 之後如圖6 ( c )所示，以覆蓋層間絕緣膜1 1 4表面以 及開口部HI 1、H12內部之狀態藉由濺射法、PVD法形成 A1膜、Cr膜、Ta膜等之金屬膜115。於此步驟，非透明 金屬膜1 5被形成於基板全面，但是，於層間絕緣膜1 1 4 形成有開口部Η 1 1、Η 1 2，因此於金屬膜1 5表面亦形成反 映該接觸孔HI、Η2之凹凸形狀的形狀之凹凸部1 15Α。 -37- (34) 1288428 之後如圖6 ( d )所示，對金屬膜1 1 5施予圖型化形成 包含源極之源極配線1 1 5 a及包含汲極之汲極配線1 1 5 b。 如上述說明，本例中，於金屬膜115表面被付與反映底層 對準標記113b之形狀的凹凸形狀（凹凸部115A )，因 此，藉由該凹凸部1 1 5 A作爲對準標記使用，則金屬膜 115可以在對底層半導體薄膜111a及閘極配線11 3a高精 確度地定位狀態下被施予圖型化。 又，必要時可於源極115a、汲極115b之上沈積氧化 矽、氮化矽、PSG等而形成保護膜。 藉由以上製造薄膜電晶體3。 如上述說明，本發明之半導體裝置之製造方法，於製 造步驟之一部分採用液相法製程，因此可獲得極高平坦性 之膜面。因此，配線形成時不會因段差造成斷線，可以高 良品率製造高信賴性之電晶體。 又，本發明中，在藉由液相法製程形成之絕緣膜（本 例爲閘極絕緣膜1 1 2或層間絕緣膜1 1 4 )上形成導電膜之 前，於該絕緣膜形成開口部使露出底層對準標記，或於該 絕緣膜形成開口部，因此，對於該絕緣膜以後之膜會呈現 對準標記之形狀，亦即，該絕緣膜以後形成之膜可以在對 下層側半導體薄膜或配線層等被高精確度地定位狀態下施 予圖型化。 又，本實施形態中，藉由遮罩構件Μ之形成/除去而 將閘極絕緣膜1 1 2形成於對準標記1 1 1 b之形成區域以外 之區域，但是亦可改爲在基板全面形成閘極絕緣膜Π 2之 -38- (35) 1288428 後藉由通常之光蝕刻技術除去位於對準標記1 1 1 b之形成 區域的閘極絕緣膜，此情況下，亦可製作出和本實施形態 同樣之形狀。但是，使用本實施形態之方法（遮罩構件Μ 之形成/除去）時，即使閘極絕緣膜由非透明材料構成 時，亦可確實設置對準標記部分之閘極絕緣膜之開口。 又，本實施形態中，遮罩構件Μ形成於對準標記 1 1 1 b之平面區域，但是該遮罩構件Μ不必要一定形成於 該位置，在兩者之位置被管理情況下可以形成於其他位 置。亦即，至少在遮罩構件Μ與對準標記1 1 1 b被整合形 成之情況下，均可獲得和上述相同之效果。但是，如本實 施形態般將遮罩構件Μ形成於對準標記1 1 1 b之平面區域 時，該對準標記1 1 1 b之形狀將出現於閘極配線膜1 1 3表 面，因此和遮罩構件Μ形成於其他位置比較，更能提升對 準之精確度。 (第4實施形態） 以下，依圖7說明本發明第4實施形態。本實施形態 中和上述第3實施形態相同之構件或部位附加同一符號， 並省略詳細說明。 本實施形態，係於上述第1實施形態中改變源極配線 115a與汲極配線115b之形成方法者。亦即，上述第1實 施形態中使用濺射法等真空製程形成金屬膜1 1 5，本實施 形態中以液相法製程、例如旋轉塗敷法形成金屬膜115。 但是，此情況下，該金屬膜1 1 5形成較厚時，膜表面將無 -39- (36) 1288428 法反映底層之凹凸形狀’因此單以旋轉塗敷法形成金屬膜 1 1 5時，其後續之蝕刻步驟中無法取得對準。因此，此情 況下，在金屬膜形成之前’需以其他方法於基板上製作對 準標記。 圖7爲該方法之一例之步驟圖。該方法，首先由如圖 6 ( b )所示狀態開始，於對準區域E2形成柱狀遮罩構件 M2 (參照圖7 ( a ))，該遮罩構件M2，係作爲在後述金 屬膜1 1 5形成開口部1 1 5B (金屬膜1 1 5之非形成區域） 時使用。該遮罩構件M2之形成位置不必要相同於對準標 記111b之位置。但是，金屬膜115對於底層之半導體薄 膜111a需正確定位，因此至少遮罩構件M2之位置需依據 對準標記1 1 1 b之形成位置決定。本例中，以該開口部 115B作爲對準標記而進行源極配線115a、汲極配線115b 與下層側半導體薄膜1 1 1 a間之對準。 該遮罩構件M2之形成方法係和上述遮罩構件Μ之形 成方法相同。此時，遮罩構件M2之厚度（高度）設爲相 同或大於後續形成之金屬膜1 1 5之厚度。依此則，遮罩構 件M2不會被埋入金屬膜1 1 5之中（亦即，遮罩構件M2 之上部突出於金屬膜115之表面）。 之後’如圖7 ( b )所示，使用液相法於遮罩構件M2 之周圍、亦即在除去遮罩構件Μ 2以外之基板全面旋轉塗 敷包含金屬之液體材料，使其乾燥、燒結而成爲金屬膜 1 1 5。此時’必要時可於燒結前除去遮罩構件Μ2。但是對 遮罩構件Μ 2施予上述硬化處理時，可以不除去遮罩構件 -40- (37) 1288428 M2而進行燒結處理。 如上述說明，預先製作遮罩構件M2時，於金屬膜 115，於該遮罩構件M2之形成位置被形成開口部115B。
之後如圖7 ( c )所示，對金屬膜1 1 5施予圖型化形成 包含源極之源極配線1 1 5a及包含汲極之汲極配線1 1 5b。 此時，藉由該開口部 n5B作爲對準標記使用，則金屬膜 115可以在對底層半導體薄膜111a及閘極配線113a高精 確度地定位狀態下被施予圖型化。 如上述說明，本實施形態中，在使用液相法形成非透 明金屬膜之前，依據下層側之對準標記，預先於基板上製 作遮罩構件M2，因此，於後續形成之金屬膜1 1 5，和該遮 罩構件M2對應地被形成開口部1 1 5B (非形成區域）。因 此，使用該開口部1 1 5B作爲新的對準標記，則金屬膜 1 1 5可以在對底層半導體薄膜1 1 1 a高精確度地定位狀態下 施予圖型化。
又，本實施形態中說明本方法適用源極配線之形成步 驟之例，但是，該方法亦適用例如閘極配線1 1 3a之形成 步驟等之其他步驟。又，本實施形態中，本發明之功能性 薄膜以金屬膜爲例說明，但是功能性薄膜不限於此，例如 本方法亦適用絕緣膜等透明膜之圖型化，但是，如上述說 明’本方法適用金屬等非透明膜之圖型化時具有特別效 果0 (第5實施形態） -41 - (38) 1288428 以下，依圖8說明本發明第5實施形態。圖8爲本發 明之薄膜電晶體（TFT )之製造方法說明用之步驟圖’爲 僅擴大TFT之形成區域（元件區域）E1及對準標記之形 成區域（對準區域）E2之斷面模式圖。又，本實施形態 中，和上述第3實施形態相同之構件附加同一符號’並省 略詳細說明。 (半導體薄膜之形成步驟，第1對準標記之形成步驟） 首先，於基板1 1 〇上形成非晶質矽膜構成之半導體薄 膜，對其施予雷射退火等使其結晶化，藉由蝕刻施予圖型 化。藉由上述步驟，如圖8 ( a )所示，於元件區域E1形 成特定形狀之多結晶半導體薄膜（第1半導體薄膜） 111a，於對準區域E2形成第2半導體薄膜111b作爲第1 對準標記。 (遮罩構件之形成步驟） 之後如圖8 ( b )所示，於對準區域E2形成柱狀遮罩 構件Μ，該遮罩構件Μ，係作爲在後述閘極絕緣膜1 1 2上 形成通過對準標記1 1 1 b之開口部1 1 2 Α時使用。本例中， 於開口部11 2 A內使對準標記1 1 1 b露出，依此則於閘極絕 緣膜1 1 2上形成之閘極配線膜1 1 3表面將出現對準標記 111b之形狀，因此閘極配線113a與下層側之第1半導體 薄膜1 1 1 a間之對準成爲可能。 該遮罩構件Μ，係使用噴液裝置等之液滴噴出裝置， -42- (39) 1288428 將阻劑等之液體有機材料選擇性滴下於對準標記1 1 1 b 上，或滴下於包含對準標記1 1 1 b之區域，使其固化而形 成。此時，遮罩構件Μ之厚度（高度）設爲相同或大於之 後形成之閘極絕緣膜1 1 2之厚度。依此則，遮罩構件Μ不 會被埋入閘極絕緣膜1 1 2之中。此步驟中爲防止滴下之液 體材料超出對準標記1 1 1 b之形成位置而擴大至周圍，可 於滴下前預先於基板對對準標記1 1 1 b周圍施予疏液化處 理。該疏液化處理可藉由例如將氟樹脂等之疏液膜形成於 上述開口部周圍而進行。 (鬧極絕緣膜之形成步驟） 之後，如圖8 ( c )所示，使用液相法於遮罩構件μ 之周圍、亦即於除去遮罩構件Μ以外之基板全面形成由氧 化矽構成之閘極絕緣膜1 1 2。首先，於基板上以旋轉塗敷 法塗敷聚矽氨烷混合於二甲苯之塗敷液（包含聚矽氨烷之 液體材料），處理溫度設爲1 0 0 °C〜1 5 0 °c進行5分鐘之前 置烘乾。此時，爲防止液體材料附著於遮罩構件M之上 部，在液體材料塗敷之前較好是預先對遮罩構件Μ施予疏 液化處理。 藉由上述形成閘極絕緣膜1 1 2。 (遮罩構件之除去步驟） 之後如圖8 ( d )所示，使用剝離液（例如熱濃硫酸） 除去遮罩構件Μ。依此則，於閘極絕緣膜1 1 2形成開口部 -43- (40) (40)1288428 1 1 2 A，於該開口部1 1 2 A內對準標記 π 1 b呈現露出狀 態。之後，進行閘極絕緣膜1 1 2之聚矽氨烷之主燒結。 (閘極配線之形成步驟、第2對準標記之形成步驟） 之後如圖8 ( e )所示，於閘極絕緣膜1 1 2之上，形成 由Ta、Al、Ti等之適當金屬、金屬氮化物、多晶矽等構 成之厚膜之閘極配線膜1 1 3。於此步驟中，非透明之閘極 配線膜1 1 3被形成於基板全面，但如上述說明，於閘極絕 緣膜1 1 2形成有使第1對準標記1 1 1 b露出之開口部 1 1 2 A，因此於閘極配線膜1 1 3表面亦形成反映該第1對準 標記111b形狀的凹凸部113A。 之後如圖8 ( f )所示，對閘極配線膜1 13施予圖型 化，於元件區域E 1形成包含閘極之閘極配線1 1 3 a，於對 準區域E2形成具有上述凹凸部11 3A的第2對準標記 1 13b。如上述說明，本例中，閘極配線膜1 13表面被付與 反映底層對準標記 1 1 1 b形狀之凹凸形狀（凹凸部 1 1 3 A )，藉由該凹凸部1 1 3 A用作爲對準標記，因此可以 在對底層半導體薄膜11 1 a高精確度定位狀態下對閘極配 線膜1 1 3施予圖型化。 (雜質植入步驟、層間絕緣膜之形成步驟、源極配線、汲 極配線之形成步驟） 之後，以閘極配線1 1 3a爲遮罩對半導體薄膜1 1 1 a進 行雜質離子植入，而形成源極區域1 Π s與汲極區域 -44- (41) 1288428 1 lid。 之後，藉由液相法以覆蓋閘極絕緣膜1 1 2、閘極配線 113a、第2對準標記113b之狀態於基板全面形成層間絕 緣膜1 1 4。於該層間絕緣膜1 1 4與閘極絕緣膜1 1 2之源極 部分、汲極部分之對應位置分別設置接觸孔Η 1 1、Η 1 2。 之後，以覆蓋接觸孔Η 1 1、Η 1 2內部之狀態藉由濺射 法、PVD法形成Α1膜、Cr膜、Ta膜等之金屬膜，對其施 予圖型化形成包含源極之源極配線1 1 5 a及包含汲極之汲 極配線1 1 5 b。此步驟中，非透明之金屬膜被形成於基板全 面，但於層間絕緣膜1 1 4形成有開口部Η 1 1、Η 1 2，因 此，於金屬膜115表面被形成反映該接觸孔Hll、Η12之 凹凸形狀的形狀之凹凸部11 5 A，因此，藉由該金屬膜表 面出現之凹凸部1 1 5 A作爲對準標記使用，則金屬膜可以 在對底層半導體薄膜1 1 1 a及閘極配線1 1 3 a高精確度地定 位狀態下被施予圖型化。圖8 ( g )爲源極配線1 1 5a或汲 極配線1 1 5 b等配線形成後之狀態圖。 又，必要時可於源極115a、汲極115b之上沈積氧化 矽、氮化矽、PSG等而形成保護膜。 藉由以上製造薄膜電晶體4。 如上述說明，依本實施形態之薄膜電晶體之製造方 法，對準標記之形狀可出現於液相法製程所形成絕緣膜以 後之膜，因此，該絕緣膜以後形成之膜對下層側半導體薄 膜或配線層等可以在高精確度地定位狀態下被施予圖型 化。 -45- (42) 1288428 (第6實施形態） 以下，依圖9說明本發明第6實施形態。圖9爲本發 明之薄膜電晶體（TFT )之製造方法說明用之步驟圖，爲 僅擴大TFT之形成區域（元件區域）E 1及對準標記之形 成區域（對準區域）E2之斷面模式圖。又，本實施形態 中，和上述第3、4實施形態相同之構件附加同一符號， 並省略詳細說明。 (半導體薄膜之形成步驟，第1對準標記之形成步驟） 首先，於基板1 1 0上形成非晶質矽膜等構成之半導體 薄膜，對其施予雷射退火等使其結晶化，藉由蝕刻施予圖 型化。藉由上述步驟，如圖9 ( a )所示，於元件區域E1 形成特定形狀之多結晶半導體薄膜（第1半導體薄膜） 111a，於對準區域E2形成第2半導體薄膜111b作爲第1 對準標記。 (遮罩構件之形成步驟） 之後如圖9 ( b )所示，於對準區域E2形成柱狀遮罩 構件Μ，該遮罩構件Μ，係作爲在後述閘極配線膜1 1 3表 面形成反映上述對準標記1 1 1 b形狀之凹凸形狀（凹凸部 113A )者，亦即在閘極配線膜113表面出現對準標記 111b之形狀者。本例中，使用該凹凸部113A對閘極配線 膜1 1 3施予圖型化，因此閘極配線1 1 3 a與下層側之半導 • 46 - (43) 1288428 體薄膜1 1 1 a間可以被高精確度地定位。 該遮罩構件Μ，係使用噴液裝置等之液滴噴出裝置， 將包含遮罩構件之構成材料的液體材料選擇性滴下於對準 標記1 1 1 b上，或滴下於包含對準標記1 1 1 b之區域，使其 固化而形成。此時，遮罩構件Μ之厚度（高度）設爲相同 或大於之後形成之閘極絕緣膜1 1 2之厚度（亦即大於以液 相法形成之閘極絕緣膜1 1 2之平坦化程度的高度）。依此 則，遮罩構件Μ不會被埋入閘極絕緣膜1 1 2之中。具體言 之爲，可以製作出遮罩構件部分之閘極絕緣膜1 1 2較其周 圍隆起之狀態，或遮罩構件Μ之上部由閘極絕緣膜1 2表 面突出之狀態。又，和上述第1實施形態、第2實施形態 不同，本例中該遮罩構件Μ不被除去，於閘極絕緣膜形成 後乃殘留於基板上，遮罩構件Μ之材料較好是使用高耐熱 性材料（例如聚矽氨烷或金屬微粒子含有之液體材料所形 成之無機材料），如此則可以耐得住閘極絕緣膜1 1 2或層 間絕緣膜1 1 4之主燒結步驟。 (閘極絕緣膜之形成步驟） 之後’如圖9 ( c )所示，使用液相法於遮罩構件μ 之周圍、亦即於除去遮罩構件Μ以外之基板全面形成由氧 化政構成之閘極絕緣膜1 1 2。首先，於基板上以旋轉塗敷 法塗敷聚矽氨烷混合於二甲苯之塗敷液（包含聚矽氨烷之 液體材料），處理溫度設爲i 〜i 5 〇它進行5分鐘之前 置烘乾。此時，爲防止液體材料附著於遮罩構件Μ之上 -47- (44) 1288428 部，在液體材料塗敷之前較好是預先對遮罩構件Μ施予疏 液化處理。 前置烘乾結束之後，處理溫度設爲3 00 °C〜400 °C進行 60分鐘之溼〇2環境下之熱處理（聚矽氨烷之主燒結步 驟）。 藉由上述形成由氧化矽膜構成之閘極絕緣膜1 1 2。 (閘極配線之形成步驟、第2對準標記之形成步驟） 之後如圖9 ( d )所示，於閘極絕緣膜1 1 2與遮罩構件 Μ之上，形成由Ta、Al、Ti等之適當金屬、金屬氮化 物、多晶矽等構成之厚膜之閘極配線膜1 1 3。於此步驟 中，非透明之閘極配線膜1 1 3被形成於基板全面，但於閘 極絕緣膜1 1 2表面被付予遮罩構件Μ與第1對準標記 1 1 1 b合成之凹凸形狀，因此於閘極配線膜1 1 3表面亦形成 反映該凹凸形狀的凹凸部113A。 之後如圖 9 ( e )所示，對閘極配線膜1 1 3施予圖型 化，於元件區域E 1形成包含閘極之閘極配線1 1 3 a，於對 準區域E2形成具有上述凹凸部113A的第2對準標記 1 13b。如上述說明，本例中，閘極配線膜1 13表面被付與 反映底層對準標記1 1 1 b形狀之凹凸形狀（凹凸部 1 1 3 A )，藉由該凹凸部1 1 3 A用作爲對準標記，因此可以 在對底層半導體薄膜Π 1 a高精確度定位狀態下對閘極配 線膜1 1 3施予圖型化。 -48- (45) 1288428 (雜質植入步驟、層間絕緣膜之形成步驟、源極配線、汲 極配線之形成步驟） 之後，以閘極配線1 1 3a爲遮罩對半導體薄膜1 1 1 a進 行雜質離子植入，而形成源極區域 1 1 1 s與汲極區域 1 1 Id ° 之後，藉由液相法以覆蓋閘極絕緣膜1 1 2、閘極配線 113a、第2對準標記113b之狀態於基板全面形成層間絕 緣膜1 1 4。於該層間絕緣膜1 1 4與閘極絕緣膜1 1 2之源極 部分、汲極部分之對應位置分別設置接觸孔Η 1 1、Η 1 2。 之後，以覆蓋該接觸孔Η 1 1、Η 1 2內壁之狀態藉由濺 射法、PVD法形成Α1膜、Cr膜、Ta膜等之金屬膜。此步 驟中，非透明之金屬膜被形成於基板全面，但於層間絕緣 膜114形成有接觸孔Hll、H12，因此，於金屬膜115表 面被形成反映該接觸孔Hll、H12之凹凸形狀的形狀之凹 凸部1 1 5 A。 之後，如圖9 ( f)所示，對該金屬膜施予圖型化形成 包含源極之源極配線115a及包含汲極之汲極配線115b。 如上述說明，本例中，於金屬膜表面形成有反映底層接觸 孔HI、H2凹凸形狀的凹凸部Π5Α，因此，藉由該凹凸部 1 1 5 A作爲對準標記使用，則金屬膜可以在對底層半導體 薄膜1 1 1 a及閘極配線1 1 3 a高精確度地定位狀態下被施予 圖型化。 又，必要時可於源極1 1 5 a、汲極1 1 5 b之上沈積氧化 矽、氮化矽、PSG等而形成保護膜。 -49- (47) 1288428 於各種電子機器，藉由本發明之半導體裝置之適用，可實 現高機能。 又，以上係依圖面說明本發明之較佳實施形態，但本 發明並不限於上述實施形態。例如，第1、第2實施形態 中對準標記1 〇a預先配置於基板1 〇上，但該對準標記1 〇a 亦可以和基板上最初形成之對準標記1 Oa同時被形成。亦 即，最初之半導體薄膜1 1 a之位置純以圖型化裝置之機械 精確度予以決定，以後之膜之定位則使用和該半導體薄膜 1 1 a同時形成之對準標記1 〇a進行。反之，於第3實施形 態〜第6實施形態，對準標記1 1 1 b，係和基板上最初形成 之半導體薄膜111a同時被形成，但是該對準標記lllb亦 可於半導體薄膜形成前預先配置於基板110上。 又，上述實施形態中，各步驟之順序設爲如上述說 明，但是彼等步驟之順序不限於此。例如，於閘極絕緣膜 1 2、1 1 2形成之後進行元件分離，或者於閘極配線膜i 3、 1 1 3形成前，使用阻劑遮罩或其他金屬遮罩進行雜質植入 等適當改變步驟順序亦可。 又’上述實施形態中，係對半導體薄膜11a、111a施 予多結晶化，但亦可以非晶質狀態之半導體薄膜（非晶質 矽膜）作爲電晶體之主動層使用。又，上述實施形態中， 閘極絕緣膜1 2、1 1 2與層間絕緣膜1 4、1 1 4之雙方設爲聚 矽氨烷燒結膜，但其中一方之絕緣膜設爲聚矽氨烷燒結膜 以外之膜（例如CVD膜或PVD膜）亦可。又，上述實施 形態中。閘極絕緣膜1 2、1 1 2或層間絕緣膜1 4、1 1 4等之 -51 - (48) 1288428 絕緣膜、閘極配線115a或汲極配線115b等之導電膜設爲 本發明之功能性薄膜之一例，但功能性薄膜並不限於上述 例。本發明亦適用以液相法形成其他功能性材料之情況。 又，上述實施形態中，彼等膜以旋轉塗敷法或液滴噴出法 形成，但上述功能性薄膜之形成方法可使用彼等以外之方 法，例如可使用狹縫塗敷法（slit coat )、浸漬塗敷法 (dip coat )、噴塗法（spray coat )、印刷法等習知薄膜 形成方法。 又，上述實施形態中，本發明之半導體裝置之製造方 法以適用頂閘極（Top-Gate )型電晶體之製造方法爲例說 明，但本發明不限於此，本發明易適用底閘極（Bottom-Gate ) 型電晶 體之製 造方法 ，或 電晶 體以外 之半導 體裝置 之製造方法。 又’上述例示之各構成構件之各種形狀、組合等僅爲 一例’在不脫離本發明要旨範圍內可依設計要求做各種變 更。 【圖式簡單說明】 圖1 :第1實施形態之半導體裝置之製造方法說明用 之步驟圖。 圖2 :接續圖1之步驟圖。 圖3 :第2實施形態之半導體裝置之製造方法說明用 之步驟圖。 圖4 :接續圖3之步驟圖。 -52- (49) 1288428 圖5 :第3實施形態之薄膜電晶體之製造方法說明用 之步驟圖。 圖6 :接續圖5之步驟圖。 圖7 :第4實施形態之薄膜電晶體之製造方法說明用 之步驟圖。 圖8 :第5實施形態之薄膜電晶體之製造方法說明用 之步驟圖。 圖9 :第6實施形態之薄膜電晶體之製造方法說明用 之步驟圖。 圖1 0 :本發明電子機器之一例之斜視圖。 【主要元件符號說明】 1、2、3、4、5 薄膜電晶體（半導體裝置） 10、110基板 10a、AM1、AM2 對準標記 1 1 a多結晶半導體薄膜 1 2、1 1 2閘極絕緣膜（功能性薄膜） 13 閘極配線（配線層） 1 4、1 1 4層間絕緣膜（功能性薄膜） 1 5、1 1 5金屬膜（功能性薄膜） 1 5 a源極配線（配線層） 1 5 b汲極配線（配線層） 111a 第1半導體薄膜 111b 第2半導體薄膜（第1對準標記） -53- (50) (50)1288428 113b 第2對準標記 1 3 00 電子機器 Μ 遮罩構件（遮罩柱） -54-

Claims (1)

1288428 十、申請專利範圍 附件1 a : 第93 1 3 8 1 5 1號專利申請案 中文申請專利範圍修正本 民國96年3月20日修正 1 · 一種對準標記之形成方法，其特徵爲具有： 於基板上形成第1膜的步驟； 以上述第1膜作爲對準標記，於上述第1膜上形成第2 膜的步驟；及 將包含上述第2膜之上述基板以絕緣膜覆蓋，於上述 第2膜上之上述絕緣膜形成成爲對準標記之第1凸形狀部分 的步驟。 2 ·如申請專利範圍第1項之對準標記之形成方法，其 中上述第2膜較上述絕緣膜厚。 3 .如申請專利範圍第1或2項之對準標記之形成方法 ，其中另具有： 將上述絕緣膜以功能膜覆蓋，於上述第1凸形狀部分 上之上述功能膜形成成爲對準標記之第2凸形狀部分的步 驟；及 以上述第2凸形狀部分作爲對準標記使用而對上述功 能膜施予圖案化之步驟。 4.如申請專利範圍第1或2項之對準標記之形成方法 ，其中另具有： 以遮光性功能膜覆蓋上述絕緣膜，於上述第1凸形狀 1288428 部分上之上述功能膜形成成爲對準標記之第2凸形狀部分 的步驟；及 以上述第2凸形狀部分作爲對準標記使用而對上述功 能膜施予圖案化的步驟。 5 · —種對準標記之形成方法，其特徵爲具有：將第1 膜與第2膜積層而形成之基板上以絕緣膜覆蓋，於上述第2 膜上之上述絕緣膜形成成爲對準標記之第1凸形狀部分的 步驟。 6· —種對準標記之形成方法，其特徵爲具有： 於基板上形成第1膜的步驟； 以上述第1膜作爲對準標記，於上述第1膜上形成第2 膜的步驟；及 將包含上述第2膜之上述基板以功能膜覆蓋，於上述 第2膜上之上述功能膜形成成爲對準標記之第1凸形狀部分 的步驟。 7. —種對準標記之形成方法，其特徵爲具有：將第1 膜與第2膜積層而形成之基板上以功能膜覆蓋，於上述第2 膜上之上述功能膜形成成爲對準標記之第1凸形狀部分的 步驟。 8. 如申請專利範圍第6或7項之對準標記之形成方法 ’其中上述第2膜較上述功能膜厚。 9. 如申請專利範圍第6或7項之對準標記之形成方法 ’其中上述功能膜爲遮光性。 10·如申請專利範圍第1、5、6或7項之對準標記之形 -2 - 1288428 成方法，其中 上述第1凸形狀部分’係形成於上述基板之緣部上設 置之對準區域。 1 1 . 一種對準標記之形成方法，其特徵爲具有： 於基板上形成第1膜之步驟； 以上述第1膜作爲對準標記，於上述基板上形成較上 述第1膜爲厚之第2膜的步驟； 將包含上述第1膜之上述基板上以較上述第2膜爲薄之 絕緣膜覆蓋的步驟；及 除去由上述絕緣膜突出之上述第2膜，於上述絕緣膜 形成成爲對準標記之第1凹形狀部分的步驟。 12. 如申請專利範圍第1 1項之對準標記之形成方法， 其中另具有： 將上述絕緣膜及上述第1凹形狀部分以功能膜覆蓋， 於上述第1凹形狀部分上之上述功能膜形成成爲對準標記 之第2凹形狀部分的步驟；及 以上述第2凹形狀部分作爲對準標記使用而對上述功 能膜施予圖案化之步驟。 13. —種對準標記之形成方法，其特徵爲具有： 於基板上形成第1膜之步驟； 以上述第1膜作爲對準標記，於上述基板上形成較上 述第1膜爲厚之第2膜的步驟； 將包含上述第1膜之上述基板上以較上述第2膜爲薄之 功能膜覆蓋的步驟；及 -3 - 1288428 除去由上述功能膜突出之上述第2膜，於上述功能膜 形成成爲對準標記之第1凹形狀部分的步驟。 1 4 ·如申請專利範圍第1 2〜1 3項中任一項之對準標記 之形成方法，其中上述功能膜爲遮光性。 1 5 · —種對準標記之形成方法，其特徵爲具有： 於基板上形成相對於液體材料較上述基板具有更高疏 液性之疏液區域的步驟； 於上述基板上塗敷液體材料而於除去上述疏液區域以 外之區域形成塗敷膜的步驟；及 將上述疏液區域及上述塗敷膜以絕緣膜覆蓋，於上述 絕緣膜形成成爲對準標記之第1凹形狀部分的步驟。 1 6 · —種對準標記之形成方法，其特徵爲具有·· 於基板上形成相對於液體材料較上述基板具有更高疏 液性之疏液區域的步驟； 於上述基板上塗敷液體材料而於除去上述疏液區域以 外之區域形成塗敷膜的步驟；及 將上述疏液區域及上述塗敷膜以功能膜覆蓋，於上述 功能膜形成成爲對準標記之第1凹形狀部分的步驟。 17.如申請專利範圍第1 1、13、15或16項之對準標記 之形成方法，其中 上述第1凹形狀部分，係形成於上述基板之緣部上設 置之對準區域。 1 8 · —種配線基板之製造方法，其特徵爲：使用申請 專利範圍第1 1、13、15或16項之對準標記之形成方法。 -4 - 1288428 19. 一種半導體裝置之製造方法，其特徵爲：使用申 請專利範圍第1 1、1 3、1 5或1 6項之對準標記之形成方法。
TW093138151A 2004-01-21 2004-12-09 Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment TWI288428B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004013025 2004-01-21
JP2004046153 2004-02-23
JP2004272018 2004-09-17

Publications (2)

Publication Number Publication Date
TW200525592A TW200525592A (en) 2005-08-01
TWI288428B true TWI288428B (en) 2007-10-11

Family

ID=34636986

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093138151A TWI288428B (en) 2004-01-21 2004-12-09 Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment

Country Status (5)

Country Link
US (1) US7265021B2 (zh)
EP (1) EP1557882A2 (zh)
KR (1) KR100675076B1 (zh)
CN (1) CN100435271C (zh)
TW (1) TWI288428B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
KR101104608B1 (ko) * 2005-11-01 2012-01-12 사천홍시현시기건유한공사 얼라인먼트 방법
JP5259211B2 (ja) 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101385141B1 (ko) * 2008-04-21 2014-04-15 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
US8507913B2 (en) * 2010-09-29 2013-08-13 Analog Devices, Inc. Method of bonding wafers
CN102157497B (zh) * 2011-01-26 2016-03-09 上海华虹宏力半导体制造有限公司 多层堆栈的半导体器件的结构及形成方法
KR20140017086A (ko) * 2012-07-30 2014-02-11 삼성디스플레이 주식회사 집적회로 및 이를 포함하는 표시 장치
KR102043177B1 (ko) 2012-11-21 2019-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US8976356B2 (en) 2013-02-28 2015-03-10 Kabushiki Kaisha Toshiba Measurement mark, method for measurement, and measurement apparatus
US9620383B2 (en) * 2014-07-10 2017-04-11 Tokyo Electron Limited Method for uncovering underlying alignment patterns
KR102282998B1 (ko) * 2014-09-19 2021-07-29 삼성디스플레이 주식회사 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102610026B1 (ko) * 2016-06-30 2023-12-06 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US10643951B2 (en) * 2017-07-14 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mini identification mark in die-less region of semiconductor wafer
US10504851B2 (en) 2018-02-26 2019-12-10 Globalfoundries Inc. Structure and method to improve overlay performance in semiconductor devices
KR102657174B1 (ko) * 2019-04-08 2024-04-15 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법
CN112213894B (zh) * 2019-07-12 2023-08-22 夏普株式会社 显示面板用阵列基板的制造方法
US20230326869A1 (en) * 2022-04-08 2023-10-12 Nanya Technology Corporation Method for manufacturing semiconductor device structure with overlay marks

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224123A (ja) * 1983-05-20 1984-12-17 Oki Electric Ind Co Ltd ウエハアライメントマ−ク
JPS63144545A (ja) 1986-12-09 1988-06-16 Mitsubishi Electric Corp 半導体集積回路装置
JPH01241117A (ja) 1988-03-23 1989-09-26 Seiko Epson Corp アライメント・マーク
JPH01241118A (ja) 1988-03-23 1989-09-26 Seiko Epson Corp アライメント・マーク
JP2767594B2 (ja) 1988-11-16 1998-06-18 富士通株式会社 半導体装置の製造方法
US4992394A (en) 1989-07-31 1991-02-12 At&T Bell Laboratories Self aligned registration marks for integrated circuit fabrication
JP2890538B2 (ja) 1989-10-24 1999-05-17 ソニー株式会社 半導体装置
ATE135848T1 (de) * 1990-06-29 1996-04-15 Canon Kk Verfahren zum herstellen einer halbleiteranordnung mit einer ausrichtungsmarke
JPH0463415A (ja) 1990-07-03 1992-02-28 Fujitsu Ltd 位置合わせマーク及びその形成方法
TW272319B (zh) * 1993-12-20 1996-03-11 Sharp Kk
JP3048829B2 (ja) 1994-03-31 2000-06-05 シャープ株式会社 半導体装置の製造方法
JP3202460B2 (ja) 1993-12-21 2001-08-27 株式会社東芝 半導体装置およびその製造方法
JPH07297112A (ja) 1994-04-28 1995-11-10 Toshiba Corp 基板と基板の製造方法
JP3604487B2 (ja) 1996-02-16 2004-12-22 松下電器産業株式会社 半導体装置の製造方法
JP2947196B2 (ja) * 1997-01-23 1999-09-13 日本電気株式会社 半導体基板および半導体装置の製造方法
JP3422923B2 (ja) * 1998-01-26 2003-07-07 シャープ株式会社 カラーフィルタの製造方法およびアライメントマーク
JP3090113B2 (ja) 1998-02-13 2000-09-18 日本電気株式会社 半導体装置の製造方法
US6249036B1 (en) * 1998-03-18 2001-06-19 Advanced Micro Devices, Inc. Stepper alignment mark formation with dual field oxide process
JP3658208B2 (ja) 1998-10-22 2005-06-08 富士通株式会社 薄膜多層基板の製造方法
US6514801B1 (en) 1999-03-30 2003-02-04 Seiko Epson Corporation Method for manufacturing thin-film transistor
TW466678B (en) 1999-04-27 2001-12-01 United Microelectronics Corp Manufacturing method of alignment mark structure
CN1183406C (zh) 1999-06-24 2005-01-05 精工爱普生株式会社 液晶装置用基板、其制造方法、液晶装置、其制造方法和电子装置
JP2001351837A (ja) * 2000-06-02 2001-12-21 Nec Corp 半導体装置の製造方法
JP3503888B2 (ja) * 2000-09-01 2004-03-08 沖電気工業株式会社 アライメントマーク及びその形成方法
JP2003209041A (ja) 2002-01-15 2003-07-25 Seiko Epson Corp パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法
JP2003318193A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置
JP4042098B2 (ja) 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法

Also Published As

Publication number Publication date
KR100675076B1 (ko) 2007-01-29
TW200525592A (en) 2005-08-01
US20050161836A1 (en) 2005-07-28
CN100435271C (zh) 2008-11-19
EP1557882A2 (en) 2005-07-27
US7265021B2 (en) 2007-09-04
CN1645562A (zh) 2005-07-27
KR20050076596A (ko) 2005-07-26

Similar Documents

Publication Publication Date Title
TWI288428B (en) Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
KR100815265B1 (ko) 마이크로 히터 및 도가니 제조 방법, 그리고 이들을 구비한유기물 진공 증착 장치
US7745267B2 (en) Method of fabricating active layer of thin film transistor
US7247880B2 (en) Thin film transistor with low angle grain boundaries in a channel layer
KR20020036916A (ko) 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
US20090149007A1 (en) Electronic device and method of manufacturing the same
US7205215B2 (en) Fabrication method of thin film transistor
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
US7601565B2 (en) Thin film transistor and method of fabricating the same
JP2005142567A (ja) ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
US20080171409A1 (en) Method for fabricating bottom-gate low-temperature polysilicon thin film transistor
JP2006114859A (ja) アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
US7405134B2 (en) Method of manufacturing a semiconductor device and electronic equipment
KR101222420B1 (ko) 박막 반도체 장치의 제조 방법
JP5493573B2 (ja) ドーピング方法、および半導体装置の製造方法
JP2005236186A (ja) 半導体装置とその製造方法並びに電子機器
JP2005236187A (ja) 半導体装置の製造方法、電子機器
TWI258875B (en) Manufacturing method of semiconductor device and semiconductor device
JP2012043878A (ja) デバイスの製造方法
KR100844272B1 (ko) 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법
KR20180063402A (ko) 유기 단결정 성장을 이용한 유기 반도체 제조 방법 및 이에 의해 제조된 유기 반도체
JP2007095989A (ja) 薄膜トランジスタの製造方法
JP2004228196A (ja) 半導体装置の製造方法、半導体装置、電気光学装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees