Nothing Special   »   [go: up one dir, main page]

TWI249359B - Method and apparatus for simultaneous progressive and interlaced display - Google Patents

Method and apparatus for simultaneous progressive and interlaced display Download PDF

Info

Publication number
TWI249359B
TWI249359B TW093140100A TW93140100A TWI249359B TW I249359 B TWI249359 B TW I249359B TW 093140100 A TW093140100 A TW 093140100A TW 93140100 A TW93140100 A TW 93140100A TW I249359 B TWI249359 B TW I249359B
Authority
TW
Taiwan
Prior art keywords
frame
pixel data
field
data
scan
Prior art date
Application number
TW093140100A
Other languages
English (en)
Other versions
TW200623899A (en
Inventor
Ming-Jane Hsieh
Yueh-Hsing Huang
Te-Ming Kuo
Zou-Ping Chen
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW093140100A priority Critical patent/TWI249359B/zh
Priority to US11/164,139 priority patent/US20060132647A1/en
Application granted granted Critical
Publication of TWI249359B publication Critical patent/TWI249359B/zh
Publication of TW200623899A publication Critical patent/TW200623899A/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

1249359 九、發明說明: 【發明所屬之技術領域】 本發明提供一種播放影像資料的方法與裝置,尤指一種同步 播放循序與交錯掃描晝面的方法及裝置。 【先前技術】
如業界所習知,一個數位電視通常支援多種類比顯示介面, 譬如S-影像(S-video)端子、混合影像(comp0site vide〇)端子(亦即AV ^子)以及色差(component)端子。然而,眾多顯示介面中,某些 顯示介面可賴序獅^的影像射{,某些顯示介面則只支援 交錯掃描狀縣輸&,且祕循序触敢錯掃麟不同的影 像驅動機制’因此,當-個只支援交錯掃描的顯示介面接收到一 螢幕循序雜式的t彡像輸㈣,該支援交錯掃㈣顯示介面就無 法正確的驅動一螢幕以顯示正確的影像。 …、 【發明内容】 因此本發明的目的 描晝面的方法及裝置, 示介面不相容的問題。 之-在於提供-種同步播放循序與交 «解決習知技物序_交錯择= 1249359 =本發明’其係揭露-種影像資料處理聚置,用來依據_ 盾序=之圖框(㈣以顧示—交錯掃描之圖場 =:裝=:輪·介㈣來_循 將n 输至該輸續出介面,用來 11::!:;:*:^ 本發明露-_像資料處理裝置 續出介面,用來接收循序掃描之圖框;以及_暫:裝置 ::::::圖場的複數個像素,藉轉-輸爾 此外’本發明另揭露一種影像資料處理方法,其包含有记 據=應於循序掃描的第—時脈接收該循序掃描之圖框中對卿^ ^ ;叹峨繼请描的第 二^ 4_像好料’藉動該第—螢幕顯示該交錯_ 此外 本發㈣揭露—郷像雜4财法,其包含有··依 據對應於循序掃_第—時脈接收該循序掃描之圖框之像素資 1249359 ===__㈣咖爾素資料中 '…㈣駆動5亥第一螢幕顯示該交錯掃描之圖場。 【實施方式】 以下揭露之本㈣_於NTSC與PAL觀㈣。姓 3 ’Γ圖Γ-㈣第―實施敗影像雜處理裝置1⑻‘意圖。 如弟1圖所7F ’影像資料處理 介面則來·财_ · _= 錯掃:場她化來顯,描之 面’以及—控制模組120 _至影像輸入/輸出介 面110,用來輸出猶序掃描之圖框中 =㈣則, 一 史推舍工 ⑽之像素貝枓並顯示交錯掃描的 ==。影像資料處理裝置編可設m , 或其他多媒體播放裝置中。 p ’ 次…請同時參閱第1圖以及第2圖,第2圖為第i圖所示之影像 貝料處理裝置100的操作絲圖。其包含有下列步驟: 步驟200 :影像輸入/輪出介面11〇接收一循序掃描的圖框資料 1249359 DATAl; 步驟201 ·•影像輸入/輸出介面11〇以對應於循序掃描的第一 輸出圖框資料DATA1至控制模組12〇及螢幕14〇 ^ 步驟202··螢幕140根據圖框資料DATA1以顯示循序掃插的^’王 步驟204 :控制模組12〇以一對應於交錯掃描圖場的第二時朊 圖框㈣DATA1帽應於交錯掃描之圖 素資料DATA2輸出至螢幕150 ,·以及 步驟208 :螢幕150根據該些像素資料DArA2以顯示交錯掃打、 圖場。 田的_ 上述步驟204巾,控麵組120僅輸出對應交錯掃描之圖場 的像素資料DATA2,未對鼓錯掃描之_的像素資料則不加以 接收或輸出。舉例來說,由於一圖框中的兩相鄰掃描線中,只有 -條對應於交錯掃插之圖場,因此當影像輸入/輸出介面ιι〇每輸 出兩相鄰掃描線的像素資料時,控制模組12〇僅會接收並輸出其φ 中-條掃描線之資料’或接收兩條掃描線之資料但僅輸出其中一 條掃描線的像素資料。 前述之控制模組120中更可包含一非同步緩衝器 (asynchronousbuffer)(未顯示於圖中),其係用來儲存複數個像 素資料DATA2。舉例來說,當控制模組12〇接收到圖框資料·αι 1249359 中的第-條線的資料時,會以對應於循序掃描的第—時脈將第一 條線的資料儲存於緩補’而緩衝_崎應於交錯娜的第二 時脈將第4、_資料輸出至螢幕15G;接著,控繼組12〇停止 將圖框資料DATA1中的第二條線的資料儲存至緩衝器中,此時緩 衝器繼續以第二時脈將尚未輸出的第―條線㈣料輸出至榮幕 ⑼;以此類推,即可透過控制模、组⑽之處㈣使勞幕15〇顯示 交錯掃描之圖場。另外,料幕15G係為—類比顯示裝置,則於 缓衝器後端須.設有-數位類比轉換器(未顯示於圖中)以將緩衝器 輸出的數位訊號轉換為類比訊號。 上述實施例中,由於第-時脈通常為第二時脈的兩倍,故緩 衝器之實施僅需要儲存半條掃描線的記憶體空間,然而此半條掃 描線之記憶體空間僅為本發明之一實施例,並非對本發明之限 制。舉例而言’當控纖組120依據第一時脈將第一條線的所有 别+資料私-具有半卿鱗記魅H魏科, =1^贿«前二紅__至躲跡觸控制模组 條、㈣縣㈣財魏_財已灿之該前 貝/嫌、將尚未輸出之前半資料輸出至榮幕 於出所而二―條線的後半資料均寫入線緩衝器中時,線緩衝器已 :至:二Γ:時控制模組120停止將第二條線的資料健 、輪知中,且線緩衝器繼續依據第二時脈將該後 J249359 出至螢幕150。 睛參閱第3圖,其係本發明第二實施例之影像資料處理裝置 3〇〇的示意圖。該影像資料處理裝置包含有:_影像輸入/輸 I面310用末接收循序知描之圖框或交錯掃描的圖場,由於將 交錯掃描賴場去交錯化來顯稍序掃描之__知的技術, 文不再%述,以及-緩衝H 330 (例如_線緩衝器你接至影像輸入 輪出”面310 ’用來暫存該圖框,並輸出該圖框中對應該交錯掃馨 撝之圖場的複數個像素⑼邱資料,其中一榮幕耦接至該緩衡 器33〇,用來顯示交錯掃描的晝面;以及一螢幕35〇減至影像輪 入/輸出介面310,用來顯示循序掃描的晝面。影像資料處理裝置 3〇〇可設置於一機上盒(sett〇pb〇x)或其他多媒體播放裝置中。 請同時參閱第3圖以及第4圖,第4圖為第3圖所示之影像 資料處理裝置300的操作流程圖。其包含下列步驟: _ 步驟400 ·影像輪入/輪出介面31〇接收一循序掃描的圖框資料 DATA1 ; 步驟401 ·•影像輸入/輪出介面31〇根據一對應於循序掃描之第〜 時脈’輪出圖框資料DATA1至緩衝器330以及螢幕 350 ; 11 1249359 圖框; 複 步驟揽·肇幕35〇根據圖桓 步驟撕··緩辆胸^讀DAr取顯讀序掃描的剛 去 根據一對應於交錯掃描的第二時脈,輪出 數個像素資科DATA2至螢幕340 ;以及 步驟:螢幕34__象細卿以顯示交錯掃描的 原因侧如了 ^緩衝咨B僅贿存—條掃财之記憶體空間, 原口:月如下:由於第—時脈通常為第二時脈的兩倍
Si第二條婦描線之所有資料依序— ML〜的像素貝科,此時該影像輸人7輸出介面31()_依 欠氏將第二條掃描線之資料輪出至緩衝$观,即第三條 依據仁時脈輪出第三條線之資料至螢幕34〇。以此類推,本發明 影像資料處縣置便可_ _财_及交錯掃描 的功能。 此外猶保緩衝H MO $會輸出偶數條或奇數條掃描線之 貝料更可利用控制模組(未顯示於圖中)定期清除缓衝器細 内所儲存之偶數條或可數條掃描線之資料。例如在該圖框的第 一、第二條掃描線之所有資料依序輸出至緩衝器330時,控麵 12 1249359 y且便可凊除缓衝斋中第二條掃描線之資料,其中控制模組清除緩 衝μ中之資料的方式包含更新指向值(pointer)等,其係熟悉此項 技藝者所習知,於此不再贅述。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為本發明第一實施例之影像資料處理裝置的示意圖。 第2圖為第1圖所示之影像資料處理裝置的操作流程圖。 第·3圖為本發明第二實施例之影像資料處理裝置的示意圖。 第4圖為第3圖所示之影像資料處理裝置的操作流程圖。 【主要元件符號說明】 110、310 影像輸入/輸出 介面 120 控制模組 330 緩衝器 140、150、 螢幕 340、350 100 、 300 影像資料處理 ——-—> 裝置 13

Claims (1)

1249359 十、申請專利範圍: 1. -種影像處雜置,絲猶i序掃描之圖框(f)以輸 出一交錯掃描之圖場(field),該裝置包含有: 一輸入/輸出介面,用來接收該圖框;以及 -控制餘’減至該輸项出介面,用來接收框中複數 個圖框像素資料,並輸出該些圖框像素資料中對應該圖場 之複數個圖場像素資料; 其中該控麵祕錄__辆描之—第—時脈接收該些 _像素資料,並依據對應該交錯掃描之一第二時脈輸出 該些圖場像素資料。 2·如申請專利範圍第!項所述之健,其中該控制模組更包含一 儲存單元,雜纖組爾鹤—姐賴·轉素資料中 切些圖場像素龍齡於顧存單元,雜料元依據該第 二時脈輸出該些圖場像素資料。 3·如申請專利範圍第2項所述之|置,其中該儲存單元係一非同 步緩衝器(asynchronous buffer )。 4·如申請專繼圍第2項所述q置,其中該儲存單元係一線緩 衝器。 1249359 =:::= 其中該些圖框像素資料等 6.如申請專利範圍第1項所叙裝置, 於該些圖場像素資料。 7· 其中該輸入/輸出介面輪出 顯不該圖框,且雜麵組輪出該 如申請專利範圍第1項所述之裝置, 該圖框至一第一顯示裝置以 顯不該圖場 些圖場像素資料至―第二顯示裝置以 出處理I置,用來依據—循轉描之_ (frame)以輸 出—父錯掃描之圖場㈤d),該裝置包含有: —輪入/輪出介面,用來接收該圖框;以及 —暫^置,輕接至該輸入/輸出介面,用來接收並暫存該圖 ^且該暫雜魏糊框巾魏糊場的減個圖場像· 素資料加以輸出; 其中該暫存裝置依據對應該循序掃 栢亇娜钿之一第一時脈接收該圖 並依據對應該交錯掃描之一第_ 料。 第一時脈輸出該些圖場像素資 9. 如申請專利範圍第8項所述之心,其進-步包含: 15 1249359 一控制模組,其耦合至該暫存裝置, 該暫存裝置中之資料。 用以依據一預定時間清除 工〇·如申請專利範圍第8項所述之裝置, 步緩衝器(asynchronous buffer )。 其中該暫存裝置係一非同 11·如申請專利範圍第8項所述之裝置, 衝器。 、、中該暫存裝置係一線緩 12·如申請專利範圍第8項所述之裝置, 圖框中之所有像素資料。 其中該暫存裝置係接收該 13· —種影像處理方法,用來依據—循序掃浐 出一交錯掃描之圖場(field)至一第 接收該圖框; 依據對應該循序掃描之一第一時脈, 像素資料;以及 依據對應該交錯掃描之一第二時脈, 之圖框(frame)以輸 鸯幕’該方法包含有: 儲存該圖框中複數個圖框 輸出該些圖框像素資料中 對應該圖場之複數個圖場像、 該_。 #至科—螢幕,以顯示 16 1249359 认如申請細_ ls項所述之方法,其憎細框像素資料 係儲存於一線緩衝器中。 ^如申請專利_ ls項所叙綠,其_圖框像素 貝料之步獅儲轉於或小於—掃雜記财 素資料。 -口㈠豕 16.如憎專利範園第13項所述之方法,其中該些圖框像素資料 不等於該些圖場像素資料。 17·如申明專利園第16項所述之方法,其進—步包含·· 康預定夺間/月除不對應該些圖場像素資料之該些圖 資料。 ” 其中該些圖框像素資料# 18·如申請專概_ I3撕述之方法 4於該些圖場像素資料。 19.^申4專利關第18項所述之方法,其中儲存該些圖框像素 資料之步驟進一步包含·· 若該圖框之資料不對應該圖場,則停止該儲存動作。 17 1249359 20.如申請專利範圍第13項所述之方法,其進一步包含: 輸出該圖框至一第二螢幕以顯示該圖框。 十一、圖式:
18
TW093140100A 2004-12-22 2004-12-22 Method and apparatus for simultaneous progressive and interlaced display TWI249359B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093140100A TWI249359B (en) 2004-12-22 2004-12-22 Method and apparatus for simultaneous progressive and interlaced display
US11/164,139 US20060132647A1 (en) 2004-12-22 2005-11-11 Method and apparatus for simultaneous display in progressive and interlaced scanning modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093140100A TWI249359B (en) 2004-12-22 2004-12-22 Method and apparatus for simultaneous progressive and interlaced display

Publications (2)

Publication Number Publication Date
TWI249359B true TWI249359B (en) 2006-02-11
TW200623899A TW200623899A (en) 2006-07-01

Family

ID=36595177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093140100A TWI249359B (en) 2004-12-22 2004-12-22 Method and apparatus for simultaneous progressive and interlaced display

Country Status (2)

Country Link
US (1) US20060132647A1 (zh)
TW (1) TWI249359B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4270130B2 (ja) * 2005-01-11 2009-05-27 カシオ計算機株式会社 テレビ受信装置およびその制御プログラム
JP5811106B2 (ja) * 2013-01-11 2015-11-11 セイコーエプソン株式会社 映像処理装置、表示装置および映像処理方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019910A (en) * 1987-01-29 1991-05-28 Norsat International Inc. Apparatus for adapting computer for satellite communications
US5179633A (en) * 1990-06-29 1993-01-12 Digital Equipment Corporation Method and apparatus for efficiently implementing read-type procedural attachments in rete-like pattern matching environment
US5353119A (en) * 1990-11-15 1994-10-04 Sony United Kingdom Limited Format conversion of digital video signals, integration of digital video signals into photographic film material and the like, associated signal processing, and motion compensated interpolation of images
US5453796A (en) * 1994-06-28 1995-09-26 Thomson Consumer Electronics, Inc. Signal swap apparatus for a television receiver having an HDTV main picture signal processor and an NTSC Pix-in-Pix signal processor
US5545425A (en) * 1994-07-28 1996-08-13 Hunt-Wesson, Inc. Process for preparing a shelf-stable, packaged, bean-containing product
US5610661A (en) * 1995-05-19 1997-03-11 Thomson Multimedia S.A. Automatic image scanning format converter with seamless switching
JP2936315B2 (ja) * 1996-01-22 1999-08-23 日本テレビ放送網株式会社 順次走査方式の伝送データの変換方法、及びその変換装置
US5850340A (en) * 1996-04-05 1998-12-15 York; Matthew Integrated remote controlled computer and television system
US5744188A (en) * 1996-06-19 1998-04-28 Hunt-Wesson, Inc. Process for preparing dehydrated bean products
US6380979B1 (en) * 1996-07-02 2002-04-30 Matsushita Electric Industrial Co., Ltd. Scanning line converting circuit and interpolation coefficient generating circuit
US5790201A (en) * 1996-08-08 1998-08-04 Antos; Jeffrey David Television and computer capability integration
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats
US6084638A (en) * 1996-10-08 2000-07-04 Hare; Charles S. Computer interface extension system and method
GB2325105A (en) * 1997-05-07 1998-11-11 Umax Data Systems Inc Converting and scaling non-interlaced VGA signals to interlaced TV signals
JPH10319932A (ja) * 1997-05-16 1998-12-04 Sony Corp ディスプレイ装置
US5982363A (en) * 1997-10-24 1999-11-09 General Instrument Corporation Personal computer-based set-top converter for television services
US6141062A (en) * 1998-06-01 2000-10-31 Ati Technologies, Inc. Method and apparatus for combining video streams
JP4008580B2 (ja) * 1998-06-25 2007-11-14 株式会社東芝 表示制御装置およびインターレースデータ表示制御方法
KR100385968B1 (ko) * 1998-12-09 2003-07-16 삼성전자주식회사 디스플레이 포맷 및/또는 프레임 레이트가 서로 다른 신호들을동시에 표시하는 수신기와 그 표시방법
US6353459B1 (en) * 1999-03-31 2002-03-05 Teralogic, Inc. Method and apparatus for down conversion of video data
US6411333B1 (en) * 1999-04-02 2002-06-25 Teralogic, Inc. Format conversion using patch-based filtering
JP2000332632A (ja) * 1999-05-20 2000-11-30 Toyota Motor Corp 移動体用放送受信装置
US6538656B1 (en) * 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
EP1188305A2 (en) * 1999-12-22 2002-03-20 Koninklijke Philips Electronics N.V. Multiple window display system
US6753881B1 (en) * 2000-11-01 2004-06-22 Ati International Srl Adapter and method to connect a component video input television to a video providing unit
US6690427B2 (en) * 2001-01-29 2004-02-10 Ati International Srl Method and system for de-interlacing/re-interlacing video on a display device on a computer system during operation thereof
US6982763B2 (en) * 2001-08-01 2006-01-03 Ge Medical Systems Global Technology Company, Llc Video standards converter
US6965415B2 (en) * 2002-01-04 2005-11-15 Microsoft Corporation EPG-conditioned letterbox-to-anamorphic conversion
TWI222831B (en) * 2003-07-09 2004-10-21 Mediatek Inc Video playback system to generate both progressive and interlace video signals
JP4306536B2 (ja) * 2004-05-31 2009-08-05 パナソニック電工株式会社 スキャンコンバータ
US7359007B2 (en) * 2004-10-12 2008-04-15 Mediatek Inc. System for format conversion using clock adjuster and method of the same

Also Published As

Publication number Publication date
TW200623899A (en) 2006-07-01
US20060132647A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
CN101018330B (zh) 图像显示系统、方法和数据处理装置、显示装置
CN100583962C (zh) 使用多个色度键颜色来输出图像的设备和方法
TWI579819B (zh) 顯示驅動器積體電路及其顯示資料處理方法
JPS62280799A (ja) ビデオインターフェース方法及び装置
JP2002032048A (ja) 画像表示装置およびそれを用いた電子機器
KR101493905B1 (ko) 영상처리장치 및 영상처리방법
CN101299331A (zh) 多视窗显示控制器及相关方法
TWI245560B (en) Video data processing method and apparatus capable of saving bandwidth
TWI249359B (en) Method and apparatus for simultaneous progressive and interlaced display
KR100640412B1 (ko) 두 개의 디스플레이 버퍼를 이용한 이동통신단말기의 회전디스플레이 장치 및 그 동작 방법
EP1594119A2 (en) Image signal processing circuit and image display apparatus
EP1705558A2 (en) Method and apparatus for capturing full-screen frames
JP2000221952A (ja) 画像表示装置
CN114913799A (zh) 显示控制方法、装置与显示设备
JP3259627B2 (ja) 走査線変換装置
JP3625180B2 (ja) オンスクリーン表示装置
JP2005331674A (ja) 画像表示装置
JP3727631B2 (ja) マトリクスディスプレイの制御装置
US6943783B1 (en) LCD controller which supports a no-scaling image without a frame buffer
JP3863887B2 (ja) ディスプレイ駆動装置
TWI251443B (en) Method and apparatus for video decoding and de-interlacing
CN101926169A (zh) 影像信号处理方法、集成电路以及影像再现装置
JP2939068B2 (ja) 画像ファイル装置
TW201027499A (en) Method and circuit for controlling timings in display devices using a single data enable signal
JP4775351B2 (ja) 撮像装置