Nothing Special   »   [go: up one dir, main page]

TW487995B - Assembly jig and manufacturing method of multilayer semiconductor device - Google Patents

Assembly jig and manufacturing method of multilayer semiconductor device Download PDF

Info

Publication number
TW487995B
TW487995B TW090112638A TW90112638A TW487995B TW 487995 B TW487995 B TW 487995B TW 090112638 A TW090112638 A TW 090112638A TW 90112638 A TW90112638 A TW 90112638A TW 487995 B TW487995 B TW 487995B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor module
stacked
mother substrate
semiconductor device
Prior art date
Application number
TW090112638A
Other languages
English (en)
Inventor
Yoshiyuki Yanagisawa
Toshiharu Yanagida
Masashi Enda
Yuichi Takai
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW487995B publication Critical patent/TW487995B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

487995 A7 B7 五、發明説明（1 發明背景 技藝領域 本發明有關一種組合夾具及一種製造多層半導體裝置之 方法。詳5之，本發明有關一種組合夾具及一種適用於製 造多層半導體裝置之方法，該裝置係包括裝置於薄層印刷 電路板上之半導體晶片及許多層疊半導體模組，各具有形 成於許多中間層連接盤上之隆起物。 先前技藝 就半導體裝置而言，圖1所示之多層半導體裝置1〇〇係用 以改善半導體晶片之封裝密度。如圖1(c)所示，該多層半 導體裝置100包括許多層疊於母基材102上之半導體模組 101(101a至101d)。如圖1(a)所示，各半導體模組1〇1係包 括一半導體晶片1 〇 3 ’經由各向異性導電性材料、烊料1 〇 $ 等材料而裝置於可撓性夾置器（薄層印刷電路板）1〇4上之 半導體晶片103。該半導體晶片1〇3藉著拋光等方式削薄。 經濟部中央標準局員工消費合作社印製 形成接頭導體及適當之電路導體（未示），以連接區域 l〇4b中之表面電極，將該半導體晶片1〇3裝置於於該印刷 電路板104之第一個主要平面l〇4a上。在該印刷電路板丨〇4 之半導體晶片裝置區104b周圍，形成多個個別位於第一個 主要平面104a及第二個主要平面i〇4c上之中間層連接盤1〇6 及1 0 7。該中間層連接盤1 0 6及1 〇 7係連接於適當之通孔， 省略其細節。在位於印刷電路板1 〇 4之第一個主要平面 104a上之中間層連接盤106上提供包括焊料球等材料之隆 起物1 0 8。 -4 * 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X29*7公釐） 五、發明説明（2 ) 該半導體模組101進行處理，諸如將該半導體晶片103裝 置於該印刷電路板104之半導體晶片裝置區10讣上，施加 焊劑或焊漿於位在該印刷電路板104上之中間層連接盤106 上，提供藉由焊劑等材料黏著而保持於該中間層連接盤 106上之隆起物108。當該半導體模組ι〇ι係送入回流爐中 時，隆起物108熔化，固定於該中間層連接盤1〇6上。該半 導體模組101係藉由預燒、功能測試等方法進行逐片檢測 ，之後進行後續程序。 忒半導體模組1 〇 1係進行施加焊劑或焊漿於位在第一個 主要平面104a上之隆起物108上及位在第二 上之中間層連接盤⑷上之程序。使用第二個主千要面平^ l〇4c作爲裝置表面時，如圖1(b)所示，該半導體模組 層疊於由陶瓷等材料形成之基材1〇9上。使用晶片安裝器（ 未示）以逐一層疊半導體模組1〇1。 第一層半導體模組1 01 a係藉施加於中間層連接盤1 〇 7上之 焊漿的黏著強度安裝且保持於該基材109上。第二層半導 體模组1 0 1 b係藉施加於第一層半導體模組i i a之隆起物 108上及中間層連接盤1〇7上之焊漿的黏著強度而安裝且保 持於該第一層半導體模組1〇la之第一個主要平面1〇如上。 相同地，依序層疊個別半導體模組1〇1&至1〇ld。此種層疊 狀態係藉焊漿保持。 當層璺單元施加於回流爐時，隆起物1〇8熔化，固定於 另一中間層連接盤丨〇7上。結果，構成圖丨（b)所示之層疊 半導體模組單元1 1 〇。層疊半導體模組單元i丨〇中，該中間 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇>< 297公廣） 487995 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（3) 層連接盤1 0 6及1 〇 7係經由隆起物1 〇 8連接以於半導體模組 101a至101 d之間建立連接。如圖i(c)所示，層疊半導體模 組單元110係藉晶片安裝器反轉而裝置於母基材1〇2上，以 弟四層半導體ί吴紐101 d作爲第一層。 該半導體模組1 01及母基材1 02之層疊單元提供至回流爐 中。就居半導體模組1 〇 1及母基材1 〇 2之層叠單元而士，在 該層疊半導體模組單元1 1 〇中位於第四層半導體模組丨〇 i d 上之隆起物108熔化而固定於母基材102之連接盤ηι上。 此種情況提供整體中間層連接，而完成該多層半導體裝置 1 00 ° 習用於製造該多層半導體裝置1 〇 〇之方法中，焊漿之黏 著強度保持該半導體模組1 〇 1位於基材1 〇 9上之層疊狀態， 直至施加回流熱處理。是故，當晶片安裝器在習用製造方 法中進行處理時，在許多層疊半導體模組丨〇 1中發生例如 位移，導致薄層間之連接失敗。可使用具有位移限制機構 之特別晶片安裝器解答此項問題.。然而，該特定裝置因爲 一方法改變安置過程等而增加機械成本且降低產能。 根據該習用製造方法，許多半導體模組i 〇 JL係層疊於基 材1 0 9上，而施加回流熱處理。此情況下，薄層間因爲薄 層印刷電路板1 0 4之翘曲或因隆起物1 〇 8之直徑的變化，而 發生連接損壞。習用製造方法中，當層叠半導體模組單元 110裝置於母基材102上且施加回流熱處理時，亦發生類似 問題。 另一重點係該多層半導體裝置1 〇 〇被要求提供大小爲〇 i 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 487995 A7 ___ B7 五、發明説明（4 ) 愛米之高準確度薄層圖型。該習用製造方法提供高準確度 製造印刷電路板104及母基材1〇2。高準確度隆起物形成裝 置係用以形成隆起物1 〇 8。然而，該習用製造方法不提供 在過程中限制整體高度之裝置。結果，該習用製造方法導 致整體高度之變化隨著層數之增加而增加之問題，使得該 多層半導體裝置100之高度產生大幅變化。此亦因在前述 回流熱處理過程中，該印刷電路板丨〇 4翹曲或該隆起物1 〇 8 直徑變化。 因爲該多層半導體裝置1〇〇在個別半導體模組1〇1層之間 採用不同之中間層連接，故該隆起物i 〇 8未均勻地排列且 形成於該印刷電路板104上。是故，該多層半導體裝置1〇〇 之製造方法增加各半導體模組1 〇丨之印刷電路板丨〇 4的翹曲 ’使得前述問題變得更明顯。該多層半導體裝置〗〇 〇亦顯 示#亥印刷電路板1 〇 4彎曲而使應力集中於該隆起物1 〇 8之連 接點上，導致剝離或接觸失敗的問題。 發明概要 因此，本發明之目的係提出一種組合夾具及一種多層半 導體裝置之製造方法，其建立確定之中間層連接，保持高 度準確性及可信度，且改善良率及產能。 爲達到前述目的，本發明多層半導體裝置組合夾具係包 括一基本元件，用以連續層疊多個半導體模組，各包括裝 置於薄層印刷電路板上之半導體晶片及位於多層連接盤之 各層上的隆起物；一位置限制機構，用以層疊彼此位置限 制於基本元件上之半導體模組；一高度限制機構，用以限 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇>< 297公廣） (請先閲讀背面之注意事項再填寫本頁)
487995 A7 B7 五、發明説明（5 ) 制層疊於該基本元件上之半導體模組群之整體高度；一均 勻度保持機構，用以保持兩層半導體模組之均勻度；及一 校準機構，用以參照母基材提供校準，該母基材中裝置有 層疊半導體模組單元。 本發明供所構成之多層半導體裝置使用之組合夾具可在 基本元件上層疊許多半導體模組，藉位置限制機構限制彼 此位置，且藉高度限制機構定出整體高度。當多層半導體 裝置組合夾具送入回流爐中時，於各半導體模組上施加回 流加熱。介於中間層連接盤之各隆起物溶化，且硬化以作 爲半導體模組之間的中間層連接。該多層半導體裝置組合 夾具使個別半導體模組彼此定位，以確定中間層連接，且 保持特定高度。製造層疊半導體模組單元時，該均勻度保 持機械強度保持作爲母基材之接合半導體模組之頂層半導 體模組的均勻度。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 該多層半導體裝置組合夾具在轉換時經由校準機構校準 於母基材並與其結合，將該層疊.半導體模組單元校準且裝 置於該母基材上。該多層半導體裝置組合夾具藉由位置限 制機構及高度限制機構支撑該層疊半導體模組單元。在保 持此種狀態下，組合夾具與該母基材一起送入回流爐中， 進行回流加熱。該多層半導體裝置組合夾具製造一多屬半 導體裝置，使得位於該第一層半導體模組上之隆起物熔化 ，且於該模組與相鄰中間層連接盤之間硬化，以提供與母 基材之中間層連接。該多層半導體裝置組合夾具係自母基 材移除。該多層半導體裝置組合夾具使其可藉著在該半導 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 487995 A7 B7 五、發明説明（6 ) 體模組與該母基材之間提供高準確度中間層連接，且保持 一準確高度，而有效地製造多層半導體裝置。 本發明用以達成前述目的之多層半導體裝置製造方法係 使用一組合夾具，該夾具包括一基本元件，用以連續層疊 多個半導體模組，各包括裝置於薄層印刷電路板上之半導 體晶片及位於多層連接盤之各層上的隆起物，一位置限制 機構，用以層疊彼此位置限制於基本元件上之半導體模組 ，及一高度限制機構，用以限制層疊於該基本元件上之半 導體模組群之整體高度。該多層半導體裝置製造方法係包 括以下步驟：在使用位置限制機構限制'個別位置之情況下 ，連續地將特定數量之半導體模組層疊於該基本元件上， 在使用高度限制機構限制整體高度之情況下，將層疊模組 置入該組合夾具中；及將該組合夾具送入回流爐中，施加 回流加熱以熔化供該半導體模組之中間層連接使用之隆起 物，及形成層疊半導體模組單元。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 該多層半導體裝置製造方法使用前述組合夾具，其具有 用以與欲裝置之母基材校準之校準機構。形成層疊半導體 模組單元之後，轉換該組合夾具，經由該校準機構校準於 母基材。此製造方法係包括結合該層疊半導體模組單元與 最頂層半導體模組之步驟，該最頂層半導體模組係作爲具 有藉由均勻度保持機構保持之均勻度的接合半導體模組； 提供該組合夾具與該母基材之組合體於回流爐中，施加回 流加熱，以使位於該層疊半導體模組單元中之第一層半導 體模組與母基材之間進行中間層連接。 -9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）~ 經濟部中央標準局員工消費合作社印製 487995 A7 B7 五、發明説明（7 ) 根據包括前述多層半導體裝置之方法的製造方法，使用 前述組合夾具使得該位置限制機構可相互地校準個別半導 體模組。此外，該高度限制機構準確地使整體高度保持於 一特定値，以製造層疊半導體模組單元。本發明供多層半 導體裝置使用之製造方法使用簡單之裝置，以抑制印刷電 路板翹曲、隆起物尺寸變化等之影響，及確定該半導體模 組之間的中間層連接。結果，可在低成本及高產能下製造 高可信度多層半導體裝置。 如前文所詳述，本發明多層半導體裝置組合模具使用位 置限制機構，以相互地校準許多層疊於基本元件上之半導 體模組。該高度限制機構限制整體高度。此外，該均勻度 保持機構保持均勻度。此情況下，施加回流加熱以供中間 層連接。此情況抑制印刷電路板翹曲、隆起物直徑變化等 之影響，而於薄層之間產生準確之連接。亦準確地保持整 體高度，使其可有效地製造高可信度多層半導體裝置。此 種多層半導體裝置組合夾具不需要昴貴之具有校準機構等 裝置的晶片安裝器，提供簡易操作，而藉著流線檢測方法 降低成本。 本發明製造半導體裝置之製造方法調整許多半導體模組 之相互位置，且界定整體高度。此外，組合夾具係用以保 持均勻度，進行回流加熱，以提供中間層連接。結果，該 簡易裝置抑制印刷電路板翹曲、隆起物尺寸變化等之影響 ，以確定該半導體模組之間的中間層連接。因此，可在低 成本及高產能下製造高可信度多層半導體裝置。 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
A7 B7
氣造多層半導體裝置之 製造多層半導體裝 487995 五、發明説明（8 圖式簡單説明 圖1 (a)到圖1 (c)，每圖係説明一 習用方法之階段； 圖2(a)到圖2(f)，每個係説明本發明 置之方法之階段； 圖3係爲製造方法所使用之組合夾具有縱向立彳面巴· 圖4係説明使用組合夾具將層疊半導體模組單元^置於 基材上之方法； < 圖5係爲另一組合夾具之上視圖，包括縱向剖面圖及 上視圖（b)，已移除頂蓋；且 圖6係爲另一組合夾具之縱向剖面圖。 發明詳細説明 參照附圖進一步詳述本發明具體實例。此具體實例多層 半導體裝置1之製造方法幾乎與前述習用多層半導體裝^ 100相同。如圖2所示，圖2(f)中之多層半導體裝置係經由 以下方法製造。即，製造半導體模組2。層疊半導體模組單 元4係經由使用組合夾具3層疊許多半導體模組以以至？。 而製造。最後，該層疊半導體模組單元4係使用組合夾具3 裝置於母基材5上。 该半導體模組2之製造方法係包括將半導體晶片7裝置於 印刷電路板6上之第一個過程。就印刷電路板6而言，使用 微影術等技術在薄層基材上形成銅電路導體（省略細節）， 該基材係包括銅箔等，黏著於作爲基材的一絕緣薄膜上。 如圖2(a)所示，該印刷電路板6係具有形成於第一個主要 平面6 a中心上的半導體晶片裝置區6 b。適當之接頭盤係形 -11- 本紙張尺度適财® S家標準(CNS) A4規格
五、發明説明令 成於該半導體晶片裝置區6b中。在該半導體晶片裝置區6b 周圍形成許多第_中間層連接盤8。第二中㈣連接盤9係 對應於第一中間層連接盤8形成於該印刷電路板6之第二主 要平面6b上。 广孩印刷電路板6不僅設計以直接將半導體晶片7裝置於該 第一個主要平面6a上。其以亦可在該半導體晶片裝置區“ 中對應於半導體晶片7地裁出孔洞，並於該孔洞周圍形成接 頭盤爲佳。此外，該印刷電路板6可形成爲長帶狀，以連續 地將該半導體晶片7裝置於欲適當地裁切之各區域中。此情 況下’在其兩側形成穿孔等，以進行連續輸送。 在印刷電路板6上，使用通孔（省略細節）以連接位於第一 及第二表面上而彼此對應之中間層連接盤8及9。該印刷電 路板6使用所有半導體模組2之中間層連接盤8及9的共同排 列。是故，該印刷電路板6構成一模擬盤，即，移除介於電 路導體與部分該中間層連接盤8及9之間的連接。 該半導體晶片7作爲--即一積體電路元件、記憶晶片等， 藉著在封裝樹脂上施加拋光等方法而削薄。適當之表面電 極（省略細節）係形成於該半導體晶片7之表面上。如圖2(a) 所示，各向異性導電性係施加於此等電極上或於其上層形 成隆起物1 〇。 如圖2(b)所示，該半導體模組2係排列成該半導體晶片7 根據配置於該印刷電路板6之半導體晶片裝置區6b上之裸 晶片而配置。在該半導體模組2上，於印刷電路板6與半導 體晶片7之間充填底填料1 1，以強化且固定該半導體晶片7 ，將其配置於該半導體晶片配置區6 b上。當然，該半導體 本纸張尺度適财S g家標準(CNS) A4規格(210
X 297公釐） -12- 487995 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（ι〇) 模組2之較佳配置方式係一即--使幅線路接合以連接各表面 電極與接頭盤，而將該半導體晶片7裝置於該印刷電路板6 上。 該半導體模組2之製造方法中，施加焊劑或焊漿丨2於該 印刷電路板6之第一中間層連接盤8上，如圖2 ( b )所示。^亥 焊漿1 2係施加於所有中間層連接盤8上，包括模擬盤。該 半導體模組2之製造方法中，包括焊料球等物之隆起物13 係由位於圖2(c)所示之所有中間層連接盤8上之隆起物進 料器提供。該隆起物1 3係藉該焊漿1 2之黏著強度保持於第 一中間層連接盤8上。該半導體模組2係藉著預燒、功能測 試等方法進行檢測。 如前文所述，半導體模組2使用薄層印刷電路板6作爲基 材。因爲該半導體模組2幾乎均勻地具有中間層連接盤8、 模擬盤、及隆起物1 3 ’故該結構具有改良機械剛性及經調 整之重量平衡的特色。是故，該半導體模組2在後續過程中 幾乎不產生變形等狀況。 在前述檢測之後，該半導體模組2使用供層疊半導體模組 單元4使用之組合夾具3送至製造過程中。該層疊半導體模 組單元4之製造方法中，使用組合夾具3以使四個半導體模 組2 a至2 d彼此校準。此外，針對層疊此等模組進行高度限 制，以組合該層疊半導體模組單元4。在焊劑或焊漿施加於 位在第二主要平面2c上之第二中間層連接盤9表面及隆起 物13之表面之後，將各半導體模組2置入組合夾具3中。 如圖2(d)所示，該半導體模組2依序由該第二個主要平面 -13- 本紙張尺度適用中國國家標苹（CNS ) A4規格（210X 297公慶） (請先閱讀背面之注意事項再填寫本頁) 訂 五、發明説明扣 4。側面置入該組合夾具3中。該半導體模組2如下文所述般 地彼此；k準。形成於該第一個主要平面4a(低層側面）上之 隆起物13係對應地定位於形成在該第二主要平面4c(頂層 側面）上I第二中間層連盤9上。該半導體模組2係藉焊漿之 黏著強度而彼此接合。 如圖2(d)及3所示，該組合夾具3包括箱形主體16，其另 外包括基座1 4及本體丨5，高度限制元件丨7，及頂蓋丨8。 該組合夹具3含有四個處於層疊狀態之半導體模組2。該組 合夾具3中，基座14之内表面14a係於相對高準確度下形成 。該四個半導體模組2係依序層疊，以使用内表面工4 &作爲 參考平面’而組合層疊半導體模組單元4。 該組合夾具3係包括本體丨5之内部空間，構成供半導體 模組2使用之層疊空間19。其剖面尺寸係幾乎等於該半導 體模組2之外側尺寸。組合夹具3係設計以校準個別模組， 使得該本體1 5之内表面限制置於該層疊空間i 9中之半導體 模組2之外緣。是故，該組合夾具3構成一位置限制機構， 其中本體1 5係限制半導體模組2供層疊之個位置。 該組合夾具3具有形成於高度取向而位於本體15頂端之 定位孔2 0。該定位孔2 〇係形成於至少三側面之頂端上，構 成一定位機構，以組合該組合夾具3與該母基材5，如下文 所述。該組合夾具3具有一支撑座21，其係藉著保持距離 該基座14之内表面14a特定高度而形成於本體15之内表面 上。該支撑座21於本體15之内表面上凹陷，使得層疊空間 19之開口尺寸稍微增加。該支撑座2 !係等於四個半導體模 487995 經濟部中央榡準局員工消費合作社印製 A7 B7 五、發明説明（12) 組2 a至2 d層疊尺寸之高度” ^，，。 當四個半導體模組h至2d置於層疊空間19中時，高度限 制元件1 7係組裝於組合夹具3之頂部。該高度限制元件i ? 具有稍大於本體1 5之剖面尺寸的外圍尺寸，幾乎等於對應 於支撑座21之開口尺寸。其底面i7a係由支撑座21所支撑 。該高度限制元件1 7之底面} 7a具有相對高之平坦度準確 性。在組合於本體15之情況下，該基座14之底面l7a及内 表面14a將層疊空間19之高度限制於”h，，。 該層疊半導體模組元件4包括易導致高度變化之半導體模 組2 a至2 d。此等變化係起因自印刷電路板6之厚度變化、 該隆起物13之直徑、該焊漿12之厚度等針對此等模組之個 別因素。該組合模具3使用高度限制元件17，以壓縮最頂 部之半導體模組2d，而將層疊半導體模組單元4之高度限 制於”h"。該高度限制元件17係由位於組合夾具3上之頂蓋 1 8所保持。 ’、现 在保持此種情況下，該組合夹具3送至回流爐中，以於半 導體模組2a至2d之中進行中間層連接。當回流加熱施加於 半導體模組2a至2d時，位於各層上之隆起物丨3熔化，而固 足於位在頂層側面上之對應第二中間層連接盤9。此者進行 該中間層連接，以形成層疊半導體模組單元4。 因爲回流加熱所致之熱負載在層疊半導體模組單元4中於 各印刷電路板6上導致翹曲。如前文所述，該組合夾具3限 制整體高度，抑制因爲此種翹曲而變形。該層疊半導體模 、、且單7G 4之特徵係抑制該半導體模組2 a至2 d之中的位置錯 (請先閲讀背面之注意事項再填寫本頁)
•15- A7 五、發明説明（13 决，而使整體高度準確地保持於，’ h，，尺寸。此於第一中間層 連接盤8與表面第二中間層連接盤9之間提供安穩之連接狀 悲。琢層疊半導體模組單元4亦保持該半導體模組。至^ 之均勻度。 自回流爐取出組合夹具3且如所述般地冷卻之後，將其送 入將該層疊半導體模組單元4裝配於母基材5上之方法了自 組合夾具3取出該高度限制元件丨7及頂蓋丨8。之後，組合 夾具3藉操作裝置反轉，置於母基材5上。該半導體模組單 疋4中，使用頂層半導體模組以作爲該母基材$使用之 模組。 口 藏組合夾具3係以適當之支撑機構操作，使得層疊半導體 杈組單兀4係保持於層疊空間j 9中。如圖2(幻及4所示，該 訂 組合夾具3係定位於母基材5上，經組合使得位於母基材$ 之邊緣區域5a中之定位栓22裝配於定位孔2〇中。此種組合 夾具3足組合狀態係藉機械箝、膠帶、或砝碼（省略細節）保 持。 孩母基材5係包括具有機械剛度且厚度大於供半導體模組 2使用i印刷電路板6之印刷電路板，構成供多層半導體裝 置1使用之基座。母基材5係構成外部連接元件，其中形成 適當之連接接頭或電路導體（省略細節）。母基材5係包括對 應於供半導體模組2使用之第二中間層連接盤9而形成之中 間層連接盤23。裝置該層疊半導體模組單元4時，焊漿等 施加於母基材5之中間層連接盤23上。 組合夾具3與母基材5之組合體係送至回流爐中，以於母 本紙張尺度適用中國國家標準（CNS ) M規格（21〇χ297公慶 -16 · 487995 A7 B7 __ 五、發明説明（Μ) 基材5及半導體模組2 d之間進行中間層連接。即，當施加 回流加熱時，該隆起物1 3熔化，於對應之中間層連接盤2 3 與第一中間層連接盤8之間硬化，而於母基材5與半導體模 組2 d之間進行中間層連接。自回流爐取出組合夾具3且如 所述般地冷卻之後，自母基材5取下組合夾具3。使用切片 機等裝置切除母基材5之邊緣區域5a，以形成多層半導體 裝置1，上層裝置有層疊半導體模組單元4。 該組合夹具3具有主體1 6，包括如前文般整體性地形成 於基座1 4上之箱形本體1 5，但不限於該結構。圖5中之組 合夾具3 0係包括基板3 1、多個高度限制間隔物3 3、及頂蓋 34。基板31具有大於半導體模組2之外側尺寸。主要平面 3 la係於相對高平坦度準確度下形成。該基板3 i具有層疊區 域31b，以供位於主要平面31a中心之半導體模組2使用。主 要平面31a係作爲連續層疊該半導體模組2所用之參考平面。 定位導栓3 2係環繞該基板3 1之層疊區域3 lb。如圖5所示 ’提供一對定位導栓3 2於印刷電路板6之對應側面，使得 該栓於接近兩側之處接觸。定位導栓3 2限制該半導體模組 2之印刷電路板6的外緣，以校準各半導體模組2。例如， 當該印刷電路板6小時，其較佳係針對各個側邊提供一個定 經濟部中央標準局員工消費合作社印策 (請先閱讀背面之注意事項再填寫本頁} 位導栓3 2。定位導栓排列成其於不同位置之至少三側邊接 觸亦佳。 於基板3 1上，在一對定位導栓3 2之間提供一高度限制間 隔物3 3。如圖5 ( b )所示，各高度限制間隔物3 3係具有矩型 剖面，長邊係對應於該印刷電路板6之各側邊。由基板3 i -17- >紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 4^/995 A7 一 -----—- _B7_ 五、發明説明（15) 至各間隔物之頂端的高度” h，，等於四層半導體模組2 a至2 d 之问度。頂蓋3 4具有稍大於該半導體模組2之外圍尺寸。 其底面3 4 a係具有相對高値之平坦度準確性。 組合夫具30中，四個半導體模組以至“依序層疊於基板 31上。孩組合夾具3〇藉著使用各定位導栓32限制外層，而 使半導體模組2 a至2 d彼此校準。層疊該半導體模組2之後 ’頂盖3 4係裝置於該組合夾具3 〇之高度限制間隔物3 3上。 ★亥組合夹具3 0限制整體高度，使得該頂蓋3 4壓縮該半導體 模組2而保持均勻度。 如同則述組合夾具3之情況，組合夾具3 〇係送至回流爐 中。組合夹具30隨之在半導體模組2中進行中間層連接之 過程，並將其裝配於母基材5上。之後，自母基材5取下該 組合夾具30，以製造該多層半導體裝置j。如圖5(a)所示 ，組合夫具3 0具有定位導栓32，其各較高度限制間隔物33 長。因此，該定位導栓3 2亦用以與母基材5校準。當然， 所有定位導栓32皆非必要較高度限制間隔物3 3長。 該組合夾具3 0使用定位導栓3 2，以部分調整該印刷電路 板6之外緣。此結構簡化將該半導體模組2層疊於該基板3 1 上之操作。組合夾具30亦可簡易地維修清洗元件等。 圖6中之組合夾具40具有幾乎與組合夾具30相同之基本 結構。組合夾具40之特徵爲多個定位導栓41貫穿各半導體 模組2，以使此等模組彼此校準。即，定位孔4 2係形成於 供半導體模組2使用之印刷電路板6的外緣上。此等模組係 層疊於組合夹具4 0之基板3 1上。該定位孔4 2係形成爲通孔 -18- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公釐） (請先閲讀背面之注意事項再填寫本頁} 訂 487995 經濟部中央標準局員工消費合作社印策 A7 五、發明説明（16 ) ，即，位於該印刷電路板6中未形成電路導體等物之四個轉 角上。各定位導栓41係提供於基板3丨上對應於定位孔42處。 根據此組合夾具4 0，該半導體模組2連續層疊.，使得各 走位導栓4 1貫穿對應之定位孔4 2。此情況下，組合夾具4 〇 接準確地校準該半導體模組2，而穩固地保持該校準狀態。 當該組合夾具4 0及該半導體模組2係相對小時，較佳係於 —個不同位置形成彼此裝配之定位導拾41及定位孔42。 -19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 487995 A8 B8 C8 D8 六、申請專利範圍 1. 一種多層半導體裝置組合夾具，包括： 一基本元件，用以連續層疊多個半導體模組，各包括 裝置於薄層印刷電路板上之半導體晶片及位於多層連接 盤之各層上的隆起物； 一位置限制機構，用以層疊彼此位置限制於基本元件 上之半導體模組； 一高度限制機構，用以限制層疊於該基本元件上之半 導體模組群之整體高度； 一均勻度保持機構，用以保持兩層半導體模組之均勻 度；及 一校準機構，用以參照母基材提供校準，該母基材中 裝置有層疊半導體模組單元， 其中該半導體模組中之組合夾具係藉施加回流加熱熔 化各隆起物而進行中間層連接，反轉定位並經由該校準 機構與該母基材組合，在該母基材與該層疊半導體模組 單元之第一層半導體模組之間進行中間層連接之後移除。 2. 如申請專利範圍第1項之多層半導體裝置組合夾具，具 有一箱形元件，其係組裝於該基本元件上，且包括一儲 存空間，以儲存於層疊狀態下之特定數目半導體模組， 經濟部智慧財產局員工消費合作社印製 ------：---；--------裝--- (請先閱讀背面之注意事項再Hi本頁) --線- 其中該儲存空間之内牆藉著支撑該半導體模組之外緣 而構成該位置限制機構。 3 .如申請專利範圍第2項之多層半導體裝置組合夾具，其 中該校準機構係包括多個定位栓及定位孔，對應地形成 於該箱形元件之開口末端上及該母基材上。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱7 申請專利範圍 如申請專利範圍第i項之多層半導體裝置組合夾具，其 中S位置限制機構係包括多個定位检，位於該基本元件 上，且用以固定該半導體模組之外緣的至少三個不同位 置。 如申請專利範圍第1項之多層半導體裝置組合夹具，其 中該位置限制機構係包括多個定位樣，位於該基本元件 上，用以貫穿形成於該半導體模組之邊緣區域中之定位 孔。 如申請專利範圍第5項之多層半導體裝置組合夾具，其 中該定位栓亦使用於該校準機構，其頂端貫穿形成於該 母基材上之定位孔。 、^ 如申請專利範圍第1項之多層半導體裝置組合夹具，其 中該高度限制機構係包括： 一箱形元件，組裝於該基本元件上，其中包括一儲存 2間，以儲存於層疊狀態下之特定數目半導體模組；及 一頂盍7G件，藉著壓縮放置於該儲存空間中之頂層半 導體模組而組裝於該箱形元件中。 一種多層半導體裝置之製造方法，其係使用組合夾具， 以、，二由位置限制機構之使用相互限制多個半導體模組之 位置"^夕個半導體模組各包括裝置於薄層印刷電路板 上之半導體晶片及位於各個多個中間層連接盤上之隆起 物，層疊該模組，經由高度限制機構限制整體高度，及 經由均勻度保持機構保持頂層半導體模組之均勻度，該 方法包括以下步驟： 經濟部智慧財產局員工消費合作社印製 487995 A8 B8 C8 D8 t、申請專利範圍 在該基本元件上連續層疊特定數目之該半導體模組， 個別位置係以該位置限制機構限制，並將經層疊之模組 放置於該組合夾具中，使用該高度限制機構限制整體高 度； 將該組合夾具送入回流爐中，施加回流加熱以溶化各 隆起物，以於該半導體模組中進行中間層連接；及 將該層疊半導體模組單元裝置於該母基材上，使用頂 層半導體模組作爲接合模組，均勻度以該均勻度保持機 構保持。 9. 如申請專利範圍第8項之多層半導體裝置之製造方法， 其係於該組合夾具上提供校準機構，以使該層疊半導體 模組單元相對於用以裝置之母基材校準，該方法係包括 以下步驟： 經由該校準機構定位且組合該組合夾具與該母基材， 在形成層疊半導體模組單元之後反轉； 將該組合夾具及該母基材之組合體送入回流爐中，施 加回流加熱，以使該層疊半導體模組單元中之第一層半 導體模組與該母基材之間得到中間層連接；及 自該母基材取下該組合夾具。 1 0 .如申請專利範圍第8項之多層半導體裝置之製造方法， 其使用該印刷電路板，具有在所有印刷電路板上供各層 使用之中間層連接盤及對應於中間層連接盤之模擬盤， 該方法係包括以下步驟： 在該印刷電路板之各連接盤及模擬盤上形成供各半導 體模組使用之隆起物。 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) --------^-------裝--- (請先閱讀背面之注意事項再本頁) t· •線.
TW090112638A 2000-06-07 2001-05-25 Assembly jig and manufacturing method of multilayer semiconductor device TW487995B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171059A JP2001352035A (ja) 2000-06-07 2000-06-07 多層半導体装置の組立治具及び多層半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW487995B true TW487995B (en) 2002-05-21

Family

ID=18673665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112638A TW487995B (en) 2000-06-07 2001-05-25 Assembly jig and manufacturing method of multilayer semiconductor device

Country Status (5)

Country Link
US (2) US20020017709A1 (zh)
JP (1) JP2001352035A (zh)
KR (1) KR100853631B1 (zh)
DE (1) DE10127381A1 (zh)
TW (1) TW487995B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
JP4521984B2 (ja) * 2000-11-29 2010-08-11 京セラ株式会社 積層型半導体装置および実装基板
KR100818077B1 (ko) * 2001-12-29 2008-03-31 주식회사 하이닉스반도체 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4935074B2 (ja) * 2004-01-07 2012-05-23 株式会社ニコン 積層装置及び集積回路素子の積層方法
GB2429582B (en) * 2004-05-11 2009-02-11 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
WO2006080082A1 (ja) 2005-01-28 2006-08-03 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
TWI478257B (zh) * 2009-08-06 2015-03-21 Htc Corp 封裝結構及封裝製程
US7915079B1 (en) * 2010-02-04 2011-03-29 Headway Technologies, Inc. Method of manufacturing layered chip package
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999105A (en) * 1974-04-19 1976-12-21 International Business Machines Corporation Liquid encapsulated integrated circuit package
US4770640A (en) * 1983-06-24 1988-09-13 Walter Howard F Electrical interconnection device for integrated circuits
US4617160A (en) * 1984-11-23 1986-10-14 Irvine Sensors Corporation Method for fabricating modules comprising uniformly stacked, aligned circuit-carrying layers
US4894706A (en) * 1985-02-14 1990-01-16 Nippon Telegraph And Telephone Corporation Three-dimensional packaging of semiconductor device chips
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4755641A (en) * 1987-04-20 1988-07-05 Switchcraft, Inc. Pawl controlled switch
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
US5006925A (en) * 1989-11-22 1991-04-09 International Business Machines Corporation Three dimensional microelectric packaging
US5058265A (en) * 1990-05-10 1991-10-22 Rockwell International Corporation Method for packaging a board of electronic components
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5786985A (en) * 1991-05-31 1998-07-28 Fujitsu Limited Semiconductor device and semiconductor device unit
JPH0513666A (ja) * 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5279991A (en) * 1992-05-15 1994-01-18 Irvine Sensors Corporation Method for fabricating stacks of IC chips by segmenting a larger stack
US5432318A (en) * 1992-05-15 1995-07-11 Irvine Sensors Corporation Apparatus for segmenting stacked IC chips
MY109101A (en) * 1992-05-25 1996-12-31 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
JP2502463B2 (ja) * 1993-08-02 1996-05-29 コナミ株式会社 昇降遊技体を備えた遊技装置
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JP2934738B2 (ja) * 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
WO1995029506A1 (en) * 1994-04-26 1995-11-02 Hitachi, Ltd. Semiconductor integrated circuit device, and method and apparatus for manufacturing it
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system
US5481134A (en) * 1994-05-03 1996-01-02 Hughes Aircraft Company Stacked high density interconnected integrated circuit system
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
US6255726B1 (en) * 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
KR0148082B1 (ko) * 1995-08-16 1998-08-01 김광호 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5604377A (en) * 1995-10-10 1997-02-18 International Business Machines Corp. Semiconductor chip high density packaging
US5790380A (en) * 1995-12-15 1998-08-04 International Business Machines Corporation Method for fabricating a multiple chip module using orthogonal reorientation of connection planes
US5763943A (en) * 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
US5778522A (en) * 1996-05-20 1998-07-14 Staktek Corporation Method of manufacturing a high density integrated circuit module with complex electrical interconnect rails having electrical interconnect strain relief
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
US5869353A (en) * 1997-11-17 1999-02-09 Dense-Pac Microsystems, Inc. Modular panel stacking process
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6172874B1 (en) * 1998-04-06 2001-01-09 Silicon Graphics, Inc. System for stacking of integrated circuit packages
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP4342013B2 (ja) * 1998-05-06 2009-10-14 株式会社ハイニックスセミコンダクター 超高集積回路のｂｌｐスタック及びその製造方法
US5990566A (en) * 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6320253B1 (en) * 1998-09-01 2001-11-20 Micron Technology, Inc. Semiconductor device comprising a socket and method for forming same
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
US6222737B1 (en) * 1999-04-23 2001-04-24 Dense-Pac Microsystems, Inc. Universal package and method of forming the same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP4144111B2 (ja) * 1999-05-07 2008-09-03 ソニー株式会社 電子機器
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法

Also Published As

Publication number Publication date
KR100853631B1 (ko) 2008-08-25
US20070120243A1 (en) 2007-05-31
KR20010110359A (ko) 2001-12-13
US20020017709A1 (en) 2002-02-14
JP2001352035A (ja) 2001-12-21
DE10127381A1 (de) 2001-12-13

Similar Documents

Publication Publication Date Title
TW487995B (en) Assembly jig and manufacturing method of multilayer semiconductor device
KR100796523B1 (ko) 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8008766B2 (en) Stacked semiconductor module
TW567601B (en) Module device of stacked semiconductor package and method for fabricating the same
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
WO2004034434A2 (en) Components, methods and assemblies for multi-chip packages
JP2007324354A (ja) 半導体装置
US8076179B2 (en) Fabrication method for integrated circuit chip component, multi-chip module, and their integration structure
KR20130091624A (ko) 반도체 장치 및 그 제조방법
US20070176303A1 (en) Circuit device
US11315902B2 (en) High bandwidth multichip module
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP3000975B2 (ja) 半導体素子の実装構造
TW579560B (en) Semiconductor device and its manufacturing method
US7408253B2 (en) Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
TW475244B (en) Stacked type module packaging structure and the generation method thereof
JP2005303031A (ja) 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法
JP2003209201A (ja) 半導体ユニット、半導体ユニット製造方法及び半導体装置
JPH11111650A (ja) 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具
JP2001135779A (ja) 半導体装置の製造方法
JP2020202241A (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
KR20110091190A (ko) 적층 반도체 패키지
JP2001257308A (ja) 半導体装置及びその製造方法
JP2024535997A (ja) 電子基板スタッキング

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees