Nothing Special   »   [go: up one dir, main page]

TW295699B - - Google Patents

Download PDF

Info

Publication number
TW295699B
TW295699B TW084107803A TW84107803A TW295699B TW 295699 B TW295699 B TW 295699B TW 084107803 A TW084107803 A TW 084107803A TW 84107803 A TW84107803 A TW 84107803A TW 295699 B TW295699 B TW 295699B
Authority
TW
Taiwan
Prior art keywords
conductor
item
fuse
substrate
patent application
Prior art date
Application number
TW084107803A
Other languages
English (en)
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of TW295699B publication Critical patent/TW295699B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 B7 經濟部中央標準局貝工消f合作社印製 五、 發明説明(3 ) 1 I 明 領 域 1 本 發 明 偽 有 關 於 抗 熔 絲 (a n t if U S e s ), 且尤其偽有關 1 1 於 _____κ 種 抗 熔 絲 9 該 種 抗 熔 絲 之 設 計 偽 具 有 低 電容 並 提 升 産 ^-S I 請 'I 量 1 0 閲 ή 背 面 1 I 明 背 景 1 1 之 1 1 抗 熔 絲 (a n t i f U S e s )- -般偽使用於大範圍的可規劃閘 注 意 1 I 事 1 陣 列 (Ρ Γ 0 g Γ am m a b 1 e g a t e a Γ Γ ay S ) 0 一 般 而 言在 欲 規 HI 之 項 再 1 閘 陣 列 中 » 所 有 該 等 抗 熔 絲 最 初 % 在 非 導 電 狀態 〇 某 1¾ 抗 ,寫 本 頁 1 熔 絲 被 選 擇 以 成 為 導 體 t 而 其 他 的 抗 熔 絲 則 維持 為 非 導 體 ^—- I 0 理 所 當 妖 » 對 於 該 規 割 之 裝 置 的 適 當 操 作 而言 $ 重 要 的 1 是 在 該 方 式 中 選 擇 以 維 持 非 導 電 功 能 的 該 等 抗熔 絲 0 由 於 1 1 一 個 範 圍 之 可 規 割 閘 陣 列 通 常 包 含 有 數 十 萬 個抗 熔 絲 » 則 訂 1 難 以 用 般 先 前 技 藝 之 型 式 的 抗 熔 絲 來 達 成 此項 1 現 在 説 1 I 明 該 先 V t- 刖 技 m 型 式 的 抗 熔 絲 〇 1 I 第 1至第4圖 顯 示 一 種 先 刖 技 藝 之 抗 熔 絲 1 0的 製 造 0 如 1 —^4 旅 其 中 (第1圖 )所示, 最初, 金屬電極12偽設置覆於二氣化 1 I 矽 基 底 1 4 〇 接 下 來 1 氣 化 層 16偽沈 澱 覆 於 該 金屬 電 極 1 2 0 1 1 在 施 加 —* 層 感 光 抗 独 劑 (p h 〇 to re si St)並將之作圖樣之後, 該 氣 化 層 16被蝕刻 以 在 其 中 提 供 開 P 向 下 至 電極 1 2 » 以 曝 1 I 光 電 極 1 2的 表 面 24 0 在 移 除 了 作 了 圖 樣 的 抗 蝕劑 之 後 t 一 1 層 像 是 非 結 晶 形 的 矽 之 抗 熔 絲 材 料 18偽 沈 澱 覆於 産 生 之 結 1 1 I 構 (第2圖 ), 以接觭電極1 2的- -部份。 抗蝕劑像施加至抗 1 1 1 熔 絲 層 18, 並 被 作 圖 樣 以 便 在 独 刻 該 層 1 8時 ,此 抗 熔 絲 材 1 1 料 會 形 成 第 3圖所示之形狀。 1 1 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) A7 B7 經濟部中央標準局負工消费合作社印製 五、 發明説明(4 ) 1 1 在 移 除 此 抗 蝕 劑 之 後 ,形 成 第 二 電 極 的 金 屬 層 20傜 沈 1 1 I 澱 並 被 作 圖 樣 » 如 第 3圖所示。 1 1 已 發 現 氣 化 層 1 6向 下 独刻 至 電 極 12的 步 驟 造 成 生 産 I 請 1 量 問 題 y 如 現 在 將 參 照 第 3圖之- -部份的放大視圖之第4圖 先 間 1 | 讀 1 1 而 說 明 者 0 背 1¾ 1 I 之 1 當氧化物層1 6的蝕刻開始時, 通常在氧化物16鄰接電 念 1 事 1 極 12的 區 域 22不 形 成 尖 角。 反 之 其 有 時 發 生 > 即 ㈡· 田 項 再 填 1 蝕 刻 兀 成 時 9 亦 即 9 田 電 極表 面24曝 光 時 9 抗 蝕 劑 殘 渣 和 ^3 本 裝 Ϊ) 1 /或不規則的氣化物23殘留在域22的角落。 此結構中的瑕 ,疵 "TO? 造 成 從 一 個 電 極 到 另 一個 電 極 的 洩 漏 路 徑 9 致 使 應 為 1 非 導 體 的 抗 熔 絲 動 作 如 導 體。 該 問 題 存 在 於 此 種 小 型 裝 置 1 1 之 蝕 刻 的 凹 凸 中 〇 訂 1 當 此 種 瑕 疵 相 當 不 尋 常時 , 將 了 解 到 數 十 萬 値 抗 熔 絲 1 1 中 的 每 個 抗 熔 絲 必 須 適 當 地操 作 0 1 1 I 此 外 1 由 於 在 抗 熔 絲 層18與電 極 1 2之 間 於 表 面 24之 相 1 ,咸 當 大 的 接 觸 區 域 » 抗 熔 絲 1 0顯 現 出 高 電 容 9 造 成 該 裝 置 的 1 性 能 劣 化 0 此 外 t 此 種 抗 熔絲 10在側 面 測 量 時 » 占 有 了 重 1 1 大 區 域 0 最 後 * 當 接 觸 開 口之 寬 高 比 例 (a s P e c t r a t i 0)非 常 高 時 9 (亦即, 深而小的接觸), 則 金 靥 20之步 级 通 逹 範 1 I 圍 (s t e P C 0 V € r a g e )會非常差。 1 發 明 概 沭 1 1 本 抗 熔 絲 結 構 及 其 製造 方 法 t 提 供 該 抗 熔 絲 結 構 包 1 1 括 有 基 底 以 及 在 基 底 上 的第 一 電 極 t 其 定 義 了 頂 表 面 和 1 1 側 表 面 0 抗 熔 絲 材 料 係 配 置於 該 第 一 電 極 上 * 至 少 在 頂 表 1 1 本紙張尺度通用中國國家標準(CNS ) Λ4規格(210X 297公釐) 4 A 7 B7 經濟部中央標準局Μ工消f合作社印製 五、 發明説明(5 ) 1 % | 面 之 一 部 份以 及 至 少其側 表 面 之 一 部 份 % 而 第一 電極 傜 在 1 I 抗 熔 絲 材 料上 0 氧 化物之 蝕 刻 偽 避 免 以 防 止 上述 的瑕 疵 問 1 1 _| 題 f 同 時 抗熔 絲 材 料與第 一 電 極 接 觸 的 區 域 相較 於先 前 技 請 1 藝 為 減 少 ,以 致 降 低了抗 熔 絲 電 容 0 同 時 1 該抗 熔絲 結 構 先 間 1 I 讀 1 I 之 側 面 尺 寸相 較 於 先前技 藝 結 構 為 減 少 0 背 1¾ 1 | 之 1 式 簡 單説 明 /王 意 1 事 1 第 1 - 4圖顯示如上所述之- -般抗熔絲結構的製造; 項 再 第 5 - 8圖顯示根據本發明之抗熔絲結構的製造,即特 --3 裝 I 1 別 的 製 造 9 1 第 5圖顯示依照本發明於熔絲結構之製造第- -步驟, 1 1 其 中 在 基 層上 設 有 一金靥 層 9 1 1 第 6圖偽類似於第5圖 所 示 但 是 更 進 一 步顯 示了 作 了 訂 1 圖 案 之 金 屬並 包 括 有抗熔 絲 材 料 » 1 I 第 7圖像類似於第6圖 所 示 t 但 是 顯 示 了 施加 至該 裝 置 1 I 的 第 二 電 極; 以 及 1 旅 第 8圖偽類似於第7圖 所 示 t 但 是 顯 示 了 以該 裝置 形 成 1 的 接 觸 1 以及 金 m 化層以 接 觸 該 第 一 電 極 〇 1 1 較 伴 育 旅 例之 説 明 ί 現 在 參照 第 5 - 8圖。 1 | 如 第 5圖所示, 舉例而言, 最初開始偽提供- -層二氣 1 I 化 矽 30於 矽製 基 質 (未圖示) 0 例 如 像 是 T i w之金屬4 2 2係 1 1 I 沈 澱 覆 於 二氣 化 矽 30 ,該 金 屬 層 32 之 厚 度 為 例如 1 00C A 0 1 1 而 後 感 光 抗蝕 劑 (未圖示) 像 在 金 屬 層 32 上 作 圖樣 ,且 將 金 1 1 屬 層 32蝕 刻成 第 6圖所示之構造以形成第- -電極33。在移 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公釐) Μ Β7 經濟部中央標準局員工消費合作杜印製 五、' 發明説明( 6 ) 1 1 除 感 光 抗 独 劑 之 後 ,一層 非 結晶 形的 矽 34 (抗熔 絲材料) 像 1 1 1 沈 澱 覆 於 該 産 生 的 結構上 達 厚度 例如 為 1 0 0 0 A 〇 1 1 1 接 下 來 1 如 第 7圖所示, 例如像是T iw之金屬層36偽 沈 I 請 1 澱 覆 於 該 産 生 的 結 構上達 厚 度為 5 0 0 A 〇 接箸其 後,4000 先 閱 1 I 讀 1 | A 厚 之 例 如 為 鋁 之 層38偽 沈 澱覆 於該 τ i w 層 3 6, 而後例如 背 1¾ 1 1 之 1 為 T i w 之 500 A 厚 的 層40偽 沈 澱覆 於該 鋁 層3 8。在施加一 1 事 1 感 光 抗 η 劑 於 T i w層之頂層40並將該感光抗蝕劑 作圖樣之 項 再 填 i 後 » 由 T i w層, A 1層和T i w 層 36 , 38和 40組成的金屬層係 蝕 Ί 裝 I 刻 以 形 成 第 二 電 極 42 〇 頁 n_- 1 1 接 下 來 » 如 第 8圖所示, 中間層電介質4 4 (例如S i 0 2 ) 1 偽 沈 澱 至 厚 度 為 8 0 0 0 A 〇 在 該S i 0 2層 施 加感光抗蝕劑並 將 1 1 感 光 抗 蝕 劑 作 圖 樣 之後, 便 蝕刻 該S i 0 2 層以提供向下穿 通 訂 1 至 層 34的 開 η » 該 層34亦 被 蝕刻 以提 供 穿通至電極33的 開 1 I □ 0 同 時 9 氣 化 物 層44亦 經 蝕刻 以提 供 穿通至電極42的 開 1 1 □ 0 1 一 1 戎 當 移 除 感 光 抗 蝕劑時 1 根據 一般 實 作,鋁質接觸46 , 1 47傷 提 供 至 電 極 33 ,42〇 1 1 參 照 第 8圖, 將可注意到作用如抗熔絲材料 之非結晶 矽 層 34的 一 部 份 % 配置於 電 極33 之頂 表 面33A的 一部份, 1 I 以 及 電 極 33 之 側 表 面 3 3 B 〇 此夕卜, 電極42的一部 份4 2 A偽 沿 1 1 側 表 面 33 B的- -部份但與之相分隔而配置。該層 34的一部 1 1 *1 份 亦 與 氣 化 物 3C 接 觸。第 二 電極 之一 部 份42B偽 沿著第- 1 1 電 極 3: ’之 頂 表 面 33 A之一部份但與之相分隔而配 置。 1 1 此 種 結 構 與 其 製造方 法 提供 許多 優 點。 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨OX 297公釐) A7 B7 五、發明説明(7 ) 首先,如在先前技藝中蝕刻氯化物以曝光電極可完全 經濟部中央標準局負工消费合作社印裝 班 裝面 ί 同 , 不 了, 抗對著 瑕該側χ, γ 故 供外 ,之顯 的 ,的寸米一寸 , 提此 中|£可 中 Β10尺徹 尺 口 法。。31技容 物亦絲面 3 的 開' 方加域域前電 化 面熔側^ΟΤΤΓ綠 之 造增區區先之 氧 表抗之 11Ρ邊 例 製量的之於置 於側該10ins31到 比 之産多絲較裝 生該 ,絲 f 第緣 高 絲生得熔相該 産的份熔FS如邊 寬 熔之小抗域, 之件部抗 於之 高 抗造用之區小 述 元的該r較18有。種製佔效的減 上 。之置 ,彡相矽 沒題此 ,藝有觸的 如加置裝言 D 此形 中問及述技義接域 注增裝該而 U 。晶 構的絲所前定際區 關地該越例帛量結 結圍熔上先在實箸 要著用跨舉5ί産非10本範抗如於 ,9¾ 隨 需顯利伸 αο 生該έΒ在達本 ,較的極 。 不可由延少至的 , 於通見先相到電多 , 量藉向減少高中 由级可首置意U 得 此産 ,側幅 減常置 '4 ,步 , 。裝 注^^小 因生 外會大可非装 1 後屬此點之將料要 。 而此不可Ϊ)持藝有最金因優生如材域 。 I屋 除因 之寸 0〇 維技將 有 多産 絲區低 免。 置尺第時前其 會 許所 熔照降 批衣 訂 ^ 泠 (請先間请-A'-而之注意事項fi-填β本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 7

Claims (1)

  1. 295699 A8 B8 C8 D8 經濟部中央標準局爲工消費合作社印製 六、申請專利範圍 1 I 1 . 一 種 抗 熔 絲 結 構 1 包 括 有 : 1 I 基 底 » 1 1 第 一 導 體 1 在 該 基 底 上 > 定 義 了 頂 表面和側 表面; 請 閱 1 I 抗 熔 絲 材 料 9 在 該 導 體 上 « 配 置 於 至少其頂 表面的- 1 I 讀 1 | 部 份 和 至 少 其 側 表 面 的 一 部 份 1 以 及 背 1 1 之 1 第 二 導 體 * 在 該 抗 熔 絲 材 料 上 〇 注 意 1 事 1 2 .申 請 專 利 範 圍 第 1項之抗熔絲結構, 其中該第二導體 的 項 再- -•fc. 1 1 裝 一 部 份 偽 沿 著 該 表 面 至 少 一 部 份 配 置但與之 相分隔。 -寫 .本 頁 1 3 .申 請 專 利 範 圍 第 1項之抗熔絲結構, 其中該抗熔絲材 料 s_^ 1 I 、.的 一 部 份 % 與 該 基 底 接 觸 0 1 4 .申 請 專 利 範 圍 第 1項之抗熔絲結構, 其中該第二導體 的 1 1 一 部 份 偽 沿 著 該 第 一 導 體 之 頂 表 面 的至少一 部份配置 訂 1 但 與 之 相 分 隔 以 致 重 叠 於 該 第 一 導體一個 範圍。 1 I 5 .申 請 專 利 範 圍 第 4項之結構, 其中該第一導體和第二 導 1 I 體 之 重 叠 係 為 0 . 5徹米或以下。 1 Η 旅 6 .— 種 製 造 抗 熔 絲 結 構 的 方 法 » 包 括 有: 1 提 供 基 底 > 1 1 提 供 導 體 於 該 基 底 上 並 具 有 頂 表 面 及側表面 » i 提 供 抗 熔 絲 材 料 於 該 頂 表 面 的 至 少 一部份以 及該側表 1 1 面 的 至 少 一 部 份 以 及 1 提 供 第 二 導 體 於 該 抗 熔 絲 材 料 上 0 1 1 * I 7 .申 請 專 利 範 圍 第 6項之方法, 尚包活步驟有提供第二 導 1 1 1 體 使 其 一 部 份 % 沿 著 該 側 表 面 之 至 少一部份 配置但與 1 1 之 相 分 隔 0 1 1 本紙浪尺度適用中國國家標準(CNS ) A4規洛(210X297公釐) A8 B8 C8 D8 295699 申請專利範圍 .申請專利範圍第6項之方法,尚包括步驟有提供抗熔絲 材料使其一部份與該基底接觸。 法 方 之 項 第 該 著 第沿 圍 係 範份 利部 專 一 請的 申體 9 導 二 第 該 使 以 驟 步 供 提 尚 配 份 部1 少 至 面 表 頂 之 捿 Αβ 導 隔第 分圍 相範 之利 與專 但請 置申 圍 範 Δε- 個1 逹 澧 ΑΒ 導1 第 該 於 « S S 致 以 第 該 供 提 有 驟 步 括 包 尚 法 方 之 項 抗 該 供 提 有 驟 步 括 包 尚 法 。 方矽 之的 。 項形 屬10晶 金第結 為圍非 體範為 導利料 二 專材 第請絲 和申熔 (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 經濟部中央標準局負工消費合作社印製 9 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210X297公釐)
TW084107803A 1994-11-07 1995-07-28 TW295699B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US33528394A 1994-11-07 1994-11-07

Publications (1)

Publication Number Publication Date
TW295699B true TW295699B (zh) 1997-01-11

Family

ID=23311091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084107803A TW295699B (zh) 1994-11-07 1995-07-28

Country Status (5)

Country Link
US (2) US5756367A (zh)
EP (1) EP0738426A1 (zh)
JP (1) JPH09507968A (zh)
TW (1) TW295699B (zh)
WO (1) WO1996014661A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203123A (en) * 1977-12-12 1980-05-13 Burroughs Corporation Thin film memory device employing amorphous semiconductor materials
US4513303A (en) * 1980-07-08 1985-04-23 International Business Machines Corporation Self-aligned metal field effect transistor integrated circuit
US4670970A (en) * 1985-04-12 1987-06-09 Harris Corporation Method for making a programmable vertical silicide fuse
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
JPS62128556A (ja) * 1985-11-29 1987-06-10 Fujitsu Ltd 半導体装置
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5100827A (en) * 1991-02-27 1992-03-31 At&T Bell Laboratories Buried antifuse
US5233217A (en) * 1991-05-03 1993-08-03 Crosspoint Solutions Plug contact with antifuse
US5120679A (en) * 1991-06-04 1992-06-09 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5208177A (en) * 1992-02-07 1993-05-04 Micron Technology, Inc. Local field enhancement for better programmability of antifuse PROM
EP0564138A1 (en) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Field programmable device
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
JP3256603B2 (ja) * 1993-07-05 2002-02-12 株式会社東芝 半導体装置及びその製造方法
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses

Also Published As

Publication number Publication date
EP0738426A1 (en) 1996-10-23
WO1996014661A1 (en) 1996-05-17
JPH09507968A (ja) 1997-08-12
US6025637A (en) 2000-02-15
US5756367A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
TW199234B (zh)
TW463320B (en) Manufacturing method for semiconductor integrated circuit device
TW413844B (en) Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW385531B (en) A dual damascene process for metal layers and organic intermetal layers
TW392247B (en) Planarization of a non-conformal device layer in semiconductor fabrication
TW518445B (en) Liquid crystal device and method for manufacturing the same
TW295699B (zh)
CN107993956A (zh) 线距标准样片的制备方法
TW406302B (en) Method of fabricating semiconductor substrate
TW200539311A (en) Method utilizing compensation features in semiconductor processing
TW388937B (en) Method for etching platinum
CN101399226B (zh) 形成半导体器件的图案的方法
TW494449B (en) Method for fabricating test piece of transmission electron microscope
TW487982B (en) A method for preparing of semiconductor comprising a process of forming contact hole by using difluoromethane gas
TW405234B (en) Method for manufacturing a polysilicon fuse and the structure of the same
TW383413B (en) Electron beam aperture structure and method for fabricating the same
TW497014B (en) Mask structure and the manufacturing method thereof
TW561534B (en) Dual salicides for integrated circuits
TW436994B (en) Define via in dual damascene process
TW442863B (en) Production of liquid crystal display device
TW499712B (en) Method for fabricating integrated circuit device
TW396431B (en) Method for patterning an insulator film by an electron beam irradiation
TW432623B (en) Layout method for wide metal wire
TW463237B (en) A method for forming micro-pattern of semiconductor devices
TW465050B (en) Method for fabricating resistive load static random access memory device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees