Nothing Special   »   [go: up one dir, main page]

TW202410344A - 開窗型球柵陣列封裝及其製備方法 - Google Patents

開窗型球柵陣列封裝及其製備方法 Download PDF

Info

Publication number
TW202410344A
TW202410344A TW112140578A TW112140578A TW202410344A TW 202410344 A TW202410344 A TW 202410344A TW 112140578 A TW112140578 A TW 112140578A TW 112140578 A TW112140578 A TW 112140578A TW 202410344 A TW202410344 A TW 202410344A
Authority
TW
Taiwan
Prior art keywords
substrate
hole
package
adhesive layer
grid array
Prior art date
Application number
TW112140578A
Other languages
English (en)
Other versions
TWI847897B (zh
Inventor
楊吳德
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202410344A publication Critical patent/TW202410344A/zh
Application granted granted Critical
Publication of TWI847897B publication Critical patent/TWI847897B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H01L2224/33055—Layer connectors having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本揭露提供一種開窗型球柵陣列封裝，包括第一基底、第二基底、封裝本體、第一導電線與第二導電線。第一基底具有第一穿孔。第二基底具有第二穿孔，第二穿孔設置在第一基底的第一穿孔上。封裝本體設置在第一基底的第一穿孔中以及在第二基底的第二穿孔中，其中封裝本體與第二基底的第二穿孔的側壁分隔開。第一導電線沿著第一基底的側表面延伸，並與第一基底以及第二基底電性連接。第二導電線延伸經過第二基底的第二穿孔。封裝本體覆蓋第一導電線。

Description

開窗型球柵陣列封裝及其製備方法
本申請案是2023年1月18日申請之第112102285號申請案的分割案，第112102285號申請案主張2022年8月2日申請之美國正式申請案第17/879,125號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種開窗型球柵陣列封裝及該開窗型球柵陣列封裝的製備方法。特別是有關於一種具有多個基底的開窗型球柵陣列封裝。
在一開窗型球柵陣列封裝中，一基底可在一電子元件上界定出一開窗。可以經由該開窗以執行多個探針測試操作，使用多個探針使在該電子元件上的測試墊進行通電，以評估其電性效能並進行故障分析。
在該電子元件與該基底之間的電性連接可以藉由覆晶接合或導線接合來實現。在該電子元件上的該等導電墊的襯墊間距是根據不同的接合方式而產生變化。
覆晶連接通常太耗時且成本太高，無法達到可接受的生產量。因此，希望經由導線接合將原本設計用覆晶接合的電子元件與一開窗型球柵陣列(WBGA)基底進行連接。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種開窗型球柵陣列封裝，包括第一基底、第二基底、封裝本體、第一導電線與第二導電線。第一基底具有第一穿孔。第二基底具有第二穿孔，第二穿孔設置在第一基底的第一穿孔上。封裝本體設置在第一基底的第一穿孔中以及在第二基底的第二穿孔中，其中封裝本體與第二基底的第二穿孔的側壁分隔開。第一導電線沿著第一基底的側表面延伸，並與第一基底以及第二基底電性連接。第二導電線延伸經過第二基底的第二穿孔。封裝本體覆蓋第一導電線。
本揭露之另一實施例提供一種開窗型球柵陣列(WBGA)封裝的製備方法，該方法包括：提供具有一主動表面的一電子元件；將具有一第一穿孔的一第一基底設置在該電子元件的該主動表面上；將具有一第二穿孔的一第二基底設置在該第一基底的該第一穿孔上；以及形成沿該第一基板的該第一穿孔延伸以電性連接該第一基板與該電子元件的一第一導電線。
根據本揭露的一些實施例，基底(例如一中間基底)用於將原本設計用於覆晶接合的一電子元件經由導線接合而與一WBGA基底電性連接。因此無需重新設計佈線與襯墊間距，即可將該電子元件封裝在一導線接合WBGA封裝中，以適應導線接合WBGA封裝。該電子元件的電路的佈線與襯墊間距可以更加靈活。
此外，該基底可具有一穿孔(或一開窗)，以暴露一測試區，該測試區可包括多個測試墊。可以經由該穿孔以進行多個探針測試操作，使用多個探針對在該電子元件上的該等測試墊進行通電，以評估其電性效能並進行故障分析。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
圖1A是剖視示意圖，例示本揭露一些實施例的開窗型球柵陣列(WBGA)封裝1。開窗型球柵陣列封裝1可包括一WBGA型晶片封裝。如圖1A所示，在一些實施例中，開窗型球柵陣列封裝1可包括基底10、11、一電子元件12以及一封裝本體13。
在一些實施例中，基底10可包括半導體材料，例如矽、鍺、鎵、砷及其組合。在一些實施例中，基底10可包括塑膠材料、陶瓷材料或類似物。
在一些實施例中，基底10可包括一核心層10c以及介電層10d1、10d2，而介電層10d1、10d2設置在核心層10c的相對兩側上。基底10可包括多個互連、電路或佈局線路，例如一或多個通孔10v以及一或多個導電線(或導電跡線)10m。
導電線10m設置在核心層10c上。通孔10v可包括貫穿或橫穿核心層10c以電性連接導電線10m的多個貫穿通孔。導電線10m的一部分可從介電層10d1與10d2暴露，而導電線10m的另一部分可被介電層10d1與10d2所覆蓋。
在一些實施例中，核心層10c可包括預浸料(PP)、味之素增層膜(ABF)或其他合適的材料。在一些實施例中，通孔10v與導電線10m可各自包括導電材料，例如金屬或其他合適的材料。舉例來說，通孔10v與導電線10m可各自包括銅(Cu)、銀(Ag)、鋁(Al)、金(Au)或其合金。在一些實施例中，介電層10d1與10d2可各自包括介電材料，例如阻焊劑或其他合適的材料。
基底10可具有一表面101、一表面102以及側表面103、104，表面102相對表面101設置，側表面103、104在表面101與表面102之間延伸。側表面103可相對側表面104設置。
在一些實施例中，基底10可包括或界定出貫穿或橫穿基底10的一穿孔10h。穿孔10h可在表面101與表面102之間延伸。穿孔10h可包括設置在基底10中心處的一窗口、一開口或一狹槽。在一些實施例中，側表面103可為穿孔10h的一側壁。在一些實施例中，穿孔10h的寬度「w1」可為大約1200μm。
導電線10m的暴露部分可包括多個導電墊，用於提供基底10與基底11之間的電性連接以及基底10與外部電子元件(圖未示)之間的電性連接。
舉例來說，一導電墊10p可界定在基底10的表面101上。從剖視圖來看，導電墊10p可鄰近側表面104設置。導電墊10p可比側表面103而更接近側表面104。導電墊10p可設置在基底10的一周圍上。導電墊10p可經由一導電線10w而與基底11電性連接。
導電線10w可沿著基底10的側表面104延伸。導電線10w可設置在穿孔10h的外側。導電線10w可被封裝本體13所覆蓋或封裝。
導電墊10p亦可藉由基底10的互連而與在基底10的表面101上的一輸入/輸出(I/O端子襯墊(例如一球型襯墊)電性連接。
舉例來說，I/O端子襯墊(例如球型襯墊)可界定在基底10的表面101上。一或多個電性接觸點10e可設置在I/O端子襯墊上。相較於基底10的導電墊10p，I/O端子襯墊可更接近穿孔10h。
電性接觸點10e可電性連接到下面的印刷電路板(PCB)(圖未示)以提供基底10的電性連接，例如I/O連接。舉例來說，電性接觸點10e可包括或電性連接到一接地參考節點(GND)節點、一電源節點(VDD)節點或一電壓節點。在一些實施例中，電性接觸點10e可包括一受控塌陷晶片連接(C4)凸塊、一球柵陣列(BGA)或一接腳柵陣列(LGA)。
基底11可設置在基底10上。基底11可鄰近基底10的表面102設置。
基底11可具有一表面111、一表面112以及側表面113、114，表面112相對表面111設置，側表面113、114在表面111與表面112之間延伸。側表面113可相對側表面114設置。基底11的側表面113可不基底10的側表面103對齊。基底11的側表面114可不與基底10的側表面104對齊。
在一些實施例中，基底11可包括或界定出有貫穿或橫穿基底11的一穿孔11h。穿孔11h可在表面111與表面112之間延伸。穿孔11h可包括設置在基底11中心處的一窗口、一開口或是一狹槽。在一些實施例中，側表面113可為穿孔11h的一側壁。
在一些實施例中，穿孔11h的一寬度「w2」可大於大約1200μm。穿孔11h的寬度w2可大於穿孔10h的寬度w1。
在一些實施例中，穿孔11h與穿孔10h可部分重疊。基底10可具有與穿孔11h重疊的一懸垂結構。從頂視圖來看，懸垂結構可延伸或突出到穿孔11h中。
一導電墊11p1可界定在基底11的表面111上。從剖視圖來看，導電墊11p1可鄰近側表面113。導電墊11p1可比側表面114更接近側表面113。導電墊11p1可鄰近穿孔11h。導電墊11p1可經由一導電線11w而與電子元件12電性連接。
導電線11w可沿著基底11的側表面113延伸。導電線11w延伸經過穿孔11h。
一導電墊11p2可界定在基底11的表面111上。從剖視圖來看，導電墊11p2可鄰近側表面114設置。導電墊11p2可比側表面113更接近側表面114。導電墊11p2可設置在基底11的一周圍上。導電墊11p2可經由導電線10w而與基底10的導電墊10p電性連接。
在一些其他實施例中，基底11可具有二斷開部。舉例來說，基底11的左部分與基底11的右部分可為實體分離。
基底11可類似於基底10。因此，一些詳細的描述可參考上面相對應的段落，為簡潔起見，下文不再重複。
電子元件12可設置在基底11的表面112上。電子元件12可覆蓋穿孔11h的一端。電子元件12的一中心部可面對穿孔11h與穿孔10h或是從穿孔11h與穿孔10h暴露。在一些實施例中，電子元件12的中心部可包括一測試區。舉例來說，一或多個測試墊(圖中未繪示)可設置在電子元件12的中心部上。舉例來說，一或多個測試墊(圖中未繪示)可從穿孔11h與穿孔10h暴露。
在一些實施例中，電子元件12可具有面向基底11的一表面121以及背向基底11的一表面122。表面121可以包括一主動表面並且表面122可包括一背側表面。一或多個導電墊12p可設置在電子元件12的表面121上。在一些實施例中，可包含一或多個測試墊的測試區可設置在導電墊12p內側。舉例來說，導電墊12p可設置在測試墊周圍。
在一些實施例中，導電墊12p的一襯墊間距「w3」可以大於大約1200μm。導電墊12p的襯墊間距w3可大於穿孔10h的寬度w1。導電墊12p的襯墊間距w3可小於穿孔11h的寬度w2。
在一些實施例中，電子元件12可包括一半導體晶粒或一晶片，例如一記憶體晶粒(例如動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒等等)、一訊號處理晶粒(例如應用處理器(AP)、系統上晶片(SoC)、中央處理單元(CPU)、圖形處理單元(GPU)、微處理器等等)、一電源管理晶粒(例如電源管理積體電路(PMIC)晶粒)、一射頻(RF)晶粒、一感測器晶粒、一微機電系統(MEMS)晶粒、一前端晶粒(例如類比前端(AFE)晶粒)或其他主動元件。
基底11可經由一黏著層10g而貼附到基底10的表面102。黏著層10g可設置在基底11與基底10之間。
黏著層10g可覆蓋或接觸基底10的表面102。黏著層10g可覆蓋或接觸基底11的表面111。黏合層10g可設置在導電墊11p1上。導電墊11p2可從黏著層10g暴露。
黏著層10g可設置在穿孔11h內。黏著層10g可覆蓋或接觸基底11的側面113。
在一些實施例中，黏著層10g的一表面可與基底10的側表面104大致上呈共面。在一些實施例中，黏著層10g的一表面可與基底10的側面103大致上呈共面。
電子元件12可經由一黏著層11g而貼附到基底11的表面112。黏著層11g可鄰近穿孔11h。黏著層11g可圍繞穿孔11h。在一些實施例中，黏著層11g的一表面可與穿孔11h的一側壁(例如側表面113)大致上呈共面。在一些實施例中，黏著層11g的一表面與電子元件12的一側表面大致上呈共面。
在一些實施例中，黏著層10g可延伸經過穿孔11h以接觸黏著層11g。在一些實施例中，導電線11w可被黏著層10g覆蓋或封裝。在一些實施例中，黏著層10g可設置在導電墊12p上。在一些實施例中，導電墊12p可被黏著層10g覆蓋或封裝。
在一些實施例中，黏著層10g與11g可各自包括一黏著材料，例如環氧樹脂、一晶粒貼附膜(DAF)、黏著劑或類似物。在一些實施例中，黏著層10g與11g可包括相同的材料。在一些實施例中，黏著層10g與11g可包括不同的材料。
封裝本體13可設置在基底10的表面101的一部分上、覆蓋或接觸基底10的表面101的一部分。舉例來說，封裝本體13可設置在導電墊10p上。電性接觸點10e可從封裝本體13暴露。
封裝本體13可設置在穿孔10h與穿孔11h中。封裝本體13可填滿穿孔10h與穿孔11h。
封裝本體13可覆蓋或接觸穿孔10h的側壁(例如側表面103)。封裝本體13可藉由黏著層10g而與穿孔11h的側壁(例如側表面113)分隔開。舉例來說，封裝本體13可藉由黏著層10g而與穿孔11h的側壁(例如側表面113)分隔開。舉例來說，封裝本體13可藉由黏著層10g而與導電線11w分隔開。
封裝本體13可覆蓋或接觸基底10的側表面104。在一些實施例中，封裝本體13的一側表面134可與基底11的側表面114大致上呈共面。
在一些實施例中，封裝本體13可包括模塑材料，例如酚醛基樹脂、環氧基樹脂、矽基樹脂或其他合適的密封劑。亦可包括合適的填充材料，例如粉狀SiO 2。
如前所述，基底10的穿孔10h的寬度w1可為大約1200μm。因此，具有大於大約1200μm的襯墊間距的電子元件不能經由導線接合而直接連接到基底10。舉例來說，原本設計用於覆晶接合的一電子元件不能經由導線接合而直接連接到基底10。
根據本發明的一些實施例，藉由使用基底(例如中間基底)11，電子元件12可經由導線接合(wire bonding)而與基底10電性連接。因此，電子元件12無需重新設計佈線與襯墊間距即可封裝於導線接合WBGA封裝中，以適應導線接合WBGA封裝。電子元件12的電路的佈線與襯墊間距可更加靈活。
此外，基底11具有穿孔11h，以暴露電子元件12的測試區(及其上的測試墊)。可經由穿孔11h進行多個探針測試操作，利用多個探針對電子元件12上的該等測試墊進行通電，以評估其電性效能並進行故障分析。
圖1B是頂視示意圖，例示本揭露一些實施的WBGA封裝的一部分。在一些實施例中，圖1A中的WBGA封裝1可具有如圖1B所示的頂視圖。
基底10的穿孔10h的寬度w1可為大約1200μm。在一些實施例中，基底11的穿孔11h的寬度w2大約2000μm。基底11的穿孔11h的寬度w2可大於基底10的穿孔10h的寬度w1。
基底10可具有與基底11的穿孔11h重疊的一懸垂結構。從頂視圖來看，該懸垂結構可延伸或突出到基底11的穿孔11h中。
在一些實施例中，基底11的穿孔11h的一長度與基底10的穿孔10h的一長度可大致相等。
在一些實施例中，基底10的穿孔10h具有一卵形、一橢圓形或一類圓形形狀。在一些實施例中，基底10的穿孔10h可具有一曲面。在一些實施例中，基底11的穿孔11h可具有一矩形形狀。在一些實施例中，基底11的穿孔11h可具有直角。
在一些其他實施例中，基底10的穿孔10h與基底11的穿孔11h的形狀、寬度及長度可與上述不同，可依設計需求進行調整。
圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I及圖2J是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的各個階段。為了更好地理解本揭露的方面，已經簡化至少一些圖式。在一些實施例中，圖1A中的WBGA封裝1可藉由以下關於圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I及圖2J所描述的操作來製造。
請參考圖2A，提供一電子元件12。電子元件12可具有一表面121以及一表面122。表面121可包括一主動表面，且表面122可包括一背側表面。一或多個導電墊12p可設置在電子元件12的表面121上。在一些實施例中，可包括一或多個測試墊的測試區可設置在導電墊12p內側。舉例來說，導電墊12p可設置在測試墊周圍。
請參考圖2B，一黏著層11g設置在電子元件12的表面121上。黏著層11g可設置在導電墊12p周圍。黏著層11g可設置在電子元件12的周圍。
請參考圖2C，基底11經由黏著層11g而設置在電子元件12的表面121上。基底11可具有一表面111、一表面112以及的側表面113、114，表面112相對表面111設置，側表面113、114在表面111與表面112之間延伸。側表面113可相對側表面114設置。表面112可接觸黏著層11g。
基底11可包括或界定出貫穿或橫穿基底11的一穿孔11h。穿孔11h在表面111與表面112之間延伸。導電墊12p可從穿孔11h暴露。測試區可從穿孔11h暴露。
基底11可包括導電墊11p1與11p2，其設置在基底11的表面111上。從剖視圖來看，導電墊11p1可鄰近側表面113設置，而導電墊11p2可鄰近側表面114設置。
在一些其他實施例中，基底11可具有二斷開部。舉例來說，基底11的左部分與基底11的右部分可為實體分離。二斷開部可藉由穿孔11h而彼此分開。二斷開部可同時或依序設置在電子元件12的表面121上。
請參考圖2D，導電墊11p1與導電墊12p經由導電線11w而電性連接。導電線11w可沿著基底11的側表面113延伸。導電線11w可延伸經過穿孔11h。
導電線11w的數量並不以此為限。舉例來說，還可形成另一條導電線，以將基底11與電子元件12電性連接。
請參考圖2E，一黏著層10g設置在基底11的表面111上。黏著層10g可設置在基底11的側表面113上。黏著層10g可設置在穿孔11h中。黏著層10g可封裝或覆蓋導電線11w。黏著層10g可封裝或覆蓋在電子元件12上的導電墊12p。測試區可從黏合層10g暴露。測試區可不被黏合層10g所覆蓋。
請參考圖2F，一基底10經由黏著層10g而設置在基底11的表面111上。基底10可具有一表面101、一表面102、以及側表面103、104，表面102相對表面101設置，側表面103、104在表面101與表面102之間延伸。側表面103可相對側表面104設置。表面102可接觸黏著層10g。
在一些實施例中，基底10可包括或界定出貫穿或橫穿基底10的穿孔10h。穿孔10h可在表面101與表面102之間延伸。穿孔10h可與穿孔11h至少部分地重疊。測試區可從穿孔10h暴露。測試區可不被基底10所覆蓋。
基底10可包括一導電墊10p，其設置在基底10的表面101上。從剖視圖來看，導電墊10p可鄰近側表面104設置。
請參考圖2G，導電墊11p2與導電墊10p經由導電線10w而電性連接。導電線10w可沿著基底10的側表面104延伸。
導電線10w的數量並不以此為限。舉例來說，還可形成另一條導電線，以將基底11與基底10電性連接。
請參考圖2H，封裝本體13設置在穿孔10h與穿孔11h中。封裝本體13可覆蓋或封裝導電線10w。封裝本體13可覆蓋或封裝電子元件12。在一些實施例中，封裝本體13的製作技術可包含一模製技術，例如轉移模製或壓縮模製。
可移除封裝本體13在基底10的表面101上的一部分，以形成一開口13h1而暴露基底10的I/O端子襯墊(例如一球型襯墊)。
請參考圖2I，一或多個電性接觸點10e可設置在基底10的I/O端子襯墊上。電性接觸點10e可電性連接到下面的一PCB(圖未示)以提供基底10的電性連接，例如I/O連接。舉例來說，電性接觸點10e可包括或電性連接到一GND節點、一VDD節點或一電壓節點。在一些實施例中，形成電性接觸點10e的操作可在形成封裝本體13的操作之前進行。
請參考圖2J，可移除封裝本體13的一部分以形成一開口13h2而暴露電子元件12的一測試區(及其上的測試墊)。開口13h2可暴露穿孔11h。開口13h2可與圖2I中的基底10的穿孔10h對齊。開口13h2的製作技術可包含移除圖2I中封裝本體13在基底10的穿孔10h中的一部分。然後，可以移除封裝本體13被黏著層10g所圍繞的一部分。
可經由開口13h2(或經由穿孔11h)進行多個探針測試操作，利用多個探針對電子元件12上的該等測試墊進行通電，以評估其電性效能並進行故障分析。
圖3是流程示意圖，例示本揭露一些實施例的WBGA封裝的製備方法30。
步驟或操作S31是提供具有一主動表面的一電子元件。舉例來說，如圖2A所示，提供具有一表面121的一電子元件12。
步驟或操作S32是將具有一第一穿孔的一第一基底設置在該電子元件的該主動表面上。舉例來說，如圖2C所示，一基底11設置在電子元件12的表面121上。基底11可包括或界定出一穿孔11h。
步驟或操作S33是形成一第一導電線以延伸經過該第一基底的該第一穿孔並與該第一基底以及該電子元件電性連接。舉例來說，如圖2D所示，導電墊11p1與導電墊12p經由一導電線11w而電性連接。導電線11w可延伸經過穿孔11h。
步驟或操作S34是將一黏著層設置在該第一基底的該第一穿孔中，並覆蓋該的一導電線。舉例來說，如圖2F所示，一黏著層10g設置在穿孔11h中。黏著層10g可封裝或覆蓋導電線11w。
步驟或操作S35是將具有一第二穿孔的一第二基底設置在該第一基底的該第一穿孔上。舉例來說，如圖2F所示，一基底10設置在基底11的表面111上。基底10可包括或界定出貫穿或橫穿經過基底10的一穿孔10h。穿孔10h可與穿孔11h至少部分的重疊。
步驟或操作S36是形成一第二導電線以沿著該第一基底的一側表面延伸，並與該第一基底以及該第二基底電性連接。舉例來說，如圖2G所示，導電墊11p2與導電墊10p經由一導電線10w而電性連接。導電線10w可沿著基底10的側表面104延伸。
步驟或操作S37是將一封裝本體設置在該第一基底的該第一穿孔中以及在該第二基底的該第二穿孔中。舉例來說，如圖2H所示，一封裝本體13設置在穿孔10h中以及在穿孔11h中。
本揭露之一實施例提供一種開窗型球柵陣列(WBGA)封裝，包括第一基底、第二基底、封裝本體、第一導電線與第二導電線。第一基底具有第一穿孔。第二基底具有第二穿孔，第二穿孔設置在第一基底的第一穿孔上。封裝本體設置在第一基底的第一穿孔中以及在第二基底的第二穿孔中，其中封裝本體與第二基底的第二穿孔的側壁分隔開。第一導電線沿著第一基底的側表面延伸，並與第一基底以及第二基底電性連接。第二導電線延伸經過第二基底的第二穿孔。封裝本體覆蓋第一導電線。
本揭露之另一實施例提供一種開窗型球柵陣列(WBGA)封裝的製備方法，該方法包括：提供具有一主動表面的一電子元件；將具有一第一穿孔的一第一基底設置在該電子元件的該主動表面上；將具有一第二穿孔的一第二基底設置在該第一基底的該第一穿孔上；以及形成沿該第一基板的該第一穿孔延伸以電性連接該第一基板與該電子元件的一第一導電線。
根據本揭露的一些實施例，基底(例如一中間基底)用於將原本設計用於覆晶接合的一電子元件經由導線接合而與一WBGA基底電性連接。因此無需重新設計佈線與襯墊間距，即可將該電子元件封裝在一導線接合WBGA封裝中，以適應導線接合WBGA封裝。該電子元件的電路的佈線與襯墊間距可以更加靈活。
此外，該基底可具有一穿孔(或一開窗)，以暴露一測試區，該測試區可包括多個測試墊。可以經由該穿孔以進行多個探針測試操作，使用多個探針對在該電子元件上的該等測試墊進行通電，以評估其電性效能並進行故障分析。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
1:開窗型球柵陣列封裝 10:基底 10c:核心層 10d1:介電層 10d2:介電層 10e:電性接觸點 10g:黏著層 10h:穿孔 10m:導電線 10p:導電墊 10v:通孔 10w:導電線 11:基底 11g:黏著層 11h:穿孔 11p1:導電墊 11p2:導電墊 11w:導電線 12:電子元件 12p:導電墊 13:封裝本體 13h1:開口 13h2:開口 30:製備方法 101:表面 102:表面 103:側表面 104:側表面 111:表面 112:表面 113:側表面 114:側表面 121:表面 122:表面 134:側表面 S31:步驟 S32:步驟 S33:步驟 S34步驟 S35:步驟 S36:步驟 S37:步驟 w1:寬度 w2:寬度 w3:襯墊間距
藉由參考詳細描述以及申請專利範圍而可以獲得對本揭露更完整的理解。本揭露還應理解為與圖式的元件編號相關聯，而圖式的元件編號在整個描述中代表類似的元件。 圖1A是剖視示意圖，例示本揭露一些實施例的WBGA封裝。 圖1B是頂視示意圖，例示本揭露一些實施的WBGA封裝的一部分。 圖2A是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2B是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2C是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2D是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2E是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2F是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2G是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2H是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2I是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖2J是剖視示意圖，例示本揭露一些實施例的WBGA封裝的製備方法的一或多個階段。 圖3是流程示意圖，例示本揭露一些實施例的WBGA封裝的製備方法。
1:開窗型球柵陣列封裝
10:基底
10c:核心層
10d1:介電層
10d2:介電層
10e:電性接觸點
10g:黏著層
10h:穿孔
10m:導電線
10p:導電墊
10v:通孔
10w:導電線
11:基底
11g:黏著層
11h:穿孔
11p1:導電墊
11p2:導電墊
11w:導電線
12:電子元件
12p:導電墊
13:封裝本體
101:表面
102:表面
103:側表面
104:側表面
111:表面
112:表面
113:側表面
114:側表面
121:表面
122:表面
134:側表面
w1:寬度
w2:寬度
w3:襯墊間距

Claims (13)

  1. 一種開窗型球柵陣列(WBGA)封裝，包括： 一第一基底，具有一第一穿孔； 一第二基底，具有一第二穿孔，該第二穿孔設置在該第一基底的該第一穿孔上； 一封裝本體，設置在該第一基底的該第一穿孔中以及在該第二基底的該第二穿孔中，其中該封裝本體與該第二基底的該第二穿孔的一側壁分隔開； 一第一導電線，沿著該第一基底的一側表面延伸，並與該第一基底以及該第二基底電性連接；以及 一第二導電線，延伸經過該第二基底的該第二穿孔， 其中該封裝本體覆蓋該第一導電線。
  2. 如請求項1所述之開窗型球柵陣列封裝，其中該封裝本體的一側表面與該第二基底的一側表面大致呈共面。
  3. 如請求項2所述之開窗型球柵陣列封裝，其中該第二基底的該側表面相對該第二基底的該第二穿孔的該側壁設置。
  4. 如請求項1所述之開窗型球柵陣列封裝，其中該封裝本體接觸該第一基底的該第一穿孔的一側壁。
  5. 如請求項4所述之開窗型球柵陣列封裝，其中該封裝本體接觸該第一基底的該側表面，而該第一基底的該側表面與該第一基底的該第一穿孔的該側壁相對設置。
  6. 如請求項1所述之開窗型球柵陣列封裝，還包括： 一第一黏著層，設置在該第一基底與該第二基底之間，並覆蓋該第二導電線。
  7. 如請求項6所述之開窗型球柵陣列封裝，該第一黏著層接觸該第二基底的該第二穿孔的該側壁。
  8. 如請求項6所述之開窗型球柵陣列封裝，還包括： 一第二黏著層，設置在該第二基底之上， 其中該第一黏著層沿該第二基底的該第二穿孔延伸以接觸該第二黏著層。
  9. 一種開窗型球柵陣列封裝的製備方法，包括： 提供具有一主動表面的一電子元件； 將具有一第一穿孔的一第一基底設置在該電子元件的該主動表面上； 將具有一第二穿孔的一第二基底設置在該第一基底的該第一穿孔上；以及 形成沿該第一基板的該第一穿孔延伸以電性連接該第一基板與該電子元件的一第一導電線。
  10. 如請求項9所述之製備方法，還包括： 將一第一黏著層設置在該第一基板的該第一穿孔中，並覆蓋該地一導電線。
  11. 如請求項9所述之製備方法，還包括： 形成沿該第二基板的一側表面延伸且電性連接該第一基板與該第二基板的一第二導電線。
  12. 如請求項9所述之製備方法，還包括： 將一封裝本體設置在該第一基底的該第一穿孔與該第二基底的該該第二穿孔中。
  13. 如請求項12所述之製備方法，還包括： 在開封裝本體中形成一開口以暴露該電子電子元件的該主動表面。
TW112140578A 2022-08-02 2023-01-18 開窗型球柵陣列封裝及其製備方法 TWI847897B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/879,125 2022-08-02
US17/879,125 US20240047331A1 (en) 2022-08-02 2022-08-02 Window ball grid array (wbga) package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TW202410344A true TW202410344A (zh) 2024-03-01
TWI847897B TWI847897B (zh) 2024-07-01

Family

ID=89681547

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112140578A TWI847897B (zh) 2022-08-02 2023-01-18 開窗型球柵陣列封裝及其製備方法
TW112102285A TWI833558B (zh) 2022-08-02 2023-01-18 開窗型球柵陣列封裝及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112102285A TWI833558B (zh) 2022-08-02 2023-01-18 開窗型球柵陣列封裝及其製備方法

Country Status (3)

Country Link
US (2) US20240047331A1 (zh)
CN (2) CN117524997A (zh)
TW (2) TWI847897B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547981A (zh) * 2021-06-30 2022-12-30 联发科技股份有限公司 半导体封装结构

Also Published As

Publication number Publication date
CN117497517A (zh) 2024-02-02
US20240047331A1 (en) 2024-02-08
TW202407914A (zh) 2024-02-16
TWI833558B (zh) 2024-02-21
TWI847897B (zh) 2024-07-01
CN117524997A (zh) 2024-02-06
US20240047333A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US10796970B2 (en) Method for fabricating electronic package
TWI437683B (zh) 具有穿透本體之傳導通孔的已封裝的積體電路裝置及其製造方法
KR101120122B1 (ko) 제 2 기판을 포함하며 상부면 및 하부면에서 노출된 기판표면들을 갖는 반도체 패키지
US8174105B2 (en) Stacked semiconductor package having discrete components
US20110209908A1 (en) Conductor package structure and method of the same
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
TWI497645B (zh) 半導體封裝件及其製法
KR102073956B1 (ko) 팬-아웃 반도체 패키지
JP2007158331A (ja) 半導体デバイスのパッケージング方法
KR20020043188A (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
KR20020043435A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101059629B1 (ko) 반도체 패키지 제조방법
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR20190139491A (ko) 반도체 패키지 및 그 제조 방법
US10896877B1 (en) System in package with double side mounted board
US20040150099A1 (en) Cavity down MCM package
TWI847897B (zh) 開窗型球柵陣列封裝及其製備方法
TWI825828B (zh) 窗型球柵陣列(wbga)封裝的製備方法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
TWI585869B (zh) 半導體封裝結構及其製法
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
TW202427712A (zh) 包括至少兩個電子組件的封裝結構
JP2004031561A (ja) 半導体装置およびその製造方法
CN118116908A (zh) 封装结构
CN117038486A (zh) 窗型球栅阵列(wbga)封装的制备方法