Nothing Special   »   [go: up one dir, main page]

TW202418504A - 窗型球柵陣列封裝結構 - Google Patents

窗型球柵陣列封裝結構 Download PDF

Info

Publication number
TW202418504A
TW202418504A TW112117528A TW112117528A TW202418504A TW 202418504 A TW202418504 A TW 202418504A TW 112117528 A TW112117528 A TW 112117528A TW 112117528 A TW112117528 A TW 112117528A TW 202418504 A TW202418504 A TW 202418504A
Authority
TW
Taiwan
Prior art keywords
substrate
circuit layer
patterned circuit
electronic component
hole
Prior art date
Application number
TW112117528A
Other languages
English (en)
Inventor
楊吳德
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202418504A publication Critical patent/TW202418504A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本揭露提供一種封裝結構及其製備方法。該封裝結構包括一基板和一電子組件。該基板包括一圖案化電路層並定義一穿孔。該圖案化電路層的一延伸部分沿著該穿孔的一側壁延伸。該電子組件具有位於該基板的該穿孔之上的一主動表面。該電子組件的該主動表面透過該穿孔中的該圖案化電路層的該延伸部分電性連接至該基板的該圖案化電路層。

Description

窗型球柵陣列封裝結構
本申請案主張美國第17/973,641號專利申請案之優先權（即優先權日為「2022年10月26日」），其內容以全文引用之方式併入本文中。
本揭露係關於一種封裝結構。特別是關於一種窗型球柵陣列（WBGA）封裝結構。
在WBGA封裝中，基板可以在電子組件之上定義一窗口。 電子組件可透過打線接合（wire-bonding）製程電性連接至基板。亦即，電子組件與基板之間的電性連接可透過基板窗口中的金接合線來實現。這種打線接合製程的優點是成本低。然而，這種WBGA封裝無法傳輸高頻訊號。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不形成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一方面提供一種封裝結構。該封裝結構包括一基板和一電子組件。該基板包括一圖案化電路層並定義一穿孔。該圖案化電路層的一延伸部分沿著該穿孔的一側壁延伸。該電子組件具有位於該基板的該穿孔之上的一主動表面。該電子組件的該主動表面透過該穿孔中的該圖案化電路層的該延伸部分電性連接至該基板的該圖案化電路層。
本揭露的另一方面提供一種封裝結構。該封裝結構包括一基板和一電子組件。該基板包括一圖案化電路層並定義一穿孔。該電子組件相應於該基板的該穿孔設置。該圖案化電路層的一部分彎折以延伸穿過該穿孔並連接該電子組件。
本揭露的另一方面提供一種封裝結構的製備方法。該方法包括：提供一基板，其具有一第一表面和相對該第一表面的一第二表面，其中該基板包括一圖案化電路層並定義一穿孔，該圖案化電路層鄰近於該基板的該第二表面設置，且該圖案化電路層的一延伸部分延伸至相應於該穿孔的一位置；設置一電子組件於該基板的該第一表面上；以及按壓該圖案化電路層的該延伸部分的端部以接觸該電子組件。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。形成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下使用特定語言描述圖式中所示本揭露的實施例或示例。應理解的是，於此並不意圖限制本揭露的範圍。所述實施例的任何改變或修改，以及本文中所述原則的任何進一步應用，對於與本揭露相關之本技術領域具有通常知識者來說，都被視為是會正常發生的。在所有實施例中可以重複使用參照符號，但這不一定意味著一實施例的部件適用於另一實施例，即使它們使用相同的參照符號。
應理解的是，儘管本文可以使用第一、第二、第三等用詞來描述各種元件、組件、區域、層、或部分，但是這些元件、組件、區域、層、或部分不受限於這些用詞。相反地，這些用詞僅用於區分一個元件、組件、區域、層、或部分與另一元件、組件、區域、層、或部分。因此，在不悖離本揭露概念教示的情況下，以下所討論的第一元件、組件、區域、層、或部分可以被稱為第二元件、組件、區域、層、或部分。
在此使用的用詞僅出於描述特定示例實施例的目的，且不用於限制本揭露之概念。如本文所使用的，除非上下文另外明確指出，單數形式的“一（a/an）”和“該”也包括複數形式。應理解的是，用詞“包括（comprises）”和“包含（comprising）”在本說明書中使用時指出所述之部件、整數、步驟、操作、元件、或構件的存在，但不排除一或複數個部件、整數、步驟、操作、元件、構件、或前述之組合的存在或增加。
圖1A例示本揭露一些實施例之封裝結構1的剖面示意圖。封裝結構1可以是窗型球柵陣列（WBGA）封裝。如圖1A所示，在一些實施例中，封裝結構1可以包括基板2、電子組件3、封裝體5、和複數個外部連接件6。
在一些實施例中，基板2可以包括半導體材料像是矽、鍺、鎵、砷、及前述之組合。在一些實施例中，基板2可以包括有機材料、玻璃、陶瓷材料、或其類似材料。例如，基板2可以由固化光成像介電質 （photoimageable dielectric; PID）材料組成，像是包括光起始劑的環氧樹脂或聚醯亞胺（PI）。例如，基板2可以包括均質材料。例如，基板2的材料可以包括環氧類FR5、FR4、雙馬來醯亞胺三嗪（Bismaleimide triazine; BT）、印刷電路板（PCB）材料、預浸體（PP）、味之素積層膜（Ajinomoto build-up film; ABF）、或其他合適的材料。
基板2可以具有第一表面21（例如，頂表面）、第二表面22（例如，底表面）和側表面23。第二表面22（例如，底表面）可以與第一表面21（例如，頂表面）相對。側表面23可以延伸於第一表面21（例如，頂表面）和第二表面22（例如，底表面）之間。基板2可以定義延伸穿過基板2的穿孔24。因此，穿孔24的側壁241可以延伸於第一表面21（例如，頂表面）和第二表面22（例如，底表面）之間。
基板2可以包括一圖案化電路層4，其鄰近於基板2的第二表面22（例如，底表面）設置。圖案化電路層4可以爲扇出電路層或重分佈層（redistribution layer; RDL）。圖案化電路層4可設置於基板2的第二表面22（例如，底表面）上。或者，圖案化電路層4可以內埋於基板2中。
圖案化電路層4可以包括複數條導電跡線（conductive traces）41及複數個接合墊42。每一條跡線41可連接至相應的接合墊42。每一個接合墊42可以為一輸入/輸出（I/O）終端墊（像是球墊）。圖案化電路層4的材料可以包括銅（Cu）、銀（Ag）、鋁（Al）、金（Au）、或前述之合金。例如，圖案化電路層4可以由銅箔的金屬箔形成或圖案化。因此，可透過蝕刻製程同時一體形成導電跡線41和接合墊42。
導電跡線41可以包括主要部分411和延伸部分412。主要部分411可連接至接合墊42。圖案化電路層4的導電跡線41的延伸部分412和圖案化電路層41可以在同一層。或者，圖案化電路層4的導電跡線41的延伸部分412與圖案化電路層4可以一體形成。延伸部分412可設置於基板2的穿孔24內。如圖1A所示，圖案化電路層4的延伸部分412可以沿著基板2的穿孔24的側壁241延伸。此外，圖案化電路層4的延伸部分412可彎折以延伸穿過穿孔24並且與電子組件3物理性連接及電性連接。圖案化電路層4的導電跡線41的延伸部分412的長度L1（圖3A）可以大於基板2的厚度T（圖1A）。圖案化電路層4的導電跡線41的延伸部分412的長度L1（圖3A）可以小於基板2的穿孔24的寬度W（圖3A）的二分之一。
在一些實施例中，基板2可以只包括一個圖案化電路層4。因此，鄰近於基板2的第一表面21（例如，頂表面）或基板2的第一表面21（例如，頂表面）上可以沒有額外的電路層設置。此外，基板2內可以沒有內部（或垂直）電性連接（或電性路徑）。可以沒有內部（或垂直）導電通孔（via）內埋於基板2中。因此，基板2的第一表面21和基板2的第二表面22之間可以沒有電性連接。
在一些實施例中，電子組件3可以包括半導體晶粒或晶片，像是記憶體晶粒（例如，動態隨機存取記憶體（dynamic random access memory; DRAM）晶粒、靜態隨機存取記憶體（static random access memory; SRAM）晶粒等）、訊號處理晶粒（例如，數位訊號處理（digital signal processing; DSP）晶粒）、邏輯晶粒（例如，應用處理器（AP）、單晶片系統（system-on-a-chip; SoC）、中央處理單元（CPU）、圖形處理單元（GPU）、微控制器等）、電源管理晶粒（例如，電源管理積體電路（power management integrated circuit; PMIC）晶粒）、射頻（RF）晶粒、傳感器晶粒、微機電系統（micro-electro-mechanical-system; MEMS）晶粒、前端晶粒（例如，類比前端（analog front-end; AFE）晶粒）、或其他主動組件。
電子組件3可設置於基板2的第一表面21之上，並且可以貼附至基板2的第一表面21。電子組件3可相應於基板的穿孔24設置。電子組件3可以具有主動表面32（例如，第二表面或底表面）及背側表面31（例如，第一表面或頂表面）。主動表面32（例如，第二表面或底表面）可以面向基板2。背側表面31（例如，第一表面或頂表面）可以與主動表面32相對並且可以背向基板2。
電子組件3的主動表面32可以具有第一部分321和第二部分322。電子組件3的主動表面32的第二部分322可以圍繞電子組件3的主動表面32的第一部分321。電子組件3的主動表面32的第一部分321可設置於基板2的穿孔24之上，並可暴露於基板2的穿孔24中。電子組件3的主動表面32的第二部分322可透過黏附層12黏附至基板2的第一表面21。在一些實施例中，黏附層12可以包括黏附材料，像是環氧樹脂、晶粒貼附膜（die attach film; DAF）、膠水、或其類似材料。
電子組件3可以包括至少一凸塊33，其鄰近於電子組件3的主動表面32設置。圖案化電路層4的導電跡線41的延伸部分412可連接至電子組件3的凸塊33。如此一來，電子組件3的主動表面32可透過穿孔中的圖案化電路層4的導電跡線41的延伸部分412電性連接至基板2的圖案化電路層4。如圖1A所示，電子組件3可以只透過圖案化電路層4的彎折部分（例如，導電跡線41的延伸部分412）電性連接至圖案化電路層4。電子組件3與基板2的第一表面21之間可以沒有電性連接。
在一些實施例中，封裝體5可以包括造模（molding material），像是酚醛清漆基（Novolac-based）樹脂、環氧樹脂基樹脂、矽氧基（silicone-based）樹脂、或另一種合適的密封劑。合適的填料也可以包括像是粉狀SiO 2。封裝體5可以包括同時一體形成的第一部分52和第二部分54。第一部分52可設置於基板2的第一表面21上，且可以包封（encapsulate）電子組件3。第二部分54可設置於基板2的穿孔24中，且可以包封圖案化電路層4的導電跡線41的延伸部分412。此外，封裝體5的第二部分54可以接觸電子組件3的主動表面32的第一部分321。因此，封裝體5可以包封圖案化電路層4的彎折部分（例如，導電跡線41的延伸部分412）和電子組件3。
外部連接件6可設置於圖案化電路層4的接合墊42上以提供基板2的電性連接，例如I/O連接。舉例而言，外部連接件6可以包括或可電性連接至接地參考節點（ground reference node; GND） 節點、電源節點（electrical power node; VDD） 節點、電壓節點、或訊號節點。在一些實施例中，外部連接件6可以包括受控塌陷晶片連接（controlled collapse chip connection; C4）凸塊、球柵陣列（ball grid array; BGA）、或地柵陣列（land grid array; LGA）。
在圖1A所示的實施例中，基板2可以只包括一個圖案化電路層4。因此，可降低基板2的成本。另外，由於圖案化電路層4的導電跡線41的延伸部分412與圖案化電路層4可以在同一層，因此導電跡線41（包括延伸部分412）與接合墊42之間可以不存在界面。從而，封裝結構1可用於傳輸高頻訊號，像是8000 GHz數據速率。此外，可以簡化封裝結構1的製作製程，並降低封裝結構1的製作成本。
圖1B為根據本發明一些實施例的封裝結構1a的剖面示意圖。除了基板2a的結構以外，封裝結構1a可以與圖1A的封裝結構1類似。基板2a更可以包括介電層26，像是銲料光阻層（solder resist layer）。介電層26可覆蓋圖案化電路層4，且可定義出複數個開口以暴露出接合墊42。如圖1B所示，圖案化電路層4可內埋於基板2a中。
圖2到圖18根據本揭露的一些實施例顯示封裝結構的製備方法的各階段。這些圖式中的至少一些已經過簡化以更佳地理解本揭露的各方面。在一些實施例中，可透過以下關於圖2到圖18所描述的操作來製備圖1A中的封裝結構1。
參照圖2，可提供基板2’。基板2’可以包括半導體材料，像是矽、鍺、鎵、砷、及前述之組合。在一些實施例中，基板2’可以包括有機材料、玻璃、陶瓷材料、或其類似材料。例如，基板2’可以由固化顯影型介電質（photoimageable dielectric; PID）材料製成，像是環氧樹脂或包括光起始劑的聚醯亞胺（PI）。例如，基板2’可以包括均質材料。例如，基板2’的材料可以包括環氧類FR5、FR4、雙馬來醯亞胺三嗪（BT）、印刷電路板（PCB）材料、預浸體（PP）、味之素積層膜（ABF）、或其他合適的材料。
基板2’可以具有第一表面21（例如，頂表面）和第二表面22（例如，底表面）。第二表面22（例如，底表面）可以與第一表面21（例如，頂表面）相對。基板2’可以具有厚度T。基板2’可以包括一金屬箔40，像是基板2’的第二表面22（例如，底表面）上的銅箔。金屬箔40可以黏附或貼附至基板2’的第二表面22（例如，底表面）。或者，金屬箔40可提供於基板2’的第二表面22（例如，底表面）上。在一些實施例中，基板2’可以只包括一金屬箔40。因此，基板2’可以是單面基板或單面覆銅基板或單面銅箔基板。單面基板2’的成本可以低於包括分別設置於其頂表面和底表面的兩層金屬箔的雙面基板的成本。
參照圖3A和圖4，其中圖4顯示沿著圖3A的A-A線所繪製的剖面圖，可以對基板2’的第二表面22上的金屬箔40進行圖案化以形成一圖案化電路層4。圖案化製程可以包括：設置一圖案化罩幕於金屬箔40上，然後蝕刻從圖案化罩幕所暴露出來的一部分金屬箔40。因此，可透過蝕刻而不是電鍍來形成圖案化電路層4。這種圖案化製程的製造成本得以降低。
基板2’可以具有相應於圖1A的穿孔24的預定區域28。圖案化電路層4可以為扇出電路層或重分佈層（RDL）。圖案化電路層4可設置於基板2’的第二表面22（例如，底表面）上。或者，圖案化電路層4可內埋於基板2’中。圖案化電路層4可以包括複數條導電跡線41及複數個接合墊42。每一條跡線41可連接至相應的接合墊42。每一個接合墊42可以爲一輸入/輸出（I/O）終端墊（像是球墊）。圖案化電路層4的材料可以包括銅（Cu）、銀（Ag）、鋁（Al）、金（Au）、或前述之合金。可透過圖案化製程的蝕刻階段同時一體形成導電跡線41和接合墊42。
導電跡線41可以包括主要部分411和延伸部分412。主要部分411可連接至接合墊42。圖案化電路層4的導電跡線41的延伸部分412和圖案化電路層4可以在同一層。延伸部分412可設置於基板2’的預定區域28中。圖案化電路層4的導電跡線41的延伸部分412的長度L1可以大於基板2’的厚度T。圖案化電路層4的導電跡線41的延伸部分412的長度L1可以小於基板2’的預定區域28的寬度W的二分之一。
延伸部分412的延伸方向可以與相對延伸部分的延伸方向實質上對齊。因此，延伸部分412的端面可面對相對延伸部分的端面。例如，如圖3A所示，右下延伸部分412的延伸方向可以與左下延伸部分412的延伸方向實質上對齊。因此，右下延伸部分412的端面可面對左下延伸部分412的端面。
圖3B根據本揭露的一些實施例顯示基板2’’的仰視示意圖。除了圖案化電路層4a的導電跡線41的延伸部分412的位置，基板2’’可以與圖3A的基板2’類似。延伸部分412的延伸方向可以不與相對延伸部分的延伸方向實質上對齊。因此，延伸部分412的端面可以不面對相對延伸部分的端面。例如，如圖3B所示，右下延伸部分412的延伸方向可與左下延伸部分412的延伸方向錯位。因此，右下延伸部分412的端面可以不面對左下延伸部分412的端面。此外，圖案化電路層4a的導電跡線41的延伸部分412的長度L2可以大於基板2’’的預定區域28的寬度W的二分之一。
參照圖5，顯示圖4的基板2’的俯視圖。基板2’的第一表面21（例如，頂表面）上可以沒有圖案化電路層或導電金屬層。
參照圖6，可透過例如銑削（milling）或蝕刻從第一表面21（例如，頂表面）移除預定區域28中的部分基板2’，從而形成空腔24a。空腔24a可以從第一表面21（例如，頂表面）凹陷，並且可以不延伸穿過基板2’。空腔24a的尺寸可相應於預定區域28的尺寸。空腔24a可以具有側壁241。同時，可以保留基板2’的一小部分29以保護圖案化電路層4的導電跡線41的延伸部分412。一小部分29的頂表面可以是空腔24a的底壁。
參照圖7和圖8，其中圖8顯示圖7的仰視圖，可透過例如雷射移除基板2’的一小部分29以形成穿孔24。穿孔24可以延伸穿過基板2’。因此，穿孔24的側壁241可以在第一表面21（例如，頂表面）和第二表面22（例如，底表面）之間延伸。圖案化電路層4的導電跡線41的延伸部分412可相應於基板2’的穿孔24設置。因此，圖案化電路層4的導電跡線41的延伸部分412可從基板2’的穿孔24暴露出來。圖案化電路層4的導電跡線41的延伸部分412的長度L1可以小於基板2’的穿孔24的寬度W的二分之一。
在一些實施例中，基板2’的穿孔24可形成於單一階段中。也就是說，可將一部分的基板2’從基板2’的第一表面21移除，以形成穿孔24並暴露出圖案化電路層4的延伸部分412。
同時，基板2’可以包括圖案化電路層4且可定義出穿孔24。圖案化電路層4可鄰近於基板2’的第二表面22設置。圖案化電路層4的延伸部分412可以延伸至相應於穿孔24的位置。
參照圖9，可提供電子組件3。電子組件3可以包括半導體晶粒或晶片，像是記憶體晶粒（例如，動態隨機存取記憶體（DRAM）晶粒、靜態隨機存取記憶體（SRAM）晶粒等）、訊號處理晶粒（例如，數位訊號處理（DSP）晶粒）、邏輯晶粒（例如，應用處理器（AP）、單晶片系統（SoC）、中央處理單元（CPU）、圖形處理單元（GPU）、微控制器等）、電源管理晶粒（例如，電源管理積體電路（PMIC）晶粒）、射頻（RF）晶粒、傳感器晶粒、微機電系統（MEMS）晶粒、前端晶粒（例如，類比前端（AFE）晶粒）、或其他主動組件。
電子組件3可以具有主動表面32（例如，第二表面或底表面）和背側表面31（例如，第一表面或頂表面）。背側表面31（例如，第一表面或頂表面）可以與主動表面32（例如，第二表面或底表面）相對。電子組件3的主動表面32可以具有第一部分321和第二部分322。電子組件3的主動表面32的第二部分322可以圍繞電子組件3的主動表面32的第一部分321。電子組件3可以包括至少一凸塊33，其鄰近於電子組件3的主動表面32設置。凸塊33可設置於電子組件3的主動表面32的第一部分321上。
參照圖10，可形成或設置黏附層12於電子組件3的主動表面32的第二部分322上。在一些實施例中，黏附層12可以包括黏合材料，像是環氧樹脂、晶粒貼附膜（DAF）、膠水、或其類似材料。黏附層12可設置於凸塊33周圍。黏附層12可以位於電子組件3的外圍。
參照圖11，電子組件3可設置於基板2’的第一表面21上。或者，電子組件3可設置於基板2’的第一表面21之上，並且可以貼附至基板2’的第一表面21。電子組件3的主動表面32的第二部分322可透過黏附層12黏附至基板2’的第一表面21。電子組件3可相應於基板2’的穿孔24設置。電子組件3的主動表面32（例如，第二表面或底表面）可面對基板2’。電子組件3的背側表面31（例如，第一表面或頂表面）可以背向基板2’。
電子組件3的主動表面32的第一部分321可設置於基板2’的穿孔24之上，並且可暴露於基板2’的穿孔24中。因此，基板2’的穿孔24可位於圖案化電路層4的導電跡線41的延伸部分412與電子組件3的凸塊33之間。
如圖12所示，可提供壓頭72以接觸圖案化電路層4的導電跡線41的延伸部分412的端部43a。
接著，如圖13所示，壓頭72可朝向電子組件3移動。從而，圖案化電路層4的延伸部分412的端部43a可被按壓以移動穿過基板2’的穿孔24，以接觸電子組件3的凸塊33。然後，可透過超音波焊接或超音波接合將圖案化電路層4的延伸部分412的端部43a連接或接合至電子組件3的凸塊33。同時，圖案化電路層4的延伸部分412可彎折，且導電跡線41的延伸部分412與導電跡線41的主體部分411之間可以具有一傾斜角度。例如，傾斜角度可以爲100度至135度。
如圖13所示，圖案化電路層4的延伸部分412可以沿著基板2’的穿孔24的側壁241延伸。此外，圖案化電路層4的延伸部分412可彎折以延伸穿過穿孔24並且與電子組件3的凸塊33物理性連接及電性連接。
圖案化電路層4的導電跡線41的延伸部分412的端部43a可連接至電子組件3的凸塊33。因此，電子組件3的主動表面32可透過穿孔中的圖案化電路層4的導電跡線41的延伸部分412電性連接至基板2’的圖案化電路層4。
參照圖14，可將壓頭72移除。可提供壓頭74以接觸圖案化電路層4的導電跡線41的延伸部分412的端部43b。圖14的壓頭74可以與圖12的壓頭72相同或不同。
參照圖15，壓頭74可朝向電子組件3移動。因此，圖案化電路層4的延伸部分412的端部43b可被按壓以移動穿過基板2’的穿孔24，以接觸電子組件3的凸塊33。然後，可透過超音波焊接或超音波接合將圖案化電路層4的延伸部分412的端部43b連接或接合至電子組件3的凸塊33。同時，圖案化電路層4的延伸部分412可彎折，且導電跡線41的延伸部分412與導電跡線41的主體部分411之間可以具有一傾斜角度。例如，傾斜角度可以爲100度至135度。
圖案化電路層4的導電跡線41的延伸部分412的端部43b可連接至電子組件3的凸塊33。因此，電子組件3的主動表面32可透過穿孔中的圖案化電路層4的導電跡線41的延伸部分412電性連接至基板2’的圖案化電路層4。如圖15所示，電子組件3可以只透過圖案化電路層4的彎折部分（例如，導電跡線41的延伸部分412）與圖案化電路層4電性連接。電子組件3與基板2’的第一表面21之間可以沒有電性連接。
參照圖16，可將壓頭74移除。
參照圖17，可形成或設置封裝體5以包封圖案化電路層4的延伸部分412和電子組件3。在一些實施例中，可透過造模技術形成封裝體5，像是轉移模製（transfer molding）或壓縮模製（compression molding）。在一些實施例中，封裝體5可以包括造模材料，像是酚醛清漆基樹脂、環氧樹脂基樹脂、矽氧基樹脂、或另一種合適的密封劑。合適的填料也可以包括像是粉狀SiO 2。封裝體5可以包括同時一體形成的第一部分52和第二部分54。第一部分52可設置於基板2’的第一表面21上，且可以包封電子組件3。第二部分54可設置於基板2’的穿孔24中，且可以包封圖案化電路層4的導電跡線41的延伸部分412。此外，封裝體5的第二部分54可以接觸電子組件3的主動表面32的第一部分321。因此，封裝體5可以包封圖案化電路層4的彎折部分（例如，導電跡線41的延伸部分412）和電子組件3。
參照圖18，一個或多個外部連接件6可形成或設置於圖案化電路層4的接合墊42上以提供基板2’的電性連接，例如I/O連接。舉例而言，外部連接件6可以包括或可電性連接至接地參考節點（GND） 節點、電源節點（VDD） 節點、電壓節點、或訊號節點。在一些實施例中，外部連接件6可以包括受控塌陷晶片連接（C4）凸塊、球柵陣列（BGA）、或地柵陣列（LGA）。在一些實施例中，可以在形成封裝體5的操作之前進行形成外部連接件6的操作。
然後，可以進行切割（singulation）製程以形成圖1A的封裝結構1。
圖19根據本揭露的一些實施例顯示封裝結構1的製備方法80的流程圖。
步驟或操作S81是提供一基板，其具有一第一表面和相對該第一表面的一第二表面，其中基板包括一圖案化電路層並定義一穿孔，圖案化電路層鄰近於基板的第二表面設置，且圖案化電路層的延伸部分延伸至相應於穿孔的位置。例如，如圖7所示，提供一基板2’。基板2’具有一第一表面21和相對該第一表面21的一第二表面22。基板2’包括一圖案化電路層4並定義一穿孔24。圖案化電路層4鄰近於基板2’的第二表面22設置。圖案化電路層4的延伸部分412延伸至相應於穿孔24的位置。
步驟或操作S82是設置一電子組件於基板的第一表面上。例如，如圖11所示，設置電子組件3於基板2’的第一表面21上。
步驟或操作S83是按壓圖案化電路層的延伸部分的端部以接觸電子組件。例如，如圖13所示，按壓圖案化電路層4的延伸部分412的端部43a以接觸電子組件3的凸塊33。
本揭露的一方面提供一種封裝結構。該封裝結構包括一基板和一電子組件。該基板包括一圖案化電路層並定義一穿孔。該圖案化電路層的一延伸部分沿著該穿孔的一側壁延伸。該電子組件具有位於該基板的該穿孔之上的一主動表面。該電子組件的該主動表面透過該穿孔中的該圖案化電路層的該延伸部分電性連接至該基板的該圖案化電路層。
本揭露的另一方面提供一種封裝結構。該封裝結構包括一基板和一電子組件。該基板包括一圖案化電路層並定義一穿孔。該電子組件相應於該基板的該穿孔設置。該圖案化電路層的一部分彎折以延伸穿過該穿孔並連接該電子組件。
本揭露的另一方面提供一種封裝結構的製備方法。該方法包括：提供一基板，其具有一第一表面和相對該第一表面的一第二表面，其中該基板包括一圖案化電路層並定義一穿孔，該圖案化電路層鄰近於該基板的該第二表面設置，且該圖案化電路層的一延伸部分延伸至相應於該穿孔的一位置；設置一電子組件於該基板的該第一表面上；以及按壓該圖案化電路層的該延伸部分的端部以接觸該電子組件。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或前述之組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1:封裝結構 1a:封裝結構 2:基板 2’:基板 2’’:基板 2a:基板 3:電子組件 4:圖案化電路層 4a:圖案化電路層 5:封裝體 6:外部連接件 12:黏附層 21:第一表面 22:第二表面 23:側表面 24:穿孔 24a:空腔 26:介電層 28:預定區域 29:一小部分 31:背側表面 32:主動表面 33:凸塊 40:金屬箔 41:導電跡線 42:接合墊 43a:端部 43b:端部 52:第一部分 54:第二部分 72:壓頭 74:壓頭 80:製備方法 241:側壁 321:第一部分 322:第二部分 411:主要部分 412:延伸部分 A-A:線 L1:長度 L2:長度 S81:步驟或操作 S82:步驟或操作 S83:步驟或操作 T:厚度 W:寬度
本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件（feature）並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。 圖1A例示本揭露一些實施例之封裝結構的剖面示意圖。 圖1B例示本揭露一些實施例之封裝結構的剖面示意圖。 圖2例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖3A例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖3B例示本揭露一些實施例之基板的仰視示意圖。 圖4顯示沿著圖3A的線A-A所繪製的剖面示意圖。 圖5顯示圖4的基板的俯視圖。 圖6例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖7例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖8顯示圖7的仰視圖。 圖9例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖10例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖11例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖12例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖13例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖14例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖15例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖16例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖17例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖18例示本揭露一些實施例之封裝結構的製備方法的一個或多個階段。 圖19例示本揭露一些實施例之封裝結構的製備方法的流程圖。
1:封裝結構
2:基板
3:電子組件
5:封裝體
6:外部連接件
21:第一表面
22:第二表面
23:側表面
24:穿孔
31:背側表面
32:主動表面
33:凸塊
41:導電跡線
42:接合墊
52:第一部分
54:第二部分
241:側壁
321:第一部分
322:第二部分
411:主要部分
412:延伸部分
T:厚度
W:寬度

Claims (20)

  1. 一種封裝結構，包括： 一基板，包括一圖案化電路層並定義一穿孔，其中該圖案化電路層的一延伸部分沿著該穿孔的一側壁延伸；以及 一電子組件，具有位於該基板的該穿孔之上的一主動表面，其中該電子組件的該主動表面透過該穿孔中的該圖案化電路層的該延伸部分電性連接至該基板的該圖案化電路層。
  2. 如請求項1所述之封裝結構，其中該基板具有一第一表面和相對該第一表面的一第二表面，該電子組件貼附至該基板的該第一表面。
  3. 如請求項2所述之封裝結構，其中該電子組件的該主動表面具有一第一部分和一第二部分，該電子組件的該主動表面的該第一部分暴露於該基板的該穿孔中，且該電子組件的該主動表面的該第二部分透過一黏附層黏附至該基板的該第一表面，且該電子組件的該主動表面的該第二部分圍繞該電子組件的該主動表面的該第一部分。
  4. 如請求項2所述之封裝結構，其中該圖案化電路層鄰近於該基板的該第二表面設置。
  5. 如請求項1所述之封裝結構，其中該電子組件包括至少一凸塊，其鄰近於該電子組件的該主動表面設置，且該圖案化電路層的該延伸部分連接至該電子組件的至少一凸塊。
  6. 如請求項1所述之封裝結構，更包括： 一封裝體，設置於該基板的該穿孔中且包封該圖案化電路層的該延伸部分，其中該封裝體接觸該電子組件的該主動表面，其中該封裝體更設置於該基板的該第一表面上且包封該電子組件。
  7. 如請求項1所述之封裝結構，其中該圖案化電路層的該延伸部分與該圖案化電路層位於同一層。
  8. 如請求項1所述之封裝結構，其中該圖案化電路層的該延伸部分和該圖案化電路層是一體形成的。
  9. 如請求項1所述之封裝結構，更包括： 至少一外部連接件，設置於該圖案化電路層上。
  10. 如請求項1所述之封裝結構，其中該圖案化電路層是由一金屬箔形成。
  11. 如請求項1所述之封裝結構，其中該圖案化電路層的該延伸部分的一長度大於該基板的一厚度。
  12. 一種封裝結構，包括： 一基板，包括一圖案化電路層並定義一穿孔；以及 一電子組件，相應於該基板的該穿孔設置，其中該圖案化電路層的一部分彎折以延伸穿過該穿孔並連接該電子組件。
  13. 如請求項12所述之封裝結構，其中該電子組件只透過該圖案化電路層的該彎折部分電性連接至該圖案化電路層。
  14. 如請求項12所述之封裝結構，其中該基板具有一第一表面和相對該第一表面的一第二表面，該電子組件貼附至該基板的該第一表面，該圖案化電路層鄰近於該基板的該第二表面設置。
  15. 如請求項14所述之封裝結構，其中該圖案化電路層設置於該基板的該第二表面上。
  16. 如請求項14所述之封裝結構，其中該圖案化電路層內埋於該基板中。
  17. 如請求項14所述之封裝結構，其中該電子組件與該基板的該第一表面之間沒有電性連接。
  18. 如請求項14所述之封裝結構，其中該基板的該第一表面與該基板的該第二表面之間沒有電性連接。
  19. 如請求項12所述之封裝結構，其中該基板只包括一圖案化電路層。
  20. 如請求項12所述之封裝結構，更包括： 一封裝體，包封該圖案化電路層的該彎折部分和該電子組件。
TW112117528A 2022-10-26 2023-05-11 窗型球柵陣列封裝結構 TW202418504A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/973,641 US20240145358A1 (en) 2022-10-26 2022-10-26 Window ball gride array (wbga) package structure
US17/973,641 2022-10-26

Publications (1)

Publication Number Publication Date
TW202418504A true TW202418504A (zh) 2024-05-01

Family

ID=90760064

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112117528A TW202418504A (zh) 2022-10-26 2023-05-11 窗型球柵陣列封裝結構
TW113100566A TW202418506A (zh) 2022-10-26 2023-05-11 封裝結構及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW113100566A TW202418506A (zh) 2022-10-26 2023-05-11 封裝結構及其製備方法

Country Status (3)

Country Link
US (2) US20240145358A1 (zh)
CN (2) CN117936503A (zh)
TW (2) TW202418504A (zh)

Also Published As

Publication number Publication date
US20240145358A1 (en) 2024-05-02
TW202418506A (zh) 2024-05-01
US20240145359A1 (en) 2024-05-02
CN117936503A (zh) 2024-04-26
CN117936505A (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
TWI628778B (zh) 半導體封裝結構及其形成方法
US8580608B2 (en) Fabrication method of package structure having embedded semiconductor component
KR102586890B1 (ko) 반도체 패키지
JP2007521656A (ja) 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
US9401287B2 (en) Methods for packaging integrated circuits
TW201826477A (zh) 半導體晶片封裝和疊層封裝
WO2019179145A1 (zh) 一种堆叠封装器件及其封装方法
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
TWI847682B (zh) 封裝結構
TW202418504A (zh) 窗型球柵陣列封裝結構
TWI550732B (zh) 晶片封裝結構的製作方法
TW202115852A (zh) 半導體裝置及製造方法
TW202427714A (zh) 包括至少兩個電子組件的封裝結構及其製備方法
TWI834298B (zh) 電子封裝件及其製法
TWI825827B (zh) 窗型球柵陣列(wbga)封裝
TWI847897B (zh) 開窗型球柵陣列封裝及其製備方法
TWI541952B (zh) 半導體封裝件及其製法
KR100473336B1 (ko) 반도체패키지
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR20020007683A (ko) 반도체패키지 및 그 제조 방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지