Nothing Special   »   [go: up one dir, main page]

TW202323603A - 用於製作多晶碳化矽支撐底材之方法 - Google Patents

用於製作多晶碳化矽支撐底材之方法 Download PDF

Info

Publication number
TW202323603A
TW202323603A TW111133825A TW111133825A TW202323603A TW 202323603 A TW202323603 A TW 202323603A TW 111133825 A TW111133825 A TW 111133825A TW 111133825 A TW111133825 A TW 111133825A TW 202323603 A TW202323603 A TW 202323603A
Authority
TW
Taiwan
Prior art keywords
substrate
silicon carbide
initial substrate
carbon film
grain size
Prior art date
Application number
TW111133825A
Other languages
English (en)
Inventor
雨果 比阿德
美蘭妮 拉格朗吉
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202323603A publication Critical patent/TW202323603A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明涉及一種用於製作一多晶碳化矽支撐底材之方法，該方法包括以下步驟： a) 在石墨或碳化矽之一晶種上生長多晶碳化矽之一初始底材；在步驟a)結束時，該初始底材具有自由之一正面，以及與該晶種接觸之一背面， b) 在初始底材之正面上形成一強固碳薄膜，在形成該強固碳薄膜之前，該初始底材在其正面之平面中具有一第一平均碳化矽晶粒尺寸， c) 移除晶種，以使初始底材之背面變成自由，在移除該晶種之後，該初始底材在其背面之平面中具有小於第一平均碳化矽晶粒尺寸之一第二平均碳化矽晶粒尺寸， d) 薄化初始底材之背面至一厚度，以使該初始底材在其薄化後之背面之平面中具有一第三平均碳化矽晶粒尺寸，其與第一平均碳化矽晶粒尺寸的差異在±30%以內，薄化後之該初始底材形成支撐底材。

Description

用於製作多晶碳化矽支撐底材之方法
本發明涉及微電子元件的半導體材料領域。本發明特別涉及一種用於製作一多晶碳化矽支撐底材之方法，該方法特別適合生產包括設置於該支撐底材上的單晶碳化矽薄層之複合結構。
碳化矽越來越廣泛地用於製作創新的電源裝置，以滿足電子新興領域的需求，尤其是電動車。具體而言，基於單晶碳化矽的功率元件及整合電源系統，能夠處理比其傳統矽等效元件高得多的功率密度，並可使用更小尺寸的主動區來實現。
然而，用於微電子產業的高品質單晶碳化矽底材(c-SiC)仍然昂貴且難以大尺寸供應。因此，訴諸層移轉解決方案來製備複合結構是有利的，該複合結構通常包括在低成本支撐底材(例如由多晶碳化矽(p-SiC)製成)上的單晶碳化矽薄層(取自高品質c-SiC底材)。一衆所周知的薄層移轉解決方案是Smart Cut ®方法，該方法基於植入輕離子並在鍵合界面透過直接鍵結來接合。
文件US2019153616提供一種用於製作p-SiC支撐底材之方法，c-SiC薄層可移轉到該支撐底材上。該支撐底材包含平均尺寸為10 μm等級的晶粒，且相對於其厚度而言，其前後兩面之間的晶粒尺寸差異程度，小於或等於0.43%；此特徵使得以限制支撐底材中的殘餘應力(residual stress)，從而限制其曲率。
該製作方法涉及一第一碳基底底材，在其上透過化學氣相沉積產生p-SiC厚層(通常為2毫米)。大約350 μm厚的一第二p-SiC基底底材，可透過移除第一碳基底底材，並對厚層兩面進行機械性薄化，而從p-SiC厚層中提取出來。相對於其厚度而言，第二基底底材在其前後兩面之間的晶粒尺寸差異程度，小於或等於0.43%。新的p-SiC層(通常為400 μm等級)透過化學氣相沉積在第二基底底材上形成：透過例如雷射照射而與第二基底底材分離，這個新的p-SiC層形成了用於複合結構的p-SiC支撐底材。第二基底底材即可以再度利用。
但實際上，形成第二基底底材之步驟可能相當複雜，因爲移除第一碳基底底材通常會在厚p-SiC層中引起非常大的曲率而可能導致該厚層的破裂，或者至少讓達成第二基底底材所需厚度薄化步驟變得複雜或無法進行。此外，薄化所移除的量很顯著(1.5毫米等級)，在p-SiC材料以及沉積及薄化步驟方面成本很高。
本發明提出一種解決上述問題的製作方法。其涉及一種經濟實惠且簡化的多晶碳化矽支撐底材之製作方法。該支撐底材也十分適用於製作包括設置於該p-SiC支撐底材上的薄c-SiC層之複合結構。
本發明涉及一種用於製作多晶碳化矽支撐底材之方法，該方法包括以下步驟： a) 在石墨或碳化矽之晶種上生長多晶碳化矽之初始底材；在步驟a)結束時，該初始底材具有一自由之正面，以及與該晶種接觸之一背面， b) 在初始底材之正面上形成一強固碳薄膜，就在形成該強固碳薄膜之前，該初始底材在其正面之平面中具有一第一平均碳化矽晶粒尺寸， c) 移除晶種，以使初始底材之背面變成自由，且就在移除晶種之後，該初始底材在其背面之平面中具有小於第一平均碳化矽晶粒尺寸之一第二平均碳化矽晶粒尺寸， d) 薄化初始底材之背面至一厚度，以使該初始底材在其薄化後之背面之平面中具有一第三平均碳化矽晶粒尺寸，其與第一平均碳化矽晶粒尺寸的差異在±30%以內，薄化後之該初始底材形成支撐底材。
根據本發明其他有利且非限制性特徵，其單獨或以任何技術上可行之組合：強固碳薄膜的厚度在100 nm及數毫米，例如10 mm，之間； 強固碳薄膜的厚度在100 nm及10 μm之間； 強固碳薄膜具有類鑽石或類玻璃碳的晶體結構； 步驟b)的進行是透過將具有預成型三維碳-碳鍵的一聚合物樹脂以黏性層的形式塗布在初始底材之正面上，以及在500°C和2000°C之間的溫度下進行退火，以形成強固碳薄膜； 聚合物樹脂是基於煤焦油、苯酚甲醛、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯及/或聚苯乙烯； 步驟b)是透過電漿沉積、離子轟擊沉積或蒸發沉積而進行； 該製作方法在步驟a)及步驟b)之間包括研磨初始底材之正面及/或外圍之一步驟a')，以降低該正面之表面粗糙度，及/或減少該初始底材之厚度差異，及/或使其外圍正規化； 步驟a')包括機械性薄化或機械化學性薄化； 該製作方法包括：在步驟d)之後，移除強固碳薄膜之一步驟e)，及/或在步驟d)之後或步驟e)之後，在大於或等於1500℃的溫度下進行熱處理之一步驟。
本發明還涉及一種用於製作一複合結構之方法，其包括上述方法，更包括將單晶碳化矽之薄層，直接地或透過一中間層，移轉到支撐底材之一第一面或一第二面上之一步驟f)，以形成該複合結構。
根據本發明其他有利及非限制性特徵，其單獨或以任何技術上可行之組合： 中間層是由保留在支撐底材之第一面上的強固碳薄膜所形成； 薄層之移轉是在支撐底材的其中一個面上進行，且在移轉之前，一額外碳薄膜被設置在支撐底材的另一個自由面上； 額外碳薄膜最好是在複合結構已經歷任何溫度高於1400℃的熱處理之後被移除，該熱處理係製作複合結構或製作其上面及/或當中之元件所需。
本發明涉及一種製作多晶碳化矽(p-SiC)支撐底材10之方法。
該方法首先包括在石墨或低品質單晶或多晶碳化矽的晶種2上生長多晶碳化矽之初始底材1之步驟a)(圖1a)。晶種2最好是晶片之形式，其直徑基本上是支撐底材10之目標直徑，例如100 mm、150 mm、200 mm或甚至300 mm。
p-SiC之初始底材1之生長通常在1100℃及1500℃之間的溫度下，以已知化學氣相沉積(CVD)技術進行。前驅物可選自甲矽烷(methylsilane)、二甲基二氯矽烷(dimethyldichlorosilane)或二氯矽烷(dichlorosilane)及異丁烷(i-butane)，最好是具有接近或大於1的碳矽比。
視需要地，可在CVD沉積期間引入摻雜物種(例如氮或磷)，以便將初始底材1(支撐底材10將從初始底材1獲得)之電阻率調整為最終產品，特別是目標複合結構，之規格。目標摻雜濃度通常大於1E18/cm 3，或甚至大於1E20/cm 3。
在步驟a)結束時，初始底材1具有自由之正面1a，以及與晶種2接觸之背面1b。初始底材1的厚度小於1 mm，最好是小於550 μm。應當注意的是，用於生產複合結構的支撐底材10通常期望的厚度範圍是100 μm – 500 μm。
取決於CVD沉積條件，初始底材1可包括4H、6H及/或3C型碳化矽晶粒。
初始底材1之背面1b上的晶粒平均尺寸較小，通常小於或等於1 μm，或者甚至小於或等於100 nm；該晶粒對應於CVD沉積在石墨晶種2上開始時(成核期，nucleation phase)所產生的p-SiC材料。
應該記得的是，由晶粒邊界所界定的晶粒尺寸在所考慮的底材面之平面中係對應於該晶粒之最大尺寸。平均晶粒尺寸定義為所述平面中單個晶粒尺寸的平均值。晶粒尺寸或晶界距離可透過常規的掃描電子顯微鏡(SEM)或涉及電子背向散射繞射(EBSD)獲得的圖像來測量。亦可設想使用X射線結晶學(X-ray crystallography)。當所考慮的面主要包括微米尺寸的晶粒(通常從幾微米到幾十微米)時，最好是從測量中排除非常小的晶粒，通常小於50 nm，以降低測量的不確定性。
隨著CVD沉積的進行，p-SiC晶粒的尺寸增加，直到它們達到相對穩定的平均尺寸，視沉積條件而定，沉積厚度可在幾微米到幾十微米之間變化。
因此，視用於生長初始底材1而沉積的p-SiC厚度而定，初始底材1正面上的平均晶粒尺寸通常可在1 μm及10 μm之間變化。
以下，初始底材1之正面1a上的p-SiC晶粒平均尺寸將稱為「第一平均尺寸」，且初始底材1之背面1b上的p-SiC晶粒平均尺寸將稱為「第二平均尺寸」。
p-SiC的第一平均晶粒尺寸(正面1a側)大於第二平均晶粒尺寸(背面1b側)，第二平均晶粒尺寸對應於成核期。
本發明之方法接着包括在初始底材1之正面1a上形成一強固碳薄膜3之步驟b)(圖1b)。強固碳薄膜3具有100 nm到幾毫米，例如10 mm範圍的厚度。強固碳薄膜3厚度最好在100 nm及10 μm之間。
強固碳薄膜3有利地具有鑽石型晶體結構(即包括sp 3碳-碳原子鍵)或者玻璃碳(glassy carbon)型結構(包括sp 2碳-碳原子鍵)。
強固碳薄膜3可透過各種常規沉積技術形成，尤其是諸如電漿沉積、離子轟擊沉積或蒸發沉積。
或者，步驟b)可透過將具有預成型三維碳-碳鍵(preformed carbon-carbon bonds in three dimensions)的聚合物樹脂以黏性層的形式塗布在初始底材1之正面1a上而進行。該塗布可利用離心來進行。接著在氮氣下，在500℃及2000℃之間，通常在600℃及1100℃之間的溫度下進行退火，以透過樹脂的化學分解(熱裂解)形成強固碳薄膜3。選定的溫度梯度通常為10°C/min等級，退火時間為約一小時的等級。溫升受到控制，以使有效溫度保持低於樹脂/碳玻璃的轉化溫度。
聚合物樹脂可由煤焦油、苯酚甲醛、聚糠醇、聚乙烯醇、聚丙烯腈、聚偏二氯乙烯及/或聚苯乙烯等形成。
舉例來說，可使用已知的感光性樹脂，如商業產品AZ-4330、AZ-P4620(註冊商標)(基於1-甲氧基-2-丙醇乙酸酯、重氮萘醌磺酸酯、2-甲氧基-1-丙醇乙酸酯、甲酚清漆樹脂)、OCG-825(基於3-乙氧基丙酸乙酯)、SU-8 2000(基於環戊酮、三芳基锍/六氟銻酸鹽、碳酸亞丙酯、環氧樹脂)，其通常應用於微電子領域中的微影步驟。
環氧樹脂，例如Epoxy Novolac EPON產品(註冊商標)，其被提議用於在各個領域(航空、船舶、汽車、建築等)中塗裝及保護各種表面，也可用於根據本發明方法的步驟b)中。
當使用樹脂時，重要的是要考慮到黏性樹脂層在退火期間會經歷收縮，從而界定出足夠的初始厚度以獲得強固碳薄膜3的目標厚度。厚度收縮通常可在70％及95％之間。碳比率，即熱裂解後聚合物樹脂層(對應於強固碳薄膜3)的質量與塗布的聚合物樹脂層的初始質量二者間的比率，必須至少為5％，最好是大於50％。
視需要地，該製作方法可在步驟a)及步驟b)之間包括研磨初始底材1之正面1a及/或外圍1c之步驟a')，以降低所述正面1a之表面粗糙度，及/或減少初始底材1之厚度差異，及/或使外圍1c正規化。
步驟a')可包括機械薄化或機械化學薄化(拋光)，以移除幾微米到幾十微米等級的材料。
根據本發明的製作方法接着包括移除晶種2之步驟c)，以便釋放出初始底材1之背面1b(圖1c)。
當晶種2由石墨製成時，前述移除可在富含氧的大氣(例如空氣)中，在高於400°C，最好是高於550°C的溫度下，透過施加熱處理而燃燒石墨來進行。
也可機械地分離由石墨或碳化矽製成的晶種2，例如在晶種2及初始底材1之間的界面處或附近局部施加機械應力。
如果在移除晶種2後，初始底材1之背面1b上有任何殘留物，該殘留物可被燒掉(當殘留物由石墨製成時)或透過拋光或蝕刻以機械性移除或化學性移除(當殘留物由石墨或碳化矽製成時)。
這種移除通常會引起初始底材1的強烈曲率，對於150 mm的直徑，該曲率可能高達500 μm。該曲率主要是起因於第二面1b(成核晶粒，小平均尺寸)及第一面1a之間的晶粒尺寸差異所導致的應力。
於本發明範疇中，強固碳薄膜3可透過正面1a機械性地固定住初始底材1，而大幅限制晶種2移除期間的曲率增加。對於直徑150 mm的底材，配備有強固碳薄膜3的初始底材1曲率不超過200 μm；事實上，該曲率甚至保持在100 μm以下。在這些曲率範圍內，可在標準產線及設備中處理初始底材1，而沒有任何破裂或設備故障之風險；這些問題主要出現在(直徑150 mm)的曲率大於300 μm時。
最後，該製作方法包括薄化初始底材1之背面1b之步驟d)。薄化後的初始底材1形成支撐底材10(圖1d)。
步驟d)中的薄化係透過機械研磨、機械拋光及/或機械化學拋光背面1b而進行。材料移除通常在幾十微米及200μm之間，取決於步驟d)開始時初始底材1之厚度，當然也取決於支撐底材10之目標厚度。
薄化會進行到某一厚度，在此厚度時初始底材1在其薄化後之背面1b'之平面中具有第三平均碳化矽晶粒尺寸，其與第一平均尺寸的差異在±30%以內。換言之，如果第一平均碳化矽晶粒尺寸例如為5 μm，則第三平均碳化矽晶粒尺寸預期在4 μm及6 μm之間。
可能出現的是，在正面1a之平面中或在背面1b之平面中的晶粒尺寸分佈在雙重群體(double population)中，各群體的峰值基本上遵循高斯分佈。根據第一種選項，平均晶粒尺寸是透過取包括兩個群體之總體平均值來計算，且第一平均碳化矽晶粒尺寸與第三平均碳化矽晶粒尺寸的差異不應超過30%。根據第二種選項，前兩個平均碳化矽晶粒尺寸(對應於正面1a側的雙重群體)與後兩個平均碳化矽晶粒尺寸(對應於背面1b側的雙重群體)被考慮在內，它們必須分別相差不超過30%。
在步驟d)的薄化之後，初始底材1之薄化後背面1b'的平均p-SiC晶粒尺寸與正面1a的平均p-SiC晶粒尺寸之差異少於30%。然後薄化後之初始底材1(其形成支撐底材10)中的殘餘應力與小曲率兼容，且至少在生產線上是可控制的。
該製作方法其後可包括移除強固碳薄膜3之步驟e)，例如透過乾式或濕式化學蝕刻(圖1e)。在此移除之後，支撐底材10具有小於200 μm，或甚至小於100 μm(對150 mm的直徑而言)的曲率，這是由於其體積中的殘餘應力減小之故。
於此階段，支撐底材10具有第一面10a、第二面10b及邊緣10c，分別對應於步驟d之後的初始底材1之正面1a、薄化後之背面1b'及外圍1c。
舉例來說，為了形成350 μm厚及150 mm直徑的支撐底材，可在晶種2上製作500 μm的初始底材1，初始底材1在其正面1a具有約4 μm的第一平均p-SiC晶粒尺寸。可進行用於校正初始底材1厚度均勻性之步驟，例如移除50 μm。在該正面1a上形成4 μm的強固碳薄膜3。移除石墨晶種2後，初始底材1之背面1b之第二平均晶粒尺寸小於100 nm；但由於強固碳薄膜3的存在，初始底材1之曲率保持在150 μm以下。接着在其背面1b上進行100 μm的移除，薄化後之背面1b'的p-SiC第三平均晶粒尺寸(約3 μm等級)滿足與第一平均晶粒尺寸的差異在30％以內之條件。因此，在移除強固碳薄膜3之後，支撐底材10之曲率小於200 μm，與用於製作複合結構100之後續步驟兼容。
視需要地，在步驟e)之後，可對支撐底材10之第一面10a進行表面處理，特別是如果該第一面10a將在該方法之後的步驟f)中用於接納複合結構100之薄層20時。該表面處理可包括機械研磨、機械化學拋光或其他化學清潔操作，視第一面10a之表面粗糙度而定。
如果支撐底材10之第二面10b用來接納薄層20，並且步驟d)沒有達到足夠低的粗糙度水準(通常＜1 nm RMS，以原子力顯微鏡在20 μm × 20 μm掃描上測量)，也可對第二面進行額外的表面處理。
旨在形成複合結構100背面的支撐底材10之表面可具有更高的表面粗糙度，例如10 nm RMS等級。
本發明的製作方法還可包括在步驟d)之後或在步驟e)之後，在大於或等於1500°C，通常在1500°C及1900°C之間的溫度下進行熱處理，以穩定支撐底材10之多晶結構。事實上，這些溫度範圍之後可在該方法應用，特別是對於複合結構之製作。
憑藉本發明之製作方法，可以簡單方式獲得其機械特性與微電子應用的複合結構之規格兼容的支撐底材10，而無需如習知技術那樣沉積非常厚的p-SiC初始底材，其有超過80%被移除以選出非常小的有用部分。在本發明之製作方法中，所形成的初始底材1厚度小於或等於1 mm，並且在其正面1a及/或背面1b的材料移除小於70%，或者甚至小於初始厚度的50%，從而節省材料及簡化技術步驟。
在開發複合結構100的背景下，根據本發明之製作方法可繼續進行步驟f)，其基於分子黏附鍵合，而將單晶碳化矽製成之工作層20移轉至支撐底材10上 (圖1f)。
習知技術中已知有多種用於層移轉之選擇，故不於此贅述。
根據較佳模式，該方法之步驟f)涉及Smart Cut ®方法原理之輕物種植入。
在第一階段f1)中，提供單晶碳化矽供體底材21，工作層20將從其得來(圖2a)。供體底材21最好是直徑100 mm、150 mm、200 mm或甚至300 mm(與支撐底材10相同或非常相似)之晶圓形式，並且厚度通常在300 μm及800 μm之間。供體底材21具有正面21a及背面21b。以原子力顯微鏡(AFM)在20 μm × 20 μm掃描上測量，為正面21a所選定之表面粗糙度有利地小於1 nm RMS，或者甚至小於0.5 nm RMS。供體底材21可以是多型4H或6H，並可具有n型或p型摻雜，這取決於要製作在複合結構100之工作層20上面及/或當中之元件需求。
第二階段f2)對應於將輕物種引入供體底材21以形成埋置脆弱平面22，該埋置脆弱平面22與供體底材21之正面21a界定出待轉移的工作層20(圖2b)。
輕物種最好是氫、氦或這兩種物種的共同植入，其被植入供體底材21中至特定深度，該深度與工作層20之目標厚度一致。這些輕物種在特定深度附近形成微腔，微腔分佈成平行於供體底材21之自由表面21a之薄層，即平行於圖中的平面(x，y)。為簡單起見，該薄層被稱為埋置脆弱平面22。
輕物種的植入能量被選定以達到特定深度。例如，以10 keV至250 keV之間的能量及5 E16/cm 2至1 E17/cm 2之間的劑量植入氫離子，以界定出100 nm至1500 nm等級厚度的工作層20。應當注意的是，在離子植入步驟之前，可將一保護層沉積到供體底材21之正面21a上。例如，該保護層可由諸如氧化矽或氮化矽的材料構成。該保護層在下一階段之前移除。
視需要地，可在引入輕物種之第二階段f2)之前或之後，在供體底材21之正面21a上形成中間層4(圖3b、圖3c、圖3d、圖3e)。該中間層4可由例如矽或碳化矽之半導體材料或諸如鎢、鈦等金屬材料製成。中間層4的厚度有利地限制在幾奈米及幾十奈米之間。
當中間層4在階段f2)之前形成時，輕物種的植入能量(及潛在劑量)將被調整成可穿過該額外層。當中間層4在階段f2)之後形成時，則小心地透過施加低於起泡熱預算(bubbling thermal budget)的熱預算來形成該層，所述起泡熱預算對應於供體底材21表面上因埋置脆弱平面22中微腔的過度生長及加壓而出現的氣泡。
然後，移轉步驟f)包括第三階段f3)，將供體底材21(在其正面21a上)與支撐底材10(在其第一面10a或第二面10b上)沿鍵合界面30透過分子黏附鍵合組裝在一起(圖2c)。
視需要地，中間層4'也可在組裝階段f3)之前，沉積在支撐底材10之待組裝面上(圖3d、圖3e)；該中間層4'可被選擇為與供體底材21的中間層4具有相同性質或不同性質。中間層4、中間層4'可視需要地僅沉積在待組裝的供體底材21、支撐底材10兩者其中之一上。
中間層之目的主要是提高鍵合能(特別是在低於1100°C的溫度範圍內)，因為相較於直接組裝兩個SiC表面，共價鍵可在較低溫度下形成；中間層的另一個優點是可提高鍵合界面30的垂直導電性。
根據可設想到的變化例，中間層可由強固碳薄膜3形成，其被保持在支撐底材10之第一面10a上(圖3a、3c)。在這種情況下，本發明之製作方法之步驟e)不用進行，並且支撐底材10的待組裝面，是配備有強固碳薄膜3之第一面10a。爲了促進通過強固碳薄膜3的垂直導電，在最終的複合結構100中，將傾向於採用具有鑽石型晶體結構之碳薄膜。
視需要地，在組裝階段f3)之前，可將一額外碳薄膜5設置在支撐底材10相對於待組裝面之那一面上(圖3e)。額外碳薄膜的特徵，例如，可選自本說明書中先前針對強固碳薄膜3所提出者。
雖然該額外碳薄膜5之存在已繪示於圖3e中，分別與供體底材21及支撐底材10待組裝面上的中間層4、中間層4'結合，該額外碳薄膜5亦可依所提及的任何可能配置實施，特別是圖3a至圖3c所示者。
額外碳薄膜5可在稍後被移除，最好是在複合結構100已經歷任何溫度高於1400°C的熱處理之後被移除，該熱處理係製作所述複合結構100或製作其上面及/或當中之元件所需。
回到對組裝階段f3)之描述，眾所周知，直接的分子黏附鍵合不需要黏著劑材料，因為鍵合是在組裝表面之間的原子等級上建立。現有幾種類型的分子黏附鍵合，它們在使表面接觸之前的溫度、壓力或大氣條件或處理方面顯著不同。此處提及者包括在室溫下鍵合，無論是否事先對待組裝的表面進行電漿活化、原子擴散接合(atomic diffusion bonding ，ADB)、表面活化接合(surface activated bonding ，SAB)等。
在使待組裝面21a、10a接觸之前，組裝階段f3)可包括常規的化學清潔(例如，RCA清潔)及表面活化(例如，透過氧電漿或氮電漿)順序或其他表面製備(例如洗滌)順序，其可促進鍵合界面30的品質(低缺陷密度，高黏附能量)。
最後，第四階段f4)涉及沿埋置脆弱平面22之分離，以使工作層20移轉至支撐底材上(圖2d)。
沿著埋置脆弱平面22的分離，通常是在800℃及1200℃之間的溫度下透過施加熱處理而進行。這樣的熱處理可導致空腔及微裂縫在埋置脆弱平面22中發展，並導致它們被氣態形式存在的輕物種加壓，直到裂縫沿著所述脆弱平面22擴散。作爲熱處理的替代方案或與熱處理共同進行，可將機械應力施加至鍵合組件，特別是埋置脆弱平面22，以便擴散或以機械方式幫助擴散導致分離的裂縫。在該分離結束時，即獲得半導體結構100，其一方面包括支撐底材10及單晶SiC製成的移轉工作層20，另一方面包括供體底材的剩餘部分21'。工作層20的摻雜濃度及類型，係透過選擇供體底材21的特性來定義，或者可嗣後通過摻雜半導體層的已知技術進行調整。
工作層20的自由表面21a通常在分離後是粗糙的：例如，其粗糙度在5 nm及100 nm RMS之間(AFM，20 μm × 20 μm掃描)。可利用清洗及/或平滑階段以恢復良好的表面品質(通常，在20 μm × 20 μm AFM 掃描上的粗糙度小於幾埃RMS)。特別地，這些階段可包括對工作層20之自由表面之機械化學平滑處理。移除50 nm至300 nm之間使其得以有效恢復工作層20的表面品質。該階段還可包括至少在1300°C及1800°C之間的溫度下的熱處理。應用這種熱處理以從工作層20中清除殘留的輕物種，並促進工作層20的晶格重排。所述熱處理還可增強鍵合界面30。
所述熱處理還可包括或對應於薄層20上的碳化矽磊晶。
最後，應當注意的是，移轉步驟f)可包括對供體底材之剩餘部分21'進行再處理以作為新的複合結構100之供體底材21再利用之步驟。類似施加於複合結構100的那些機械性及/或化學性處理可施加至剩餘底材21'之正面21'a。
對於可用於提高工作層20品質或用於製作工作層20上面及/或當中元件之極高溫熱處理而言，依照本發明所獲得的複合結構100是極其堅固的。
根據本發明之複合結構100特別適用於生產一個(或多個)高電壓微電子元件，例如蕭特基二極體、MOSFET電晶體等。更一般而言，該複合結構適用於功率微電子之應用，允許優異的垂直導電性、良好的導熱性，並提供高品質的c-SiC工作層。
毋庸置疑，本發明不限於此處所描述的實施例及實例，並且在不脫離由申請專利範圍定義的情況下可對該等實施例及實例加以變化。
1:初始底材 1a,21a,21'a:正面 1b,1b’,21b:背面 1c:外圍 2:晶種 3:強固碳薄膜 4,4':中間層 5:額外碳薄膜 10:支撐底材 10a:第一面 10b:第二面 10c:邊緣 20:工作層 21:供體底材 21':剩餘部分 22:埋置脆弱平面 30:鍵合界面 100:複合結構
本發明其他特徵及優點將從以下參照附圖呈現的本發明之詳細描述中變得顯而易見，其中：圖1a至1f繪示根據本發明的製作方法之步驟；圖2a至2d繪示根據本發明的製作方法之其他步驟；圖3a至3e繪示根據本發明的製作方法之步驟的各式變化。
圖中的相同元件編號可用於相同類型的元件。這些圖是示意圖，為了清楚起見，其未按比例繪製。特別是，沿z軸的層之厚度相對於沿x軸及y軸的橫向尺寸並未成比例；並且圖中不考慮各層彼此的相對厚度。

Claims (14)

  1. 一種用於製作一多晶碳化矽支撐底材(10)之方法，該方法包括以下步驟： a)   在石墨或碳化矽之一晶種(2)上生長多晶碳化矽之一初始底材(1)；在步驟a)結束時，該初始底材(1)具有自由之一正面(1a)，以及與該晶種(2)接觸之一背面(1b)， b)   在該初始底材(1)之正面(1a)上形成一強固碳薄膜(3)，在形成該強固碳薄膜(3)之前，該初始底材(1)在其正面(1a)之平面中具有一第一平均碳化矽晶粒尺寸， c)    移除該晶種(2)，以使該初始底材(1)之背面(1b)變成自由，在移除該晶種(2)之後，該初始底材(1)在其背面(1b)之平面中具有小於該第一平均碳化矽晶粒尺寸之一第二平均碳化矽晶粒尺寸， d)薄化該初始底材(1)之背面(1b)至一厚度，以使該初始底材(1)在其薄化後之背面(1b’)之平面中具有一第三平均碳化矽晶粒尺寸，其與該第一平均碳化矽晶粒尺寸的差異在± 30%以內，薄化後之該初始底材(1)形成該支撐底材(10)。
  2. 如請求項1之方法，其中該強固碳薄膜(3)的厚度在100 nm及數毫米，例如10 mm，之間。
  3. 如請求項2之方法，其中該強固碳薄膜(3)的厚度在100 nm及10 μm之間。
  4. 如請求項1至3任一項之方法，其中該強固碳薄膜(3)具有類鑽石或類玻璃碳的晶體結構。
  5. 如請求項1至4任一項之方法，其中步驟b)的進行是透過將具有預成型三維碳-碳鍵的一聚合物樹脂以黏性層的形式塗布在該初始底材(1)之正面上，以及在500°C和2000°C之間的溫度下進行退火，以形成該強固碳薄膜(3)。
  6. 如請求項5之方法，其中該聚合物樹脂是基於煤焦油(coal tar)、苯酚甲醛(phenol formaldehyde)、聚糠醇(polyfurfuryl alcohol)、聚乙烯醇(polyvinyl alcohol)、聚丙烯腈(polyacrylonitrile)、聚偏二氯乙烯(polyvinylidene chloride)及/或聚苯乙烯(polystyrene)。
  7. 如請求項1至4中任一項之方法，其中步驟b)是透過電漿沉積、離子轟擊沉積或蒸發沉積而進行。
  8. 如請求項1至7任一項之方法，其在步驟a)及步驟b)之間包括研磨該初始底材(1)之正面(1a)及/或外圍之一步驟a’)，以降低該正面(1a)之表面粗糙度，及/或減少該初始底材(1)之厚度差異，及/或使其外圍正規化。
  9. 如請求項8之方法，其中步驟a’)包括機械薄化或機械化學薄化。
  10. 如請求項1至9任一項之方法，其包括： 在步驟d)之後，移除該強固碳薄膜之一步驟e)，及/或 於步驟d)之後或步驟e)之後，在大於或等於1500°C的溫度下進行熱處理之一步驟。
  11. 一種涉及請求項1至10任一項之方法以製作一複合結構(100)之方法，其更包括將單晶碳化矽之一薄層(20)，直接地或透過一中間層，移轉到該支撐底材(10)之一第一面(10a)或一第二面(10b)上之一步驟f)，以形成該複合結構(100)。
  12. 如請求項11之方法，其中該中間層是由保留在該支撐底材(10)之第一面(10a)上的該強固碳薄膜(3)所形成。
  13. 如請求項11之方法，其中該薄層(20)之移轉是在該支撐底材(10)的其中一個面(10a;10b)上進行，且在移轉之前，一額外碳薄膜(5)被設置在該支撐底材(10)的另一個自由面(10b;10a)上。
  14. 如請求項13之方法，其中該額外碳薄膜(5)最好是在該複合結構(100)已經歷任何溫度高於1400°C的熱處理之後被移除，所述熱處理係製作該複合結構(100)或製作其上面及/或當中之元件所需。
TW111133825A 2021-09-22 2022-09-07 用於製作多晶碳化矽支撐底材之方法 TW202323603A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2109961 2021-09-22
FR2109961A FR3127330B1 (fr) 2021-09-22 2021-09-22 Procede de fabrication d’un substrat support en carbure de silicium poly-cristallin

Publications (1)

Publication Number Publication Date
TW202323603A true TW202323603A (zh) 2023-06-16

Family

ID=78770758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133825A TW202323603A (zh) 2021-09-22 2022-09-07 用於製作多晶碳化矽支撐底材之方法

Country Status (8)

Country Link
US (1) US20240379351A1 (zh)
EP (1) EP4406004A1 (zh)
JP (1) JP2024535267A (zh)
KR (1) KR20240056832A (zh)
CN (1) CN117999633A (zh)
FR (1) FR3127330B1 (zh)
TW (1) TW202323603A (zh)
WO (1) WO2023047035A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690780B (zh) * 2023-12-08 2024-06-14 松山湖材料实验室 氮化铝单晶复合衬底的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08188408A (ja) * 1994-12-29 1996-07-23 Toyo Tanso Kk 化学蒸着法による炭化ケイ素成形体及びその製造方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
CN108884593B (zh) 2016-04-05 2021-03-12 株式会社希克斯 多晶SiC基板及其制造方法
CN110366611B (zh) * 2017-03-02 2021-07-27 信越化学工业株式会社 碳化硅基板的制造方法及碳化硅基板

Also Published As

Publication number Publication date
WO2023047035A1 (fr) 2023-03-30
EP4406004A1 (fr) 2024-07-31
KR20240056832A (ko) 2024-04-30
CN117999633A (zh) 2024-05-07
FR3127330A1 (fr) 2023-03-24
JP2024535267A (ja) 2024-09-30
FR3127330B1 (fr) 2023-09-22
US20240379351A1 (en) 2024-11-14

Similar Documents

Publication Publication Date Title
TWI693640B (zh) 使半導體表面平整之製造方法
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
TW202137284A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上
CN114175212B (zh) 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法
TW202323603A (zh) 用於製作多晶碳化矽支撐底材之方法
JP7620646B2 (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
TW202301555A (zh) 用於製作碳化矽基半導性結構及中間複合結構之方法
JP7594585B2 (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
TWI861253B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一SiC載體底材上
TWI872240B (zh) 耐極高溫之可分離臨時底材，以及從該底材移轉有用層之方法
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
US20250006492A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
US20240395603A1 (en) Composite structure comprising a useful monocrystalline sic layer on a polycrystalline sic carrier substrate and method for manufacturing said structure
CN118696397A (zh) 复合结构及其制造方法
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
TW202139260A (zh) 製造包含支撐基板上之單晶薄層之複合結構的方法