Nothing Special   »   [go: up one dir, main page]

TW201740529A - 整合扇出型封裝及其製造方法 - Google Patents

整合扇出型封裝及其製造方法 Download PDF

Info

Publication number
TW201740529A
TW201740529A TW105124957A TW105124957A TW201740529A TW 201740529 A TW201740529 A TW 201740529A TW 105124957 A TW105124957 A TW 105124957A TW 105124957 A TW105124957 A TW 105124957A TW 201740529 A TW201740529 A TW 201740529A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
integrated circuit
pads
active surface
Prior art date
Application number
TW105124957A
Other languages
English (en)
Other versions
TWI688068B (zh
Inventor
胡毓祥
郭宏瑞
吳逸文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201740529A publication Critical patent/TW201740529A/zh
Application granted granted Critical
Publication of TWI688068B publication Critical patent/TWI688068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種整合扇出型封裝，包括一積體電路、一絕緣包封體及一重配置線路結構。積體電路包括一主動表面、連接於主動表面的多個側面及分布在主動表面上的多個接墊。絕緣包封體包封積體電路的主動表面及側面。絕緣包封體包括多個第一接觸開口及多個貫孔，第一接觸開口暴露出接墊。重配置線路結構包括一重配置導電層，其中重配置導電層設置在絕緣包封體上且分布於第一接觸開口與貫孔內，重配置導電層透過第一接觸開口電性連接於接墊。本揭露更提供一種整合扇出型封裝的製造方法。

Description

整合扇出型封裝及其製造方法
本揭露是有關於一種封裝及其製造方法，且特別是有關於一種整合扇出型封裝及其製造方法。
由於不同電子元件(例如是電晶體、二極體、電阻、電容等)的積體密度持續地增進，半導體工業經歷了快速成長。大部分而言，積體密度的增進是來自於最小特徵尺寸(feature size)上不斷地縮減，這允許更多的較小元件整合到一給定區域內。較小的電子元件會需要面積比以往的封裝更小的較小封裝。半導體元件的其中一部分較小型式的封裝包括有四面扁平封裝(quad flat packages，QFPs)、接腳柵格陣列(pin grid array，PGA)封裝、球狀柵格陣列(ball grid array，BGA)封裝等等。
目前，整合扇出型封裝由於其密實度而趨於熱門，在整合扇出型封裝中，重配置線路結構的形成在封裝過程中扮演著重要的角色。
本揭露的一種整合扇出型封裝，包括一積體電路、一絕緣包封體及一重配置線路結構。積體電路包括一主動表面、連接於主動表面的多個側面及分布在主動表面上的多個接墊。絕緣包封體包封積體電路的主動表面及側面。絕緣包封體包括多個第一接觸開口及多個貫孔，第一接觸開口暴露出接墊。重配置線路結構包括一重配置導電層，其中重配置導電層設置在絕緣包封體上且分布於第一接觸開口與貫孔內，重配置導電層透過第一接觸開口電性連接於接墊。
本揭露的一種整合扇出型封裝的製造方法，包括：固定一積體電路至一載板上，積體電路包括一主動表面、連接於主動表面的多個側面及分布在主動表面上的多個接墊；形成一絕緣包封體於載板上，絕緣包封體覆蓋載板且包封積體電路的主動表面及側面，絕緣包封體包括多個第一接觸開口及多個貫孔，第一接觸開口暴露出接墊；形成一重配置線路結構於絕緣包封體上，重配置線路結構包括一重配置導電層，重配置導電層設置在絕緣包封體上且分布於第一接觸開口與貫孔內，重配置導電層透過第一接觸開口電性連接於接墊；以及移除載板以暴露出分布於貫孔內的重配置導電層的一部分。
本揭露的一種整合扇出型封裝的製造方法，包括：提供一載板，具有一剝離層及設置於剝離層上的一介電層，剝離層位於載板與介電層之間；固定一積體電路至介電層上，積體電路包 括一主動表面、連接於主動表面的多個側面及分布在主動表面上的多個接墊；形成一絕緣包封體於介電層上，絕緣包封體覆蓋介電層且包封積體電路的主動表面及側面，絕緣包封體包括暴露出接墊的多個第一接觸開口及暴露出介電層的多個貫孔；形成一重配置線路結構於絕緣包封體上，重配置線路結構包括一重配置導電層，重配置導電層設置在絕緣包封體上且分布於第一接觸開口與貫孔內，重配置導電層透過第一接觸開口電性連接於接墊；以及將載板分離於介電層。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
C‧‧‧載板
DB‧‧‧剝離層
DI‧‧‧介電層
DI’‧‧‧犧牲介電層
O‧‧‧第二接觸開口
PR‧‧‧圖案化光阻層
RDL‧‧‧重配置線路結構
S1‧‧‧第一表面
S2‧‧‧第二表面
TA、TB‧‧‧厚度
100‧‧‧積體電路
100a‧‧‧主動表面
100b‧‧‧側面
102‧‧‧接墊
104‧‧‧保護層
110‧‧‧晶片貼覆膜
120‧‧‧絕緣材料
120’‧‧‧絕緣包封體
120A‧‧‧第一包封部分
120B‧‧‧第二包封部分
122‧‧‧第一接觸開口
124‧‧‧貫孔
130‧‧‧種子層
130’‧‧‧圖案化種子層
130A‧‧‧第一種子圖案
130B‧‧‧第二種子圖案
DI‧‧‧介電層
140、160、180‧‧‧重配置導電層
140A‧‧‧第一導電圖案
140B‧‧‧第二導電圖案
150、170‧‧‧層間介電層
150P‧‧‧凸出部
152、154‧‧‧接觸開口
182‧‧‧球底金屬層圖案
184‧‧‧連接接墊
190‧‧‧導電球
192‧‧‧被動元件
194‧‧‧端子
200、300‧‧‧封裝
圖1至圖11是依照本揭露的一些實施例的一種整合扇出型封裝的製造過程示意圖。
圖12至圖22是依照本揭露的另一些實施例的另一種整合扇出型封裝的製造過程示意圖。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，僅僅為實例而非用 以限制。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在...上」、「在...上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向(旋轉90度或在其他定向)，而本文所用的空間相對術語相應地作出解釋。
此處所揭露的實施例是採用具體用語進行揭露。其他實施例考慮到其他應用，此領域具有通常知識者在閱讀本揭露內容之後已經可以輕易地聯想到其他應用。值得注意的是，此處所揭露的實施例並無必要說明所有出現於結構中的元件或特徵。舉例而言，單個元件的複數型態可能於圖式中省略，例如單個元件的說明將足以傳達多個實施例中的不同樣態。此外，此處所討論的方法實施例可依照特定的順序進行；然而，其他方法實施例亦可依照任何一種符合邏輯的順序進行。
圖1至圖11是依照本揭露的一些實施例的一種整合扇出型封裝的製造過程示意圖。
請參閱圖1，其提供了一載板C，具有形成於其上的一剝離層DB及一介電層DI，其中剝離層DB形成於載板C與介電層DI之間。在一些實施例中，載板C為一玻璃基板，剝離層DB為 形成於玻璃基板上的一光熱轉換(light-to-heat conversion，LTHC)釋放層，且介電層DI為形成於剝離層DB上的一光敏聚苯噁唑(photosensitive polybenzoxazole，PBO)層。舉例來說，在其他的實施例中，剝離層DB也可以是在光固化過程中黏性會降低的一光固化釋放膜，或者是在熱固化過程中黏性會降低的一熱固化釋放膜，且介電層DI也可以由其他的光敏或非光敏介電材料製作。
在提供了具有剝離層DB及介電層DI形成於其上的載板C之後，一積體電路100固定在具有介電層DI形成於其上的載板C上，積體電路100包括一主動表面100a、多個側面100b、分布在主動表面100a上的多個接墊102及一保護層104。具體而言，積體電路100固定在介電層DI上。如圖1所示，保護層104覆蓋積體電路100的主動表面100a，且接墊102部分地外露於保護層104。在一些實施例中，接墊102例如為鋁接墊或其他金屬接墊，且保護層104例如是光敏聚苯噁唑層。
在一些實施例中，積體電路100透過一晶片貼覆膜(DAF)110或是類似的材料黏附到介電層DI。舉例來說，晶片貼覆膜110的材料包括以酚(phenolic)為基礎的材料或環氧化合物(epoxy)為基礎的材料。
請參閱圖2，一絕緣材料120形成於介電層DI上以覆蓋積體電路100及晶片貼覆膜110。在一些實施例中，絕緣材料120為由模製方式(molding)所形成的一模製化合物(molding compound)。積體電路100的接墊102及保護層104被絕緣材料120完全覆蓋。此外，積體電路100的側面被絕緣材料120包封。絕 緣材料120的最大厚度大於積體電路100的厚度，而使得積體電路100的側面100b、接墊102及保護層104沒有被絕緣材料120暴露。換句話說，絕緣材料120的頂表面高於積體電路100的主動表面100a。絕緣材料120例如包括環氧化合物或其他適當的樹脂。在一些的實施例中，絕緣材料120也可以由可光圖案化的模製化合物所形成，例如酚樹脂、環氧樹脂或是其結合。在一些實施例中，絕緣材料120更可以包括無機填充物或是無機化合物(例如二氧化矽、黏土等等)添加於其中，以使絕緣材料120的熱膨脹係數達到最佳化。
如圖2所示，絕緣材料120的尺寸(例如，厚度與寬度)大於積體電路100的尺寸(例如，厚度與寬度)。絕緣材料120不只覆蓋介電層DI，還包封了積體電路100的主動表面100a與側面100b。在一些實施例中，絕緣材料120也可以具有平的頂表面。
請參閱圖3，在絕緣材料120形成之後，絕緣材料120被圖案化以形成一絕緣包封體120’。絕緣包封體120’部分地包封積體電路100的主動表面100a且完全包封積體電路100的側面100b。絕緣包封體120’包括用來外露接墊102的多個第一接觸開口122以及用來外露介電層DI的多個貫孔124。在一些實施例中，絕緣包封體120’可包括一第一包封部分120A及連接於第一包封部分120A的一第二包封部分120B，其中第一包封部分120A覆蓋積體電路100的主動表面100a，且第二包封部分120B覆蓋積體電路100的側面100b且從第一包封部分120A與積體電路100的側面100b向外延伸。
如圖3所示，第一包封部分120A的厚度TA小於第二包封部分120B的厚度TB。第一接觸開口122形成且分布在絕緣包封體120’的第一包封部分120A，貫孔124形成且分布在絕緣包封體120’的第二包封部分120B。
如圖2與圖3所示，當絕緣材料120由可光圖案化的模製化合物所形成時，分布於絕緣包封體120’的第一接觸開口122及貫孔124可同時由光蝕刻技術來形成。然而，絕緣材料120的圖案化方式並不以此為限制。在一些其他的實施例中，既然第一接觸開口122及貫孔124在尺寸上不同而有不同的製程需求，第一接觸開口122及貫孔124可分別在不同的過程中形成。例如，在絕緣材料120的製作過程中(例如是模制製程)，貫孔124同時被形成，且第一接觸開口122接著形成在具有貫孔124的絕緣材料120內。具有貫孔124的絕緣材料120透過模制製程所形成，且第一接觸開口122例如是透過光蝕刻技術形成。
形成於第一包封部分120A的第一接觸開口122的尺寸(例如，深度及寬度)小於形成於第二包封部分120B的貫孔124的尺寸(例如，深度及寬度)。在一些實施例中，第一接觸開口122的排列間距(arranging pitch)小於貫孔124的排列間距。
請參閱圖4至圖8，在絕緣包封體120’被形成之後，電性連接積體電路100的接墊102的一重配置線路結構RDL(顯示於圖8)被形成在絕緣包封體120’上及介電層DI的被貫孔124外露的部分上。重配置線路結構RDL(顯示於圖8)被製造來電性連接於積 體電路100的接墊102。下表面搭配圖4至圖8詳細地介紹重配置線路結構RDL(顯示於圖8)的製造流程。
請參閱圖4，一種子層130被共型地濺鍍在例如是絕緣包封體120’、被第一接觸開口122外露的接墊102及介電層DI的被貫孔124外露的部分。例如，種子層130為一鈦/銅複合層，其中鈦濺鍍薄膜接觸絕緣材料120、外露於第一接觸開口122的接墊102及介電層DI的外露於貫孔124的部分。此外，銅濺鍍薄膜形成鈦濺鍍薄膜上。在種子層130被設置之後，一圖案化光阻層PR形成於種子層130上。圖案化光阻層PR包括對應於第一接觸開口122及貫孔124的開口，且種子層130的一部分被光阻層PR的開口所暴露。
需注意的是，在形成種子層130之前，沒有額外的介電材料需要被形成在絕緣包封體120’上。絕緣包封體120’提供一平表面以連續地形成重配置線路結構RDL(顯示於圖8)的製程。
請參閱圖5，一電鍍製程被執行，以在部分的種子層130上形成一重配置導電層140。重配置導電層140被電鍍在外露於圖案化光阻層PR的開口的部分種子層130。在一些實施例中，重配置導電層140包括對應於第一接觸開口122的多個第一導電圖案140A及對應於貫孔124的多個第二導電圖案140B。由於第一接觸開口122的尺寸(例如，深度及寬度)小於貫孔124的尺寸(例如，深度及寬度)，第一導電圖案140A的間隙填充容積(gap filling capacity)明顯地大於第二導電圖案140B的間隙填充容積。據此，第一接觸開口122可被第一導電圖案140A填滿，且貫孔124可不 被第二導電圖案140B填滿。如圖5所示，第二導電圖案140B共型地覆蓋絕緣包封體120’靠近貫孔124的表面，而使得貫孔124被第二導電圖案140B部分地占據。換句話說，貫孔124並未被第二導電圖案140B完全占據。在一些其他的實施例中，第二導電圖案140B的輪廓及間隙填充容積可透過薄膜沉積方法的適當調整而改變。
請參閱圖6，在形成重配置導電層140之後，圖案化光阻層PR被剝離以使種子層130未被重配置導電層140覆蓋的部分外露。
如圖6所示，藉由使用重配置導電層140當作罩幕，種子層130在未被重配置導電層140覆蓋的部分被移除，以形成在重配置導電層140下方的一圖案化種子層130’。圖案化種子層130’包括多個第一種子圖案130A及多個第二種子圖案130B。第一種子圖案130A位在接墊102及第一導電圖案140A之間，且第二種子圖案130B位在絕緣包封體120’及第二導電圖案140B之間。在一些實施例中，種子層130被蝕刻而圖案化，直到絕緣包封體外露。形成了位在重配置導電層140下方的圖案化種子層130’之後，重配置導電層140的第一導電圖案140A透過第一接觸開口122內的第一種子圖案130A電性連接於積體電路100的接墊102。
如圖6所示，第一導電圖案140A及第二導電圖案140B不只是分布在第一接觸開口122及貫孔124內。第一導電圖案140A更從絕緣包封體120’的第一接觸開口122延伸以部分地覆蓋絕緣包封體120’的第一表面S1，且第二導電圖案140B更從絕緣包封 體120’的貫孔124延伸以部分地覆蓋絕緣包封體120’的第一表面S1。重配置導電層140的第二導電圖案140B穿過絕緣包封體120’。換句話說，第二導電圖案140B同時外露於絕緣包封體120’的第一表面S1及第二表面S2。
需注意的是，為了某些訊號連接的目的，部分的第一導電圖案140A可電性連接於第二導電圖案140B(未顯示於圖6的剖表面中)。
如圖6所示，重配置導電層140不只使積體電路100的接墊102重新布局，還作為絕緣包封體120’的導電通孔。在一些實施例中，重配置導電層140的第一導電圖案140A使積體電路100的接墊102重新布局，且重配置導電層140的第二導電圖案140B作為導電通孔。換句話說，分布在絕緣包封體120’內的導電通孔的製造過程被整合在重配置線路結構的最下表面的重配置導電層140的製造過程中。
請參閱圖7，在重配置導電層140形成於絕緣包封體120’上之後，一層間介電層150被形成，以覆蓋重配置導電層140及絕緣包封體120’。層間介電層150包括凸伸入貫孔124的多個凸出部150P。如圖7所示，層間介電層150的凸出部150P接觸重配置導電層140的第二導電圖案140B。此外，層間介電層150可包括用來暴露第一導電圖案140A的多個接觸開口152及用來暴露第二導電圖案140B的多個接觸開口154。
請參閱圖8，在一些實施例中，在形成重配置導電層140及層間介電層150之後，圖4至圖7的步驟可重覆至少一次，以在積體電路100及絕緣包封體120’上製作重配置線路結構RDL。重配置線路結構RDL包括多個層間介電層(150及170)及多個重配置導電層(140、160及180)交替地推疊。在一些實施例中，重配置線路結構RDL的最上面的重配置導電層180包括多個球底金屬層(under-ball metallurgy)圖案182用以電性連接於導電球，且/或包括至少一個連接接墊184用以電性連接於至少一個被動元件192。
在形成重配置線路結構之後，多個導電球190被放置在球底金屬層圖案182上，且多個被動元件192被固定在連接接墊184上。在一些實施例中，導電球190可透過植球程序被放置在球底金屬層圖案182上，且被動元件192可透過迴焊程序固定在連接接墊184上。需注意的是，在一些實施例中，被動元件192及用以電性連接於至少一個被動元件192的連接接墊184不是必需。
請參閱圖8及圖9，在形成導電球190及/或被動元件192之後，介電層DI從剝離層DB移除，以使介電層DI分離或分層於剝離層DB及載板C。在一些實施例中，剝離層DB(例如，光熱轉換釋放層)可被紫外光雷射照射，而使介電層DI剝離於載板C。
如圖9所示，介電層DI接著被圖案化，以形成多個第二接觸開口O而暴露出第二導電圖案140B的底面。形成於介電層DI內的第二接觸開口O的數量對應於第二導電圖案140B的數量。
請參閱圖10，在第二接觸開口O被形成於介電層DI內之後，多個端子194(例如，導電球)被放置在外露於第二接觸開口O的第二導電圖案140B的底面。並且，端子194(例如，導電球)例如透過迴焊以固定於第二導電圖案140B外露的表面。換句話說，端子194電性連接於第二導電圖案140B。如圖10所示，在形成導電球190及端子194之後，具有雙側端子的積體電路100的一整合扇出型封裝完成。
請參閱圖11，此處提供另一種封裝200。在一些實施例中，封裝200，例如是記憶體裝置。封裝200堆疊在整合扇出型封裝上且透過導電球194電性連接於圖10的整合扇出型封裝，以製造出一堆疊式(POP)結構。
圖12至圖22是依照本揭露的另一些實施例的另一種整合扇出型封裝的製造過程示意圖。
請參閱圖12，其提供一載板C，具有一剝離層DB及一犧牲介電層DI’形成於其上，其中剝離層DB形成於載板C及犧牲介電層DI’之間。在一些實施例中，載板C為一玻璃基板，剝離層DB為形成於玻璃基板上的一光熱轉換(light-to-heat conversion，LTHC)釋放層，且犧牲介電層DI’例如是形成於剝離層DB上的一矽氮化物層、矽氧化層或類似的材料層。在另外的實施例中，剝離層DB可以是在光固化過程中黏性會降低的一光固化釋放膜，或者是在熱固化過程中黏性會降低的一熱固化釋放膜，且介電層DI也可以由其他的光敏或非光敏介電材料製作。在本實施例中，犧牲介電層DI’(顯示於圖21)被形成且設計為連續地被移除。
在提供了具有剝離層DB及介電層DI形成於其上的載板C之後，一積體電路100固定在具有介電層DI形成於其上的載板C上，積體電路100包括一主動表面100a、多個側面100b、分布在主動表面100a上的多個接墊102及一保護層104。具體而言，積體電路100固定在犧牲介電層DI’的表面上。
請參閱圖13至圖19，圖13至圖19所繪示的製造流程相似於圖2至圖8所繪示的製造流程，而省略圖13至圖19的詳細敘述。
請參閱圖20，在形成重配置線路結構RDL、導電球190及被動元件192之後，犧牲介電層DI’分離於剝離層DB，而使犧牲介電層DI’從載板C分離或分層。在一些實施例中，剝離層DB(例如，光熱轉換釋放層)可被紫外光雷射照射而撕離於載板C。如圖20所示，犧牲介電層DI’接著被移除，以使絕緣包封體120’的第二表面S2及第二導電圖案140B的底面外露。
請參閱圖21，在移除犧牲介電層DI’之後，多個端子194(例如，導電球)被放置在第二導電圖案140B的底面上。並且，端子194(例如，導電球)例如透過迴焊以固定於第二導電圖案140B外露的表面。換句話說，端子194電性連接於第二導電圖案140B。如圖21，在形成導電球190及端子194之後，具有雙側端子的積體電路100的另一個整合扇出型封裝完成。
請參閱圖22，其提供另一個封裝300。在一些實施例中，封裝300例如是一記憶體裝置。封裝300被堆疊在圖21的整合扇 出型封裝上且透過導電球194電性連接圖21的整合扇出型封裝，以製造出一堆疊式(POP)結構。
在上述的實施例中，由於分布在絕緣包封體內的導電通孔的製造過程被整合在重配置線路結構的最底部的重配置導電層的製造過程中，整合扇出型封裝的製造成本可被降低且製程可被簡化。
以上概述了多個實施例的特徵，使本領域具有通常知識者可更佳了解本揭露的態樣。本領域具有通常知識者應理解，其可輕易地使用本揭露作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本揭露的精神與範疇，且本領域具有通常知識者在不悖離本揭露的精神與範疇的情況下可對本文做出各種改變、置換以及變更。
DI‧‧‧介電層
O‧‧‧第二接觸開口
RDL‧‧‧重配置線路結構
110‧‧‧晶片貼覆膜
120’‧‧‧絕緣包封體
130A‧‧‧第一種子圖案
130B‧‧‧第二種子圖案
140A‧‧‧第一導電圖案
140B‧‧‧第二導電圖案
150、170‧‧‧層間介電層
150P‧‧‧凸出部
160、180‧‧‧重配置導電層
182‧‧‧球底金屬層圖案
184‧‧‧連接接墊
190‧‧‧導電球
192‧‧‧被動元件
194‧‧‧端子

Claims (1)

  1. 一種整合扇出型封裝，包括：一積體電路，包括一主動表面、連接於該主動表面的多個側面及分布在該主動表面上的多個接墊；一絕緣包封體，包封該積體電路的該主動表面及該些側面，該絕緣包封體包括多個第一接觸開口及多個貫孔，該些第一接觸開口暴露出該些接墊；以及一重配置線路結構，包括一重配置導電層，該重配置導電層設置在該絕緣包封體上且分布於該些第一接觸開口與該些貫孔內，該重配置導電層透過該些第一接觸開口電性連接於該些接墊。
TW105124957A 2016-05-05 2016-08-05 整合扇出型封裝及其製造方法 TWI688068B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/147,909 US10068853B2 (en) 2016-05-05 2016-05-05 Integrated fan-out package and method of fabricating the same
US15/147,909 2016-05-05

Publications (2)

Publication Number Publication Date
TW201740529A true TW201740529A (zh) 2017-11-16
TWI688068B TWI688068B (zh) 2020-03-11

Family

ID=60244062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124957A TWI688068B (zh) 2016-05-05 2016-08-05 整合扇出型封裝及其製造方法

Country Status (3)

Country Link
US (3) US10068853B2 (zh)
CN (1) CN107346766B (zh)
TW (1) TWI688068B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692819B (zh) * 2018-08-30 2020-05-01 力成科技股份有限公司 半導體封裝及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141276B2 (en) * 2016-09-09 2018-11-27 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof
US10490493B2 (en) * 2016-12-30 2019-11-26 Innolux Corporation Package structure and manufacturing method thereof
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10283461B1 (en) 2017-11-22 2019-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure and method forming same
KR102028715B1 (ko) * 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
KR102450570B1 (ko) 2018-10-02 2022-10-07 삼성전자주식회사 반도체 패키지
US11189521B2 (en) * 2018-10-30 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing redistribution circuit structures using phase shift mask
KR102530322B1 (ko) 2018-12-18 2023-05-10 삼성전자주식회사 반도체 패키지
CN109835870B (zh) * 2019-02-19 2020-12-11 厦门大学 一种mems器件与asic处理电路ic的集成封装方法和结构
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
KR20200122153A (ko) * 2019-04-17 2020-10-27 삼성전자주식회사 반도체 패키지
US11018067B2 (en) * 2019-05-22 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
CN112736072B (zh) * 2019-10-28 2024-02-09 光宝光电(常州)有限公司 发光模组及其制造方法
KR20220161767A (ko) * 2021-05-31 2022-12-07 삼성전자주식회사 반도체 패키지 장치
US20230067313A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
KR100434201B1 (ko) * 2001-06-15 2004-06-04 동부전자 주식회사 반도체 패키지 및 그 제조 방법
JP4182189B2 (ja) * 2001-12-07 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US7199459B2 (en) * 2003-01-22 2007-04-03 Siliconware Precision Industries Co., Ltd. Semiconductor package without bonding wires and fabrication method thereof
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
WO2005081312A1 (ja) * 2004-02-24 2005-09-01 Ibiden Co., Ltd. 半導体搭載用基板
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
US7036618B2 (en) * 2004-07-01 2006-05-02 Cnh America Llc Hood assembly
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
US7442581B2 (en) * 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
TWI387074B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 晶粒堆疊結構及其形成方法
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8273604B2 (en) * 2011-02-22 2012-09-25 STAT ChipPAC, Ltd. Semiconductor device and method of forming WLCSP structure using protruded MLP
US20130040423A1 (en) * 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692819B (zh) * 2018-08-30 2020-05-01 力成科技股份有限公司 半導體封裝及其製造方法

Also Published As

Publication number Publication date
CN107346766B (zh) 2021-05-18
CN107346766A (zh) 2017-11-14
US20170323853A1 (en) 2017-11-09
US20200118934A1 (en) 2020-04-16
TWI688068B (zh) 2020-03-11
US11133265B2 (en) 2021-09-28
US20180374797A1 (en) 2018-12-27
US10068853B2 (en) 2018-09-04
US10510673B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
TW201740529A (zh) 整合扇出型封裝及其製造方法
US11205604B2 (en) Semiconductor package including a thermal conductive layer and method of manufacturing the same
US9653397B2 (en) Semiconductor package and method of manufacturing the same
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
TWI700794B (zh) 整合扇出型封裝體及其製造方法
TWI402954B (zh) Assembly board and semiconductor module
TW201733058A (zh) 重佈線路結構
TW201742203A (zh) 整合扇出型封裝及其製造方法
US10403567B2 (en) Fabrication method of electronic package
US11488911B2 (en) Flip-chip package substrate
US20220230948A1 (en) Embedded semiconductor packages and methods thereof
US11804444B2 (en) Semiconductor package including heat dissipation structure
US11670568B2 (en) Semiconductor device and semiconductor package having the same
US10772205B1 (en) Circuit board, semiconductor device including the same, and manufacturing method thereof
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
TW202107573A (zh) 半導體封裝結構及其製造方法
TWI631683B (zh) 封裝結構及其製作方法
TWI834469B (zh) 半導體封裝及其製造方法
KR20200039884A (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
US20230105942A1 (en) Semiconductor package and method of fabricating the same
US20230260886A1 (en) Electronic package and manufacturing method thereof
TW202230666A (zh) 半導體封裝