Nothing Special   »   [go: up one dir, main page]

TW201712801A - 將電子構件有故障的晶胞絕緣的方法及具有自動絕緣的晶胞的電子構件 - Google Patents

將電子構件有故障的晶胞絕緣的方法及具有自動絕緣的晶胞的電子構件 Download PDF

Info

Publication number
TW201712801A
TW201712801A TW105127845A TW105127845A TW201712801A TW 201712801 A TW201712801 A TW 201712801A TW 105127845 A TW105127845 A TW 105127845A TW 105127845 A TW105127845 A TW 105127845A TW 201712801 A TW201712801 A TW 201712801A
Authority
TW
Taiwan
Prior art keywords
electronic component
unit cell
terminals
cell
cells
Prior art date
Application number
TW105127845A
Other languages
English (en)
Other versions
TWI701764B (zh
Inventor
史堤方 史瓦格
約翰尼斯 肯特納
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201712801A publication Critical patent/TW201712801A/zh
Application granted granted Critical
Publication of TWI701764B publication Critical patent/TWI701764B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種將電子構件(200)有故障的晶胞(210)絕緣的方法，包括以下步驟：在一半導體基材(280)上產生晶胞(210)(步驟100)；在該晶胞(210)和至少二個端子(220)(230)之間產生電連接部(步驟110)；將一聚合物層施到該電子構件(200)上(步驟120)；將一測量電壓施加到該二端子(220)(230)，如此當有晶胞(210)有故障時，至少該電連接部之一由於在有故障的晶胞(210)的區域的聚合物層分解而露出(步驟150)；將該露出的電連接部選擇性地蝕刻掉(步驟160)；將該聚合物層除去(步驟170)。 此外還關於一種電子構件(200)，其具有在一半導體基材(280)上的數個晶胞(210)，其中各晶胞(210)各有一個具有至少二個端子(220)(230)的電連接部，其特徵在： 該晶胞(210)有故障的情形時，其接到至少一端子(220)(230)的電連接部中斷。 (圖1)

Description

將電子構件有故障的晶胞絕緣的方法及具有自動絕緣的晶胞的電子構件
本發明關於電子構件的有故障的晶胞(Zelle，英：cell)絕緣的方法及一電子構件，其有故障的晶胞可自身絕緣。
電子構件，如側功率開關或GaN電晶體可在一矽基材上廉價地製造。基材在實際上絕不會沒有缺陷，且在各部分程序時會發生故障，在電子構件一種常發生的故障為短路，其中承載電流的端子在晶片那一側由於基材或程序瑕疵而迫連接。具有這種故障的構件在實際上不能使用，必須篩選擇，為此，該電子構件在切分前或封裝須著色(inken)。
此處的缺點為：整個電子件化須篩選擇，雖然短路大多只侷限於一個或少許晶胞。
本發明的目的在將有功能的電子構件的產率提高。
本發明的用於將一電子構件有故障的晶胞絕緣的方法包含：在一半導體基材上產生晶胞，電子構件包含數個晶胞(它們連製造之容許誤差都相同)，這些晶胞有數個同類的個別元件，例如功率電晶體或電 容器或DRAM。「同類」表示相同構造類型的個別元件。將這些晶胞與至少二個端子或導線連接成導電方式，將一區合物層(特別是可熱分解的聚合物層)施到此電子構件上，此方法另外還包含施加一測量電壓到該至少二個端子，如此當存在有瑕疵的晶胞時，可將電連接部之一藉著將有缺陷的晶胞的區域的聚合物層分解而露空，將該至少一露空的電連接部選擇性地蝕刻，然後將剩餘的聚合物層除去。
此處的優點為：在製造時，可將有瑕疵的晶胞用簡單方式在該電子構件上絕緣，如此該構件不須整個篩選掉。
在一進一步特點中，產生至少二個接觸面以施加測量電壓。它們利用光刻板術(Photolithographie)和蝕刻步驟產生。
此處的優點為：接點的接觸很順手。
在另一設計中，晶胞利用一控制電壓關掉。
此處的優點為：晶胞也可具有活性的個別元件，換言之，為自身導通的構件，如功率電晶體，如不用此方式，也可使用自身斷路的構件。
此電子構件有數個晶胞，其中各晶胞各有至少二個電子連接部與至少二個端子連接。
依本發明在晶胞故障的情形，將接到至少一個端子的電連接斷路。
在此有利的一點為，即使有些晶胞故障，該電構件仍能使用，不必篩選掉。
在一進一步特點，電子構件的晶胞種類相同。
在此的優點為：電子元件可用於高功率用途。
在一進一步特點中，晶胞具有功率電晶體，特別HEMT。
此處的優點為：如此可產生具有高功率相容性的功率開關。
在又一實施例中，晶胞包含電容器。
在此的優點為：晶胞也可具有被動構件。
在再一實施例，晶胞包含DRAM，此處優點為：受損的區域可有效絕緣。
在一進一步特色，該電連接的斷路具有一特性形式。
此處的優點為：利用斷路之電連接部的邊緣走勢可斷定故障的種類以及其溫度。
在另一實施例，半導體基材具有氮化鎵。
其他優點見於以下實施例的說明或申請專利範圍的附屬項。
本發明利用以下實施例及附圖說明。
(100)‧‧‧程序步驟：在半導體上產生晶胞
(110)‧‧‧程序步驟：將晶胞和端子連接
(120)‧‧‧程序步驟：施覆聚合物層
(130)‧‧‧程序步驟：產生至少二個接觸面
(140)‧‧‧程序步驟：將常閉的功率電晶體關掉
(150)‧‧‧程序步驟：施測量電壓到端子
(160)‧‧‧程序步驟：將鬆開的端子選擇性蝕刻
(170)‧‧‧程序步驟：除去聚合物層
(200)‧‧‧電子構件
(210)‧‧‧晶胞
(220)‧‧‧源極端子
(230)‧‧‧排極端子
(250)‧‧‧第一接觸面
(260)‧‧‧第二接觸面
(270)‧‧‧故障位置
(280)‧‧‧半導體基材
(300)‧‧‧電子構件
(310)‧‧‧晶胞(正常者)
(320)‧‧‧晶胞(故障者)
(330)‧‧‧短路
(380)‧‧‧半導體基材
圖1係將一電子構件的故障晶胞絕緣的方法，圖2係在製造時電子構件的上視圖，圖3係製造程序結束後的電子構件上視圖。
圖1顯示將一電子構件的故障晶胞絕緣的方法。此方法以步驟(100)開始，其中晶胞在一半導體基材上產生。在此，電子構件包含數個(特別是並聯的)晶胞。在此，電構件的晶胞功能相同，要產生這些晶胞， 係利用標準程序。在一隨後的步驟(110)，晶胞與至少二個端子作導電連接，該二端子係為在電子構件操作中的導電端子。在一隨後的步驟(120)中，將一種可熱分解的聚合物層(例如可熱分解的聚合物TDP)施到電子構件上。在一隨後的步驟(150)將一測量電壓施加到該至少二個端子，其中將接觸手段(特別是探針)穿過聚合物層，直到與端子造成電接觸為止。在此，測量電壓產生一電流，流過晶胞。如果晶胞完好，則會流過一預定之漏電流，此預電漏電產生小小的熱量，在自導通電晶體的情形，該電晶體須利用該控制電壓(它經一第三接點通入)斷路。但如果晶胞有故障，則流過較高的漏電流，它和故障有關地產生高熱能。在這類晶胞常常發生的故障為短路。在此，在故障情形產生的熱能比在完好的晶胞大數倍，特別是十倍。這種產生的熱能因此提高晶胞溫度，可能因此會損壤或玻壞晶胞。
因此測量電壓選設成使得在短路的晶胞中的產生的熱量足夠將晶胞溫度提高到夠高，以達到或超過聚合物的分解溫度，換言之，晶胞的溫度超出超過聚合物的分解溫度，因此在有故障的晶胞的區域中的電連接鬆開。在此，聚合物的分解溫度須在鋁的玻壞溫度(熔點)以下。因為電構件的大多電連接部都有鋁。因此使用的聚合物的分解溫度在600℃以下，特別是在200°~300℃範圍。另一變更方式，該電構件的電連接部可由銅構成，如此聚合物的分解溫度在1000℃以下。在隨後的步驟(160)中，將該鬆開的電聯接部選擇性地蝕刻，例如利用濕化學方式的鋁蝕刻溶液(ANPE)或用乾化學方式用電漿程序。在此，聚合物的作用為蝕刻護罩。換言之，電連接部(亦稱為導電鍍金屬部)在不再有聚合物的位置或由於故障而受高溫度負荷的位置就被除去。在一隨後的步驟(170)，剩下的聚合 物層，舉例而言，藉加熱到該分溫度(約200~300℃)以上而除去。因此在電子構件上有故障的晶胞就絕緣。換言之，在終產品或晶片上的有故障的晶胞保持絕緣。
本發明的方法主要適合矽與氮化鎵功率電電子技術的功率電子側構件如LDMOS，但也適合製造如矽電容器或DRAM的構件。
此方法也可用於矽基體上的垂直電晶體，如SiIGBT、Si-MocFet或在矽基材上的如SiC-MosFet、SiC-JFet。但在此，該方法須在晶圓前側上實施。
在一實施例，該晶胞具有自身斷路的功率電晶體，換言之，該功率電晶體為常開路者。在此情形，該二端子表示排極端子和源極端子。
在另一實施例中，該晶胞具有主動個別元件或構件。它們在正常操作係自動導通者，這類主動構件，例如為自動導通的功率電晶體。換言之，該功率電晶體為常閉路者。在此情形中，在步驟(120)之後及步驟(150)之前作另一步驟(140)，其中該功率電晶體或功率電晶體晶胞利用一負控制電壓(一般為一閘電壓)關掉。
因此要實施此方法和是否所用的功率電晶體在起始狀態自動導或自動斷路無關。在自動導的情形，只須確認閘控制電壓(例如利用一第三針)施加，如此在實施本發明方法，功率電晶體就關掉。這表示控制電壓選設成使構件關掉。
還可視需要在步驟(120)後的一道步驟中至少產生二個接觸面，俾使接觸手段較容易接觸到端子(主要是排極端子源極端子)，或接觸得較佳，為此將端子上設的二個位置的聚合物除去。
在另一實施例中，晶胞包含電容器或DRAM。
圖2顯示在本發明方法中步驟(150)結束後時電子構件(200)的上視圖。舉例而言，電子構件(200)有三個具功率電晶體的晶胞(210)。在此，這些晶胞(210)設在一半導體基材(280)(例如氮化鎵或矽)，且在此實例中互相並聯或平行電線。各晶胞(210)與一源極端子(220)及排極端子(230)呈導電連接。電子構件(210)同樣可視需要有第一及第二接觸面(250)(260)，在下晶胞(210)中，舉例而言顯示一故障位置(270)例如短路。
圖3顯示本發明方法結束後的電子構件(300)，電子構件(300)例如有三個具並聯之功率電晶體的晶胞，它們設在一半導體基材(380)上，電子構件(300)在此有二個原封不動的晶胞(310)和一個有短路(330)的絕緣晶胞(320)(其中接到排極端子和源極端子的連線中斷)。
在另一實施例中，晶胞包含具高電子運動性的功率電晶體，例如HEMTe，在此功率電晶體在晶胞互相並聯，如此可迅速產生功率開關。
(100)‧‧‧程序步驟：在半導體上產生晶胞
(110)‧‧‧程序步驟：將晶胞和端子連接
(120)‧‧‧程序步驟：施覆聚合物層
(130)‧‧‧程序步驟：產生至少二個接觸面
(140)‧‧‧程序步驟：將常閉的功率電晶體關掉
(150)‧‧‧程序步驟：施測量電壓到端子
(160)‧‧‧程序步驟：將鬆開的端子選擇性蝕刻
(170)‧‧‧程序步驟：除去聚合物層

Claims (10)

  1. 一種將電子構件(200)有故障的晶胞(210)絕緣的方法，包括以下步驟：在一半導體基材(280)上產生晶胞(210)(步驟100)；在該晶胞(210)和至少二個端子(220)(230)之間產生電連接部(步驟110)；將一聚合物層施到該電子構件(200)上(步驟120)；將一測量電壓施加到該二端子(220)(230)，如此當有晶胞(210)有故障時，至少該電連接部之一由於在有故障的晶胞(210)的區域的聚合物層分解而露出(步驟150)；將該露出的電連接部選擇性地蝕刻掉(步驟160)；將該聚合物層除去(步驟170)。
  2. 如申請專利範圍第1項之方法，其中：至少產生二個接觸面(250)(260)以施到該測量電壓。
  3. 如申請專利範圍第1或第2項之方法，其中：該晶胞(210)利用一控制電壓關掉。
  4. 一種電子構件(200)，其具有在一半導體基材(280)上的數個晶胞(210)，其中各晶胞(210)各有一個具有至少二個端子(220)(230)的電連接部，其特徵在：該晶胞(210)有故障的情形時，其接到至少一端子(220)(230)的電連接部中斷。
  5. 如申請專利範圍第4項之電子構件，其中：該晶胞(210)係相同方式者。
  6. 如申請專利範圍第4或第5項之電子構件，其中： 該晶胞(210)具有功率電晶體。
  7. 如申請專利範圍第4或第5項之電子構件，其中：該晶胞(210)包含電容器。
  8. 如申請專利範圍第4或第5項之電子構件，其中：該晶胞(210)包含DRAM。
  9. 如申請專利範圍第4或第5項之電子構件，其中：該電連接部的中斷具特性形式。
  10. 如申請專利範圍第4或第5項之電子構件，其中：該半導體基材(280)有氮化鎵。
TW105127845A 2015-09-01 2016-08-30 將電子構件有故障的晶胞絕緣的方法及具有自動絕緣的晶胞的電子構件 TWI701764B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015216694.5 2015-09-01
DE102015216694.5A DE102015216694B3 (de) 2015-09-01 2015-09-01 Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen

Publications (2)

Publication Number Publication Date
TW201712801A true TW201712801A (zh) 2017-04-01
TWI701764B TWI701764B (zh) 2020-08-11

Family

ID=56889808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127845A TWI701764B (zh) 2015-09-01 2016-08-30 將電子構件有故障的晶胞絕緣的方法及具有自動絕緣的晶胞的電子構件

Country Status (3)

Country Link
CN (1) CN106531695B (zh)
DE (1) DE102015216694B3 (zh)
TW (1) TWI701764B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019210032A1 (de) * 2019-07-05 2021-01-07 Robert Bosch Gmbh Halbleiterbauelement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19519477C2 (de) * 1995-05-27 1998-07-09 Bosch Gmbh Robert Integrierte Schaltung mit thermischem Überlastschutz, insb. geeignet für KfZ-Zündspulenansteuerung
JP2002158336A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp 半導体集積回路
US6680213B2 (en) * 2001-04-02 2004-01-20 Micron Technology, Inc. Method and system for fabricating contacts on semiconductor components
DE102005007423B3 (de) * 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
DE102005029784A1 (de) * 2005-06-24 2007-01-11 Siemens Ag Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
CN104242257A (zh) * 2013-06-20 2014-12-24 沈阳工业大学 一种环网柜单元间协同保护的方法和装置
KR102208918B1 (ko) * 2013-10-22 2021-01-29 삼성디스플레이 주식회사 유기발광표시장치

Also Published As

Publication number Publication date
CN106531695B (zh) 2021-06-29
DE102015216694B3 (de) 2016-09-29
CN106531695A (zh) 2017-03-22
TWI701764B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
US8790989B2 (en) Modularized three-dimensional capacitor array
KR100869746B1 (ko) 반도체 소자의 누설전류 모니터링 테그 및 그 제조방법
EP3293761B1 (en) Semiconductor device and fabrication method thereof
US7867804B2 (en) Semiconductor device and method for fabricating the same
TWI449156B (zh) 半導體裝置及其形成方法
CN102194795B (zh) 金属层下介电层测试结构
TW201712801A (zh) 將電子構件有故障的晶胞絕緣的方法及具有自動絕緣的晶胞的電子構件
US10366921B2 (en) Integrated circuit structure including fuse and method thereof
US20100327400A1 (en) Fuse structure and fabrication method thereof
CN103794549A (zh) 半导体结构的形成方法
US20130056846A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5379586B2 (ja) 電池短絡部除去装置及び方法
TW201115718A (en) Electrostatic discharge protection device
CN105762137B (zh) 熔丝结构以及其监控方式
CN104051417B (zh) 电熔丝结构及其形成方法
CN104701295A (zh) 电熔丝结构及其形成方法
TWI688072B (zh) 半導體積體電路裝置
TWI715895B (zh) 半導體結構及其製造方法
US8860177B2 (en) Semiconductor device and method for manufacturing the same
JP7126528B2 (ja) 半導体チップ
KR20080002504A (ko) 반도체 소자의 리페어 방법
CN102623431B (zh) 半导体器件
KR100762900B1 (ko) 반도체 소자의 퓨즈 박스 형성방법
KR100950750B1 (ko) 반도체 소자의 퓨즈 박스
JPWO2014203881A1 (ja) 炭化珪素半導体素子の製造方法