Nothing Special   »   [go: up one dir, main page]

TW201436101A - 形成無凹陷連線結構的方法 - Google Patents

形成無凹陷連線結構的方法 Download PDF

Info

Publication number
TW201436101A
TW201436101A TW102127127A TW102127127A TW201436101A TW 201436101 A TW201436101 A TW 201436101A TW 102127127 A TW102127127 A TW 102127127A TW 102127127 A TW102127127 A TW 102127127A TW 201436101 A TW201436101 A TW 201436101A
Authority
TW
Taiwan
Prior art keywords
layer
metal
oxygen
forming
rich
Prior art date
Application number
TW102127127A
Other languages
English (en)
Other versions
TWI495043B (zh
Inventor
Chao-Hsien Peng
Hsiang-Huan Lee
Shau-Lin Shue
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201436101A publication Critical patent/TW201436101A/zh
Application granted granted Critical
Publication of TWI495043B publication Critical patent/TWI495043B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

形成一連線結構的方法，包括形成一介電材料層於一半導體基底上。一富氧層形成於介電材料層上。圖案化介電材料層及富氧層，以形成多個接觸窗在半導體基底中。一阻障層形成於接觸窗中及介電材料層上，並使得富氧層的一部份暴露出來。一金屬層形成於阻障層上，及富氧層之暴露部分上，其中金屬層填入接觸窗中。半導體基底在一預定溫度範圍及一預定壓力下退火，使得富氧層之暴露部分轉化成一金屬氧化物終止層。

Description

形成無凹陷連線結構的方法
本發明係有關於一種連線結構的製造方法，特別是有關於一種無凹陷連線結構的製造方法。
在製造半導體裝置時，會利用金屬線，以電性連接元件或導線。在近幾年，由於半導體裝置需要更高的積集度及更好的效率，銅具有優異的電性特性，比如導電性，所以銅常做為金屬線的選用材料。
銅金屬線不容易透過一蝕刻製程進行圖案化，比如運用在形成鋁金屬線的減去法圖案化製程，因此銅金屬層係透過一鑲嵌製程進行圖案化。在一多層金屬層結構中，同時形成接觸窗連接上/下金屬層，及一上層金屬層的鑲嵌製程，已被廣泛的使用。
第1圖為習知在半導體裝置上，形成一簡化的連線結構的部分剖面圖。如圖所示，一圖案化介電層54形成於半導體基底50的上表面。形成於圖案化介電層54的開口之間為金屬線55。一銅製成的金屬層56，例如形成在金屬線55及圖案化介電層54上。在後續製程中，金屬層將蝕刻以在下 層金屬線上形成金屬接觸窗。雖然未繪示於第1圖中，一阻障金屬薄膜層可以沉積，並形成在金屬線55及/或金屬接觸窗的內壁。阻障金屬薄膜的功用在於：當金屬線及/或金屬接觸窗形成時，防止銅原子擴散進入介電層54中。同時如第1圖所示，透過一典型的微影製程，形成一圖案化光阻層於金屬層56上。所述微影製程可以包括一系列製程，比如光阻塗佈，曝光，及顯影。
然而，習知銅金屬線的形成有很多的問題。其中一個問題是對準誤差問題。在裝置特徵或圖案曝光的製程中，與後續將形成的薄膜層對準，是非常重要的。裝置尺寸愈小，在後續疊加的薄膜層中，對彼此的對準的精準度要求愈加嚴格。在第2圖中，接著的金屬層56蝕刻，以形成金屬接觸窗60，其中圖案化的光阻層58係作為一罩幕，接觸窗凹陷VR可以形成於金屬接觸窗60，及對應下方金屬線其中之一的接合處。當金屬接觸窗60與對應下方金屬線其中之一連接，而沒對準(比如朝向一邊偏移)對應下方金屬線時，即可能造成接觸窗凹陷。此對準誤差可能歸咎於，比如在微影製程中罩幕層的對準誤差失效。歸因於此對準誤差，接觸窗凹陷的形成，在習知銅蝕刻方式中，成為一個嚴重的問題，並導致不穩定的良率，且降低裝置的可靠度。
根據本案一實施例，一種形成一連線結構的方法，包括形成一介電材料層於一半導體基底上。一富氧層 (oxygen-rich layer)形成於所述介電材料層上。圖案化所述介電材料層及所述富氧層，以形成多個接觸窗在所述半導體基底中。一阻障層形成於所述接觸窗中及所述介電材料層上，並使得所述富氧層的一部份暴露出來。一金屬層形成於所述阻障層上，及所述富氧層之所述暴露部分上，其中所述金屬層填入所述接觸窗中。所述半導體基底在一預定溫度範圍及一預定壓力下退火，使得所述富氧層之所述暴露部分轉化成一金屬氧化物終止層。
根據另一實施例，一種形成一連線結構的方法包括提供多個導電特徵在一半導體基底中。一介電材料層形成在所述導電特徵上。一富氧氧化物層形成於所述介電材料層上。圖案化所述介電材料層及所述富氧氧化物層，以形成多個接觸窗於所述半導體基底中，其中每一所述接觸窗大致上對準所述導電特徵對應的其中之一。一阻障層形成在所述接觸窗中，及在所述介電材料層上，並使得所述富氧氧化物層的一部份暴露出來。一銅合金層形成在所述阻障層上及所述富氧氧化物層中的所述暴露部分上，其中所述銅合金層填入所述接觸窗中。所述半導體基底進行退火，以隔離金屬氧化物與所述銅合金層之表面，並形成一金屬氧化物蝕刻終止層。
根據再一實施例，一半導體結構包括多個導電特徵，埋入於一半導體基底上的一介電材料層中。所述結構更包括多個金屬特徵埋入於所述介電材料層中，其中每一所述金屬特徵大致對準所述導電特徵對應的其中之一。所述結構 也包括一金屬氧化物終止層，配置在所述接觸窗及每一所述金屬特徵的溝渠結合點。
2‧‧‧方法
4，6，8，10，12，14‧‧‧方塊
50‧‧‧半導體基底
54‧‧‧圖案化介電層
55‧‧‧金屬線
56‧‧‧金屬層
58‧‧‧光阻層
60‧‧‧金屬接觸窗
VR‧‧‧接觸窗凹陷
100‧‧‧半導體基底
105‧‧‧基底
110‧‧‧介電材料層
120‧‧‧導電特徵
130‧‧‧第一阻障層
140‧‧‧富氧層
145‧‧‧低介電係數材料層
150‧‧‧第一圖案化光阻層
160‧‧‧第一開口
170‧‧‧接觸窗
175‧‧‧第二阻障層
177‧‧‧暴露部分
190‧‧‧金屬層
210‧‧‧退火
217‧‧‧第二圖案化光阻層
219‧‧‧第二開口
220‧‧‧金屬氧化物終止層
250‧‧‧金屬特徵
VR‧‧‧接觸窗凹陷
FR‧‧‧無凹陷結構
藉由後述之詳細說明並伴隨相關圖式，本說明書的實施例可以被充分了解。然必須強調的是，根據本技術領域的標準實務，許多特徵無法依照規定比例繪出。事實上，為了更清楚地討論，許多特徵的尺寸可以任意增加或減少。
第1圖及第2圖為習知半導體裝置中，一連線結構的部分剖面圖。
第3圖為根據本發明多個實施例中一半導體裝置中，一連線結構製造方法的流程圖。
第4圖至第10圖為根據本發明多個實施例中一半導體裝置中，一連線結構製造方法各階段的部分剖面圖。
後續的說明書中，將陳述一些特定的詳細內容，用以讓本發明之實施例能更完整的理解。然而，熟習此技藝者應該認可，本發明之實施例亦可以不依照這些特定詳細內容而實施。在某些實例中，常見的結構或製程不會詳細贅述，以避免對本發明實施例產生不必要的混淆。
參照本案說明書的全文中，”一個實施例”或”一實施例”表示有關於此實施例所描述的詳細特徵，結構或特性，包含於本發明的至少一實施例中。因此，在本說明全文中，在多處所陳述的慣用片語”在一個實施例中”或”在一實施例中”，並非必然意指同一實施例。此外，在一個或多個實施例 中，這些詳細的特徵，結構或特性，可以任何適當的方式結合。可以理解的是，後述之圖式並非依照比例繪製，更確切的說，這些圖式僅為實例之示意圖。
第3圖為依照本發明的多個觀點之一半導體裝置中，一連線結構製造方法2之流程圖。請參照第3圖，方法2包括方塊4，其中一介電材料層形成於一半導體基底上。方法2包括方塊6，其中一富氧層形成在所述介電材料層上。方法2包括方塊8，其中介電材料層及富氧層經過圖案化，在半導體基底中形成多個接觸窗。方法2包括方塊10，其中一阻障層形成在接觸窗中，及介電材料層上，並讓部分富氧層暴露出來。方法2包括方塊12，其中一金屬層形成於阻障層上，及富氧層暴露的部分上，其中金屬層填滿接觸窗。方法2包括方塊14，其中半導體基以一預定溫度及一預定壓力進行退火，使得富氧層暴露的部分轉換成一金屬氧化阻障層。
可以理解的是，可以進行額外的製程，在第3圖所示的方塊4-14之前，期間或之後，以完成連線結構的製造，但為了簡化說明，這些額外的製程在此不再詳細討論。
第4圖至第9圖為根據第3圖中方法2的實施例，一連線結構各製造階段的部分剖面圖。可以理解的是，為了讓本發明的發明觀點可以更容易了解，第4-9圖已經過簡化。可以理解的是，此處所描述的材料，幾何形狀，尺寸，結構及製程參數，僅為舉例說明，並非用來限定或解釋本發明的權利請求範圍。一旦知悉本說明書之內容，熟習此技藝者可以輕易地進行更動與潤飾。
請參照第4圖，提供一半導體基底100在一基底105上。半導體基底105包括矽。可以更動的或可以附加的是，基底105可以包括其他半導體元素，比如鍺。基底105可以包括一半導體組成物，比如碳化矽，砷化鎵，砷化銦及磷化銦。基底105也可以包括一半導體合金，比如矽鍺，矽鍺碳，鎵砷磷及鎵銦磷。在一個實施例中，基底105包括一磊晶層。舉例來說，基底105可以具有一磊晶層覆蓋在一整塊半導體上。此外，基底105可以包括絕緣層上有矽(SOI)結構。舉例來說，基底105包括一埋氧化物層(BOX)，係以一製程形成，比如氧離子植入隔離製程(SIMOX)，或其他適合的技術，比如晶圓接合與研磨。基底105也包括多個P型摻雜區域及/或N型摻雜區域，藉由一製程而形成，比如離子植入及/或擴散。這些摻雜區域包括N型井，P型井，淺摻雜區域(LDD)，重摻雜源極及汲極(S/D)，及各種通道摻雜形狀，這些摻雜區域配置以形成各種積體電路裝置，比如一互補式金屬氧化物半導體場效電晶體(CMOSFET)，影像感測器，及/或發光二極體(LED)。基底105可以還包括其他功能的特徵，比如一電阻或一電容，形成於基底中或基底上。基底105更包括橫向隔離特徵，用以分隔形成於基底105上的各種裝置。在一實施例中，淺溝渠絕緣(STI)特徵，用以作為橫向隔離。各種積體電路元件可以更包括其他的特徵，比如配置於源極/汲極上的矽化物，及覆蓋於通道上的閘極堆疊。
半導體結構100亦可以包括多個介電層及導電特徵，整合以形成一連線結構，並配置用以連接各個P型及N 型摻雜區域及其他功能特徵(比如閘極電極)，而構成一功能性積體電路。在一實例中，半導體結構100可以包括連線結構的一部分，且同時參照如基底105結構。後續將進一步描述半導體結構。
如上所述，半導體結構100包括一連線裝置。連線裝置包括一多層連線(MLI)結構及一內層介電結構，與多層連線結構整合，以提供一電性線路，連結基底105中的各種裝置，至輸入/輸出電源及訊號。連線結構包括各種金屬線，接點及接觸窗特徵(或接觸窗插塞)。金屬線提供水平的電性線路。接點提供矽基底與金屬線見的垂直連接，而接觸窗特徵提供不同金屬層間金屬線的垂直連接。
典型的導電特徵120繪示於第4圖中以作為實例說明。在一實施例中，導電特徵120包括連線結構的一部份，導電特徵120形成於介電材料層110中。舉例來說，導電特徵120包括一接點，一金屬接觸窗或一金屬線。在此例子中，導電特徵120更可以用一第一阻障層130包圍，以防止擴散及/或提供材料的黏合。導電特徵120可以包括鋁(Al)，銅(Cu)，或鎢(W)。第一阻障層130可以包括氮化鈦(TiN)，氮化鉭(TaN)，氮化鎢(WN)，氮化矽鈦(TiSiN)，或氮化矽鉭(TaSiN)。導電特徵120及第一阻障層130係以一製程形成，此製程包括微影，蝕刻及沉積。在另一實施例中，導電特徵120包括一電容的電極，一電阻或一電阻的一部份。可替代的是，導電特徵130包括一摻雜區域(比如是一源極或一汲極) 或一閘極電極。在另一實施例中，導電特徵120為矽化物特徵配置於對應的源極，汲極或閘極電極。矽化物特徵可以藉由一自動對準矽化物(salicide)技術形成。
介電材料層110包括一介電材料層，比如氧化矽，氮化矽，具有介電係數(k)低於熱氧化矽的一介電材料層(後續以一低介電係數材料層稱之)，或某些其他適合的介電材料層。在各種實施例中，低介電係數材料可以包括，比如氟矽氧玻璃(FSG)，碳摻雜氧化矽，幹凝膠，氣凝膠，氟化非晶碳，二甲苯塑膠，二苯並環丁烯樹脂(BCB)，SiLK(Dow Chemical,Midland,Michigan)，聚醯亞胺，及/或其他材料。在另一實施例中，低介電係數材料可以包括一極低介電係數材料(XLK)。在另一實施例中，低介電係數材料層包括一多孔型已知Dow Corning稱為FOX(流動氧化物)的介電材料，其係基於氫倍半矽氧烷(HSQ)。形成介電材料層110的製程可以運用旋轉塗佈或化學氣相沉積(CVD)。在一實例中，一化學機械研磨(CMP)製程可以用來進一步平坦化介電材料層110的頂面。
請繼續參照第4圖，一富氧層140形成於介電材料層110上。富氧層140可以藉由一製程形成，比如化學氣相沉積(CVD)，物理氣相沉積(PVD)，及原子層沉積(ALD)。在一典型的實施例中，富氧層140包括一氧化層具有氧元素於其中，並具有厚度小於約5奈米。在某些實施例中，低介電係數材料層145形成於富氧層140上，且具有厚度小於約2奈米。
同樣如第4圖所繪示，一第一圖案化光阻層150形成於富氧層140上，或在某些實施例中，在低介電係數材料層145上。第一圖案化光阻層150包括多個第一開口160，此開口160定義介電材料層110作為接觸窗的部分，並暴露出用於後續蝕刻的部分。特別的是，第一開口係對準對應的導電特徵120。在一實施例中，第一圖案化光阻層藉由一製程形成，包括塗佈，曝光，曝光後烘烤，及顯影。特別的是，光阻塗佈可以利用旋轉塗佈技術。在曝光的一實例中，塗佈的光阻層可以透過一具有預定圖案的光罩，選擇性地暴露於放射線光束中。在一實例中，放射光束包括紫外光。曝光製程可以更延伸至包括其他技術，比如一無光罩曝光或寫入製程。在曝光製程後，第一光阻層150進一步進行一熱烘烤製程，亦稱之為曝光後烘烤(PEB)。曝光後烘烤製程可以引發光阻層曝光的部分產生化學變化，此變化使得光阻在顯影液中具有更高的溶解度。此後，基底上的光阻層進行顯影，使得光阻曝光的部分溶解，且在顯影製程中清洗去除。因此，如第4圖所示，光阻層圖案化，以具有一個或多個第一開口160。上述的微影製程，只是表示有關一微影圖案化技術的一部份製程步驟。微影製程可以更包括其他的步驟，比如清洗及烘烤在適當的程序中。舉例來說，顯影後的光阻還可以進行烘烤，稱之為硬烘烤。
如第5圖所示，低介電係數材料層145，富氧層140及介電材料層110，利用圖案化光阻層150作為一蝕刻罩幕， 透過圖案化光阻層150的開口160進行蝕刻，而在介電材料層110中形成一個或多個接觸窗170，並使得對應導電特徵120至少部分暴露在接觸窗170中。介電材料層110在圖案或化光阻層150的開口160中暴露的部分，係藉由一蝕刻技術移除，此蝕刻技術比如，乾式蝕刻，濕式蝕刻或者其組成。在一實施例中，蝕刻製程利用一中濃度電漿系統，使用電容耦合電漿，或者一高濃度電漿蝕刻系統，使用電感螺旋波，或電子粒子共振迴旋加速(ECR)電漿二者擇一，其中暴露出的介電材料，藉由碳氟化合物電漿非等向性移除，以形成如第5圖所示接觸窗170。其他乾式蝕刻製程可以被替代使用。每一種乾式蝕刻中的蝕刻機制，可以具有一物理性基礎(例如，輝光放電濺射，或離子銑削)或一化學性基礎(例如，純電漿蝕刻)或者二者之組合(例如，反應式離子蝕刻或RIE)。濺射係仰賴入射高能離子的方向性之本質，以一高非等向性方式蝕刻。純電漿蝕刻，一化學性基礎蝕刻，對於罩幕材料及其下方薄膜層可以達到一非常高的選擇性，而典型地以一非等向性方式蝕刻。藉由結合物理性及化學性機制蝕刻，可以提供以可控制，具有適當選擇性的非等向性蝕刻。此後圖案化光阻層可以藉由一製程去除，此製程比如濕式剝離，或氧電漿灰化。在另一實施例中，在蝕刻製程中，可以利用一硬罩幕層作為一蝕刻罩幕，以圖案化介電材料層110。
請參照第6圖，一第二阻障層175形成於接觸窗170中，同時形成在低介電係數材料層145上，但不覆蓋多氧化 層140的部分177，使得多氧化層140該些部分暴露出來。多氧化層140的暴露部分177，係配置於對應接觸窗，及半導體裝置100中鑲嵌或連線結構的溝渠結合點。在一實施例中，第二阻障層175包括金屬，且電性導電，但不讓介電材料層110與欲填入接觸窗170的金屬層之間，產生內部擴散或反應。第二阻障層175包括難熔金屬，及其氮化物。在各種實例中，第二阻障層175包括氮化鈦，氮化鉭，鈷，氮化鎢，氮化矽鈦，氮化矽鉭或其組成。第二阻障層175可以包括多層薄膜。舉例來說，鈦薄膜及氮化鈦薄膜作為第二阻障層。第二阻障層175可以藉由選擇性沉積製程沉積形成，選擇性沉積製程比如物理氣相沉積(PVD)，化學氣相沉積(CVD)，有機金屬化學氣相沉積(MOCVD)及原子層沉積(ALD)，或其他適合的選擇性沉積技術。
請參照第7圖，金屬層190形成於第二阻障層175上，及富氧層140的暴露部分177上，其中金屬層190填入接觸窗170。金屬層190可以包括銅，鋁，鎢或其他適合的導電材料。在一具有加強蝕刻效應的典型實施例中，金屬層可以包括銅或銅合金，比如銅鎂(CuMg)，銅鋁(CuAl)，銅矽(CuSi)，銅錳(CuMn)，銅鈦(CuTi)，銅鎢(CuW)，銅鉭(CuTa)，銅鋯(CuZr)或銅鉬(CuMo)。在典型的較佳實施例中，錳在銅錳合金中的濃度約介於約0.5至約2的重量百分率(wt%)。在一實施例中，金屬層190包括藉由物理氣相沉積，沉積一銅層。在一實施例中，金屬層包括藉由物理氣相沉積，沉積一 銅種子層，及藉由電鍍形成銅層。在各種其他實例中，銅的沉積可以藉由其他技術達成，比如物理氣相沉積，化學氣相沉積，有機金屬化學氣相沉積，或電鍍。可以增加一銅回流製程，以強化銅填入的形狀。在某些實施例中，金屬層190可以藉由比如一化學機械研磨製程或一回蝕步驟，進行平坦化。
在本發明的一觀點中，如第8圖所示，在一退火製程210中，位於多氧化層140的暴露部分177，形成一金屬氧化物終止層220，藉由銅合金使金屬層190與其表面隔離。金屬氧化物終止層或金屬氧化物蝕刻終止層的功用，係作為一終止層，於後續製程中，終止金屬層190的蝕刻，避免蝕刻至金屬氧化物終止層220的下方。半導體裝置100受到退火製程210的影響，金屬元素及金屬氧化物(氧係存在於富氧層140中)，提供一良好的蝕刻終止層，在富氧層140暴露部分177的位置，將隔離金屬層190的表面。根據一典型的實施例，金屬元素比如是錳，鋁，鎂，鉭，鋯，鈦，鎢及鉬，當半導體裝置進行一熱退火製程時，在暴露部分177的位置隔離了金屬層190的表面，其中熱退火製程溫度介於約150度C至約400度C，氣體壓力約1托爾(Torr)至約760托爾之間，氣體比如是氮，氮/氫，氮/氧或氬。
請參照第9圖，一第二圖案化光阻層217具有第二開口219，形成於金屬層190上。形成第二圖案化光阻層217的微影技術，類似於先前討論形成第一圖案化光阻層150的 方法，因此在此不再贅述。第二圖案化光阻層形成於金屬層190上，以作為一蝕刻罩幕，且具有第二開口219，以暴露出金屬層190欲移除的區域。
在一實施例中，利用電漿蝕刻進行金屬蝕刻製程。通常，銅在電漿蝕刻製程中被視為較難蝕刻，主要是由於銅會與氯形成一蝕刻產物氯化銅(CuCl)，在低於一溫度範圍下，氯化銅相對式不揮發的。因此，以任何含有氯的蝕刻氣體，銅可能無法進行電漿蝕刻。所以，傳統用於形成鋁金屬線的削去蝕刻方式，可能無法達成銅的蝕刻。為了克服非揮發銅混合物，及使用一適當氣體組成，變成了銅電漿蝕刻的一大挑戰。在一實施例中，蝕刻氣體包括碳，氫，氧及氮。在另一實施例中，應用於銅電漿蝕刻的銅蝕刻氣體包括，含氫氣體，例如，CxHy，CxFy，CxHyFz或及其組成。下標x，y或z具有一數值大於0小於6。為了簡化說明，後續描述中下標x，y及z可以被忽略。在此實施例中，應用於銅電漿蝕刻的銅蝕刻氣體更包括一氧化碳與氧至少其中之一，及氮與氬至少其中之一。在一特別的實例中，含氫氣體的氣體流量從約1sccm至約100sccm之間；一氧化碳(或氧)的氣體流量介於約1sccm至約500sccm之間，且氮(或氬)的氣體流量介於約1sccm至約1000sccm之間。在此實例的較佳實施方式，電漿蝕刻溫度介於約20度C至約80度C。經實際導入實驗顯示銅錳合金具有較高的蝕刻速率。部分的實驗更顯示，此蝕刻速率是不含鎂銅金屬層蝕刻速率的約1.5至3倍。
圖案化金屬層190的方法以陳述如上，然而其他實施例將在此陳述。在一實施例中，一濕式蝕刻，可以選擇性或附加性的應用於圖案化金屬層190中。在另外一實施例中，當金屬層190包括其他適合的金屬，比如鋁或鎢，可能會使用其他的蝕刻氣體。在另一實施例中，一硬罩幕層，比如氧化矽，碳化矽，氮化矽，氮化鈦或氮化鉭，可以藉由一製程包括微影及蝕刻形成，以作為一蝕刻罩幕層。
如第10圖所示，金屬層190蝕刻後使得其位於低介電係數材料層145上的部分圖案化，以形成多個金屬特徵250。金屬特徵250，可以是金屬線，金屬接觸窗，或接觸窗特徵，以提供金屬線間的垂直電性線路。在一實施例中，每一金屬特徵250大致上對準導電特徵120對應的其中之一。蝕刻會停止在金屬氧化物終止層220，而不會蝕刻至下方的薄膜層，比如金屬特徵250下方的金屬層190，因此免除不必要的凹陷。縱使如第10圖所示的實施例中，金屬特徵250與下方金屬層190連接，由於相對於下方金屬層190之些微不對準偏移(例如，移位至一邊)，金屬氧化物終止層220依然可以防止下方金屬層190被蝕刻，而形成一無凹陷(recess free,RF)半導體結構。
本發明已以各種代表性實施例陳述於上。根據一實施例，一種形成一連線結構的方法，包括形成一介電材料層於一半導體基底上。一富氧層形成於所述介電材料層上。圖案化所述介電材料層及所述富氧層，以形成多個接觸窗在所 述半導體基底中。一阻障層形成於所述接觸窗中及所述介電材料層上，並使得所述富氧層的一部份暴露出來。一金屬層形成於所述阻障層上，及所述富氧層之所述暴露部分上，其中所述金屬層填入所述接觸窗中。所述半導體基底在一預定溫度範圍及一預定壓力下退火，使得所述富氧層之所述暴露部分轉化成一金屬氧化物終止層。
根據另一實施例，一種形成一連線結構的方法包括提供多個導電特徵在一半導體基底中。一介電材料層形成在所述導電特徵上。一富氧氧化物層形成於所述介電材料層上。圖案化所述介電材料層及所述富氧氧化物層，以形成多個接觸窗於所述半導體基底中，其中每一所述接觸窗大致上對準所述導電特徵對應的其中之一。一阻障層形成在所述接觸窗中，及在所述介電材料層上，並使得所述富氧氧化物層的一部份暴露出來。一銅合金層形成在所述阻障層上及所述富氧氧化物層中的所述暴露部分上，其中所述銅合金層填入所述接觸窗中。所述半導體基底進行退火，以隔離金屬氧化物與所述銅合金層之表面，並形成一金屬氧化物蝕刻終止層。
根據再一實施例，一半導體結構包括多個導電特徵，埋入於一半導體基底上的一介電材料層中。所述結構更包括多個金屬特徵埋入於所述介電材料層中，其中每一所述金屬特徵大致對準所述導電特徵對應的其中之一。所述結構也包括一金屬氧化物終止層，配置在所述接觸窗及每一所述金屬特徵的溝渠結合點。
在前述的詳細說明書中，特定典型的實施例以陳述於上。然而顯而易見地，在不脫離本發明所涵蓋的精神範圍內，熟習此技藝者可做各種的修改，結構，製程及變更。因此上述說明書及圖式，僅視為舉例說明而非限制。可以理解的是，在本發明所請求的權利範圍內，可以運用各種其他組合及環境，也可以進行修改與潤飾。
2‧‧‧方法
4，6，8，10，12，14‧‧‧方塊

Claims (10)

  1. 一種形成一連線結構的方法，包括：形成一介電材料層於一半導體基底上；形成一富氧層於該介電材料層上；圖案化該介電材料層及該富氧層，以形成多個接觸窗在該半導體基底中；形成一阻障層於該接觸窗中及該介電材料層上，並使得該富氧層的一部份暴露出來；形成一金屬層於該阻障層上，及該富氧層之該暴露部分上，其中該金屬層填入該接觸窗中；以及該半導體基底進行退火，在一預定溫度範圍及一預定壓力下，使得該富氧層之該暴露部分轉化成一金屬氧化物終止層。
  2. 如請求項1該之形成一連線結構的方法，更包括在圖案化該介電材料層及該富氧層，以形成該接觸窗之前，形成一低介電係數材料層於該富氧層上。
  3. 如請求項1所述之形成一連線結構的方法，其中該富氧層之該暴露部分係配置於該接觸窗周圍，及該半導體基底的溝渠部分。
  4. 如請求項1所述之形成一連線結構的方法，更包括蝕刻該金屬層，使得位於該富氧層上之該金屬層部分圖案化， 以形成多個金屬特徵，其中該金屬氧化物終止層終止該金屬特徵下方的該金屬層蝕刻。
  5. 一種形成一連線結構的方法，包括：提供多個導電特徵在一半導體基底中；形成一介電材料層在所述導電特徵上；形成一富氧氧化物層於該介電材料層上；圖案化該介電材料層及該富氧氧化物層，以形成多個接觸窗於該半導體基底中，其中每一該接觸窗大致上對準該導電特徵對應的其中之一；形成一阻障層在該接觸窗中，及在該介電材料層上，並使得該富氧氧化物層的一部份暴露出來；形成一銅合金層在該阻障層上及該富氧氧化物層中的該暴露部分上，其中該銅合金層填入該接觸窗中；以及該半導體基底進行退火，以隔離金屬氧化物與該銅合金層之表面，並形成一金屬氧化物蝕刻終止層。
  6. 如請求項5所述之形成一連線結構的方法，更包括在圖案化該介電材料層及該富氧氧化物層，以形成該接觸窗之前，形成一低介電係數材料層於該富氧氧化物層上。
  7. 如請求項5所述之形成一連線結構的方法，其中該富氧氧化物層之該暴露部分係配置於該接觸窗之結合點周圍，及該半導體基底的溝渠部分。
  8. 如請求項6所述之形成一連線結構的方法，其中該金屬氧化物蝕刻終止層形成於該接觸窗，及該半導體裝置的溝渠結合點。
  9. 如請求項5所述之形成一連線結構的方法，更包括蝕刻該銅合金層，使得位於該富氧氧化物層上之該銅合金層部分圖案化，以形成多個金屬特徵，其中每一該金屬特徵大致對準該導電特徵對應的其中之一，且其中該金屬氧化物終止層終止該金屬氧化物蝕刻終止層下方的該銅合金層蝕刻。
  10. 一半導體裝置，包括：多個導電特徵，埋入於一半導體基底上的一介電材料層中；多個金屬特徵埋入於該介電材料層中，其中每一該金屬特徵大致對準該導電特徵對應的其中之一；以及一金屬氧化物終止層，配置在該接觸窗及每一該金屬特徵的溝渠結合點。
TW102127127A 2013-03-08 2013-07-29 形成無凹陷連線結構的方法 TWI495043B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/791,272 US8912041B2 (en) 2013-03-08 2013-03-08 Method for forming recess-free interconnect structure

Publications (2)

Publication Number Publication Date
TW201436101A true TW201436101A (zh) 2014-09-16
TWI495043B TWI495043B (zh) 2015-08-01

Family

ID=51486867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127127A TWI495043B (zh) 2013-03-08 2013-07-29 形成無凹陷連線結構的方法

Country Status (2)

Country Link
US (2) US8912041B2 (zh)
TW (1) TWI495043B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552270B (zh) * 2014-05-15 2016-10-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US9496224B2 (en) 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
TWI832806B (zh) * 2016-10-05 2024-02-21 南韓商三星電子股份有限公司 半導體裝置及製造半導體裝置的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627256B2 (en) * 2013-02-27 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
KR102110247B1 (ko) * 2013-11-29 2020-05-13 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
KR102616823B1 (ko) 2015-12-16 2023-12-22 삼성전자주식회사 반도체 장치
TWI785326B (zh) * 2019-05-01 2022-12-01 美商應用材料股份有限公司 完全對準消去處理及來自此處理的電子裝置
US11328749B2 (en) 2019-12-18 2022-05-10 Micron Technology, Inc. Conductive interconnects and methods of forming conductive interconnects
US11545391B2 (en) * 2020-02-11 2023-01-03 Micron Technology, Inc. Conductive interconnects and methods of forming conductive interconnects

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569343B (en) * 2002-07-26 2004-01-01 Chartered Semiconductor Mfg A simplified dual damascene process
US6797642B1 (en) * 2002-10-08 2004-09-28 Novellus Systems, Inc. Method to improve barrier layer adhesion
US8148822B2 (en) * 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
US7704886B2 (en) * 2008-02-14 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step Cu seed layer formation for improving sidewall coverage
US7776755B2 (en) * 2008-09-05 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process
US8349731B2 (en) * 2011-03-25 2013-01-08 GlobalFoundries, Inc. Methods for forming copper diffusion barriers for semiconductor interconnect structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552270B (zh) * 2014-05-15 2016-10-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US9496224B2 (en) 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
US10043754B2 (en) 2014-05-15 2018-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
TWI832806B (zh) * 2016-10-05 2024-02-21 南韓商三星電子股份有限公司 半導體裝置及製造半導體裝置的方法

Also Published As

Publication number Publication date
US20140252622A1 (en) 2014-09-11
US20150145134A1 (en) 2015-05-28
US9385029B2 (en) 2016-07-05
US8912041B2 (en) 2014-12-16
TWI495043B (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI495043B (zh) 形成無凹陷連線結構的方法
US11682624B2 (en) Method of forming an interconnect structure having an air gap and structure thereof
US11715689B2 (en) Method of forming metal interconnection
TWI514449B (zh) 半導體裝置及其製造方法
US9330970B2 (en) Structure and method for high performance interconnect
US10867921B2 (en) Semiconductor structure with tapered conductor
US9972529B2 (en) Method of forming metal interconnection
US9818695B2 (en) Material and process for copper barrier layer
US9224643B2 (en) Structure and method for tunable interconnect scheme
TWI550765B (zh) 半導體結構及其形成方法
KR101677345B1 (ko) 반도체 구조체 및 그 제조 방법
CN107068555B (zh) 形成沟槽的方法
US9754885B1 (en) Hybrid metal interconnects with a bamboo grain microstructure
TW201541556A (zh) 接觸插塞及其製作方法與半導體元件
TWI685063B (zh) 內連線結構的形成方法、半導體結構的形成方法以及積體電路
TW201709414A (zh) 形成金屬內連接之方法
TW202303759A (zh) 內連線結構的形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees