Nothing Special   »   [go: up one dir, main page]

TW200803682A - Process for producing circuit board - Google Patents

Process for producing circuit board Download PDF

Info

Publication number
TW200803682A
TW200803682A TW095139541A TW95139541A TW200803682A TW 200803682 A TW200803682 A TW 200803682A TW 095139541 A TW095139541 A TW 095139541A TW 95139541 A TW95139541 A TW 95139541A TW 200803682 A TW200803682 A TW 200803682A
Authority
TW
Taiwan
Prior art keywords
layer
metal foil
metal
support substrate
laminate
Prior art date
Application number
TW095139541A
Other languages
English (en)
Inventor
Kenji Takano
Munekazu Shibata
Kazuya Arai
Junichi Kanai
Kaoru Sugimoto
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200803682A publication Critical patent/TW200803682A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108Flash, trim or excess removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200803682 九、發明說明: 明所屬之技領域】 發明領域 本發明有關於一種用於製造電路板的方法。更特別 5地,本發明有關於一種用於以低成本製造電路板的方法。 L· iltr ^ 發明背景 第10和11圖各是為一種眾所周知之電路板之例子的製 程圖示(見日本未審查專利申請案公告第2004-235323號 10 案)。 在第10Α圖中,-個支承基板10包括一個銅箱積層板, 在其中,銅箔11是黏著在一個樹脂板10a的正面和背面上。 饭金屬層41是藉著黏著層40來黏著到該支承基板1〇的 兩表面。兩-層金屬積層43,其是比該等假金屬層41大,是 15藉著黏著層40黏著到該支承基板10的表面在該等假金屬層 41的周緣俾可覆蓋該等假金屬層41 (見第1〇B圖)。該等兩_ 層金屬積層43各包括一個銅層42 ;和一個由鎳、欽、或絡 構成的金屬層42a,其不會被銅的蝕刻溶液蝕刻,該金屬層 42a是設置於該銅層42上。 20 如在弟1 〇C圖中所示,一個積層5〇,在其中,互相連接 圖案44是在絕緣層46設置於它們之間下被層疊而且是利用 "層孔48來彼此電氣連接’是藉著增層法(buildup method) 來形成於每個兩-層金屬積層43上。 如在第10D圖中所示,該等積層50和該支承基板!〇是在 5 200803682 位於每個假金屬層41之周緣内部的位置被切割俾可使每個 假金屬層41與對應的兩-層金屬積層43分開來脫離該等積 層50。 如在第11A圖中所示,每個兩-層金屬積層的銅層42是 5使用金屬層42a作為障壁層藉著蝕刻來被移去。 如在第11B圖中所示,該金屬層42a是藉著蝕刻來被移 去。 該積層50是被顛倒(見第11C圖)。各包含防焊劑的圖案 52是形成於該積層5〇的正面和背面上(第UD圖)。被曝露之 10互相連接的圖案44是利用圖案52作為光罩來被鍍上鎳和金 俾可形成保護電鍍層54(第11E圖)。凸塊56是形成於預定的 位置上俾可完成該電路板(第11F圖)。 C發明内容]| 發明概要 15 以上所述之用於製造電路板的習知方法具有後面的問 題:該等兩-層金屬積層43是藉著蝕刻來被移去。因此,材 料被浪費導致在成本上的增加和在所需步驟之數目上的増 加的結果。 據此,本發明是被完成俾可克服以上所述的問題。本 2〇發明之目的是為提供一種低成本少步驟數目之用於製造電 路板的方法。 為了達成該目的,本發明提供後面的方法。 本發明之用於製造電路板的方法包括如下之步驟:分 離地層疊-個金屬箱層於一個支承基板的表面上 ;藉著増 6 200803682 ' 躲形成—個積層於該金料層上,該積層包括在它們之 • fs1設置有絕緣層的互相連接圖案,該等互相連接圖案是互 • 彳目電氣連接;把該金屬騎與該支承基板分開俾可使該積 層分離;及藉著光刻法來姓刻該金屬羯層俾可形成—個^ _ 5 定的互相連接圖案。 、 以上所述之用於製造電路板的方法更包括如下之步 驟:藉著-個黏著層把-個假金屬層黏著到該支承基_ φ 表面;藉著該黏著層在該金屬箔層的周緣把該金屬箔層黏 著到該支承基板的表面俾可以該金屬箔層覆蓋該假金屬 10層,該金屬箔層是比該假金屬層大;及在與該假金屬之周 緣相較之下的内部位置切割該積層和該支承基板並且把該 金屬、冶層與該假金屬層分開俾可使該積層分離。 本發明之用於製造電路板的方法包括如下之步驟:可 分離地層積金屬箔層於一個支承基板的正面和背面上;藉 15著增層法形成一個積層於每個金屬箔層上,每個積層包括 • 在它們之間設置有絕緣層的互相連接圖案,該等互相連接 圖案是互相電氣連接;把該等金屬箔層與該支承基板分開 俾可使該等積層分離;及藉著光刻法來蝕刻每個金屬箔層 俾可形成一個預定的互相連接圖案。 . 20 以上所述之用於製造電路板的方法更包括如下之步 _ 驟·藉著黏著層來把假金屬層黏著到該支承基板的正面和 背面;藉著該等黏著層在該等假金屬層的周緣把金屬箔層 黏著到該支承基板的表面俾可以該等金屬箔層覆蓋該等假 金屬層,每個金屬箔層是比對應的假金屬層大;及在位於 7 200803682 該等假金屬層之周緣内部的位置切割該等積層和該支承基 板並且把該等金屬箔層與該等假金屬層分開俾可使該積層 自該支承基板分離。 根據本發明,可分離地層積於該支承基板上的金屬猪 5層不是藉著蝕刻來被移去而是在處理之後被用作該積層的 其中一個互相連接圖案,藉此減少步驟的數目且不引致浪 費。再者,該電路板是形成於該支承基板上而然後自該支 承基板分離,藉此有效地製造具高密度互連線的薄電路板。 圖式簡單說明 10 第1圖描繪一個金屬箔層是層積於一個支承基板之每 個表面上的狀態; 弟2圖描綠一個結構的例子,在其中,金屬箔層是可分 離地層積於一個支承基板上; 第3圖描繪一個多層互相連接圖案是藉著增層法來形 15 成於在第2圖中所示之每個金屬箔層上的狀態; 第4圖描繪於在第3圖中所示之步驟中形成之積層從該 支承基板分離的狀態; 第5圖描繪一個光阻圖案是形成於在該積層上之金屬 箔層上的狀態; 20 第6圖描繪該金屬箔層利用該光阻圖案作為光罩來被 钱刻俾可形成一個互相連接圖案的狀態; 第7圖描繪一個防焊圖案被形成於該積層上的狀態; 第8圖描繪保護電鍍薄膜被形成於被曝露之互相連接 圖案的狀態; 8 200803682 • 第9圖描繪凸塊被形成於被曝露之互相連接圖案俾可 . 完成一個電路板的狀態; 第10A至10D圖描繪在用於製造電路板之習知方法中 的前面四個步驟;及 5 第11A至11F圖描緣在用於製造電路板之習知方法中的 後面六個步驟。 【實施方式2 較佳實施例之詳細說明 本發明的較佳實施例將會配合該等圖式詳細地作描 10 述。 第1至9圖各描繪本發明之用於製造電路板的方法。 如在第1圖中所示,金屬箔層62是可分離地層積於一個 支承基板60的正面和背面上。 該等金屬猪層62是各由銅箔構成而且各具有一個大約 15 18到70 μπι的厚度。 # 該支承基板60是由一種具有適足之硬度俾可在包括絕 緣層、電鍍層、及其類似之形成的形成工作(層積)時和在其 之運輸時具有良好之處理能力,及具有適足之強度俾可防 止像收縮與翹曲般之工作之變形的材料構成。在這實施例 ' 2〇巾’該支承基板60是為一個具有〇·3至0.4mm之厚度且含玻 ' ㈤麵壞氧樹脂基板。該支承基板60可則f由像含玻璃布 之環氧樹脂基板般的樹脂基板形成或者可以僅由一個金屬 板來被形成,只要一個預定強度被保證。 在第2圖中所示的結構是理想的俾可可分離地層積每 9 200803682 ' 彳@金屬層62於該支承基板60上。 • 假金屬⑽是藉著黏著層67來黏接到該支承基板 ^ W面和背面。每個比對應之假金屬層68大的金屬箱層 , ⑽著«層67在每個假金屬相的麟_在該支承 5基板的表面上俾可覆蓋該假金屬層68。 。在第2圖中所不的粗線A表示一個部份,在其中,假金 屬層68與金屬箔層62是黏接到該黏著層Q。再 • 纟示—個部份,在其中,該金屬_62是僅與該假金屬層 接觸目此,要藉由沿著一條位於一個在該假金屬層的 10之周緣内部之位置的線⑽割該金屬猪層62、該假金屬層 68和4支承基板6〇來使該金屬箔層62與該假金屬層μ分 離疋有可能的。為了防止在由虛線B所表示的部份含有空 氣’這些層積步驟最好是使用真空裝置來被執行。 如在第3圖中所示,一個積層76,在其中,互相連接圖 15案74是在絕緣層73是設置在它們之間下被層積而且是利用 φ 介層孔乃來互相電氣連接,是形成於每個金屬箔層62上。 接著,最終的積層是沿著在第2圖中所示的線c被切割 俾可如在第4圖中所示使該等積層76與該支承基板60分離。 如在第5圖中所示,於最終之積層76上的金屬箔層62 , 20 是藉著一系列的光刻法步驟來被處理,例如,藉由形成一 ^ 個光阻圖案77、利用該光阻圖案77作為光罩來蝕刻該金屬 治層62、及移去該光阻圖案77,藉此形成一個互相連接圖 案78。 如在第7圖中所示,防焊層80是形成於該積層76的正和 200803682 一 5 背面上以致純置在該積層76之正和t面之互相連接圖案 74和78的預定部份是被曝露。如在第8圖中所示,該等互相 連接圖案74和78之被曝露的部份是被電㈣而然後金俾^ 形成保護電鍍薄膜82。再者,斑外 〜外邻連接用的凸塊84是形 成於該互相連接圖案78的預定邱 0, 又1伤俾可完成-個電路板 〇〇 ° • 10 關於該電路板86,通常,數低泰 · 毛路板是被一體地形成。 然後’最終之成一體的板是被分開成目才 在以上所述的實施例中,該楚^ ' ^ 、知層76是形成於該支承 基板60的正面和背面。然而,兮技 層%可以僅形成於該支 承基板60的一個表面上。 L圖式簡單說明】 第1圖描繪一個金屬箔層是爲技 曰知於一個支承基板之每 個表面上的狀態; 15 A 第2圖描繪一個結構的例子,> 在其中,金屬箔層是可分 離地層積於一個支承基板上; 響 . 20 第3圖描繪一個多層互相連拉^ 圖案是藉著增層法來形 成於在第2圖中所示之每個金屬笔& 々層上的狀態; 第4圖描繪於在第3圖中所示^ <步驟中形成之積層從該 支承基板分離的狀態; 第5圖描繪一個光阻圖案是你1 化成於在該積層上之金屬 箔層上的狀態; 第6圖描繪該金屬箔層利用% t 咳光阻圖案作為光罩來被 蝕刻俾可形成一個互相連接圖素· 、W狀態; 11 200803682 第7圖描繪一個防焊圖案被形成於該積層上的狀態; 第8圖描繪保護電鍍薄膜被形成於被曝露之互相連接 圖案的狀態; 第9圖描繪凸塊被形成於被曝露之互相連接圖案俾可 5 完成一個電路板的狀態; 第10A至10D圖描繪在用於製造電路板之習知方法中 的前面四個步驟;及 第11A至11F圖描繪在用於製造電路板之習知方法中的 後面六個步驟。 10 【主要元件符號說明】 10支承基板 56 凸塊 11銅箔 60 支承勒反 40黏著層 62 金屬箔層 41假金屬層 67 黏著層 42銅層 68 假金屬層 42a金屬層 73 絕緣層 43兩-層金屬積層 74 互相連接圖案 44互相連接圖案 75 介層孔 46絕緣層 76 積層 48介層孔 77 光阻圖案 5〇積層 78 互相連接圖案 52圖案 80 防焊層 54保護電鑛層 82保護電鑛層 12 200803682 84凸塊 86電路板

Claims (1)

  1. 200803682 十、申請專利範圍: ι·一種用於製造電路板的方法,包含如下之步驟: 可分離地層積一個金屬箔層於一個支承基板的表面 上; 5 藉著增層法來形成一個積層於該金屬箔層上,該積 層包括互相連接圖案,該等互相連接圖案具有絕緣層設置 在它們之間,該等互相連接圖案是互相電氣連接; _ 把該金屬箔層與該支承基板分開俾可使該積層分 離;及 10 藉著光刻法來蝕刻該金屬箔層俾可形成一個預定的 互相連接圖案。 2. 如申請專利範圍第1項所述之用於製造電路板的方法,更 包含如下之步驟: 藉著一個黏著層來把一個假金屬層黏接到該支承基 15 板的表面, | 藉著該黏著層在該金屬箔層的周緣把該金屬箔層黏 接到該支承基板的表面俾可以該金屬箔層覆蓋該假金屬 層,該金屬箔層是比該假金屬層大;及 於在與該假金屬層之周緣相較之下的内部位置切割 ,20 該積層和該支承基板並且把該金屬箔層與該假金屬層分 . 開俾可使該積層分離。 3. —種用於製造電路板的方法,包含如下之步驟: 可分離地層積金屬fl層於一個支承基板的正面和背 面上; 14 200803682 藉著增層法來形成一個積層於每個金屬箔層上,每 個積層包括互相連接圖案,該等互相連接圖案具有絕緣層 設置在它們之間,該等互相連接圖案是互相電氣連接; 把該等金屬箔層與該支承基板分開俾可使該等積層 5 分離;及 藉著光刻法來蝕刻每個金屬箔層俾可形成一個預定 的互相連接圖案。 4.如申請專利範圍第3項所述之用於製造電路板的方法,更 包含如下之步驟: 10 藉著黏著層來把假金屬層黏接到該支承基板的正和 背面; 藉著該等黏著層在該等假金屬層的周緣把金屬箔層 黏接到該支承基板的該等表面俾可以該等金屬箔層覆蓋 該等假金屬層,每個金屬箔層是比對應的假金屬層大;及 15 於在該等假金屬層之周緣内部的位置切割該等積層 和該支承基板並且把該等金屬箔層與該等假金屬層分開 俾可使該積層自該支承基板分離。 15
TW095139541A 2006-06-16 2006-10-26 Process for producing circuit board TW200803682A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006166990A JP2007335700A (ja) 2006-06-16 2006-06-16 配線基板の製造方法

Publications (1)

Publication Number Publication Date
TW200803682A true TW200803682A (en) 2008-01-01

Family

ID=38860437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139541A TW200803682A (en) 2006-06-16 2006-10-26 Process for producing circuit board

Country Status (5)

Country Link
US (1) US20070289704A1 (zh)
JP (1) JP2007335700A (zh)
KR (1) KR100858305B1 (zh)
CN (1) CN101090609A (zh)
TW (1) TW200803682A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435376B2 (en) 2009-12-30 2013-05-07 Samsung Electro-Mechanics Co., Ltd. Carrier for manufacturing substrate and method of manufacturing substrate using the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
KR20120035007A (ko) * 2010-10-04 2012-04-13 삼성전기주식회사 인쇄회로기판의 제조방법
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックIpマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
KR102062210B1 (ko) * 2015-12-07 2020-01-03 미쓰이금속광업주식회사 적층체의 제조 방법 및 수지층 부착 금속박
US11990349B2 (en) 2018-12-14 2024-05-21 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for loading semiconductor device
EP3897082A4 (en) * 2018-12-14 2022-01-26 Mitsubishi Gas Chemical Company, Inc. METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION
KR20210009972A (ko) 2019-07-18 2021-01-27 삼성전자주식회사 플렉서블 케이블
CN116744585B (zh) * 2023-08-15 2023-10-03 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568413A (en) * 1983-07-25 1986-02-04 James J. Toth Metallized and plated laminates
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
JP3001485B2 (ja) 1997-11-20 2000-01-24 富山日本電気株式会社 多層プリント配線板の製造方法
US6248247B1 (en) * 1998-12-01 2001-06-19 Visteon Global Technologies, Inc. Method of fortifying an air bridge circuit
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
WO2004105454A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
JP2005203680A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd インターポーザキャパシタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435376B2 (en) 2009-12-30 2013-05-07 Samsung Electro-Mechanics Co., Ltd. Carrier for manufacturing substrate and method of manufacturing substrate using the same

Also Published As

Publication number Publication date
KR20070120014A (ko) 2007-12-21
US20070289704A1 (en) 2007-12-20
CN101090609A (zh) 2007-12-19
KR100858305B1 (ko) 2008-09-11
JP2007335700A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
TW200803682A (en) Process for producing circuit board
US7441330B2 (en) Process for producing circuit board
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
TWI228957B (en) Method of manufacturing circuit board
US9949382B2 (en) Method for manufacturing rigid-flexible multilayer wiring board and collective board
JP2011199077A (ja) 多層配線基板の製造方法
TW200924135A (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
TW201349957A (zh) 多層電路板及其製作方法
JP4143609B2 (ja) 配線基板の製造方法
TW201414372A (zh) 晶片封裝基板和結構及其製作方法
US8104171B2 (en) Method of fabricating multi-layered substrate
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
US12040272B2 (en) Connector for implementing multi-faceted interconnection
JP2006135277A (ja) 配線基板と、その製造方法
JP5982760B2 (ja) 電子デバイス及びその製造方法
TW201606970A (zh) 半導體裝置及其製造方法
TW201417663A (zh) 承載板的製作方法
JP6387226B2 (ja) 複合基板
TWI315171B (en) Method for manufacturing flexible printed circuit board having different thickness
TW202203385A (zh) 具有腔部之電路基板及其製造方法
JP2008193132A (ja) 配線基板の製造方法
JP2010239010A (ja) プリント配線板の製造方法およびプリント配線板
JP2018160708A (ja) 複合基板及びリジッド基板
KR20070060167A (ko) 배선 기판의 제조 방법