TW200535687A - Control system of peripheral device - Google Patents

Description

200535687 五、發明說明（1) 一、 發明所屬之技術領域 本發明係提供一種週邊裝置控制系統用以控制一 邊裝置。 二、 先前技術 隨著電腦系統功能的不斷擴充，各種將電腦週邊裝 加以模組化與擴充的方式也越發多元化。習知技術中， 腦系統多具有中央處理器（Central Pr0cessing Unit， CPU)，以統尊控制電腦系統中之各元件與周邊裝'置 =多與匯流排相連，並以-預定之頻率，通常俗稱Ϊ 缺二箠理器之外頻’傳輸資料至匯流排或與匯流排進行； =排之：料處理速度常常各不相同，彼此間存有：當: 的差距，因此，速度較慢的週邊裝置一般 δ大 諸如南北橋晶片組，與匯流排連接 ：， 不直接控制週邊裝置之細部或 ，理器一般並 ;使週邊裝置能正常運作，習知技術：周邊；， 諸如8032、Ζ80之類的微控制器。去 挪置多+具有 令（instruction)至週邊裝置時，二 ^ 傳送一指 微控制器接收，微控制器進而對週 ^ 。邊裝置上的 行控制，以達成該指令之要求。 、 各功能模組進 由於習知技術中之週邊裝置不处 ，，而必須包含微控制器，以便控：週邊裝=直接控 使週邊裝置能正常運作，在這種情形下，、之各功能並 ^ ,週邊裝置於進 第5頁 200535687 五、發明說明（2) 這會導 行模組化設計時仍需將微控制器之安裝納入 致製造成本的增加。 、、 ^里’ 三、發明内容 本發明係提供一種週邊裝置控制系統可 配合一橋接裝置來直接控制一週邊 處理器 術必須透過週邊裝置内部的微控制 能習知技 各功能並使其正常運作。 <=*控制週邊裝置之 本發明之週邊裝置控制系統主要包含： 匯流排、橋接裝置。處理器包含一組 a 第 指令在第-匯流排上傳送時是使用並‘二匯制 以便能傳送至橋接裝置。而橋接裝置協疋’ 一匯流協定來與處理器溝通，並且第匯机排上之第 匯流協定與該週邊裝置溝通。其 j一匯流排上之第二 指令透過第-匯流排至橋接裝置 f理器所發出之控制 換該組控制指令並透過第-匯& 橋接裝置則進一步轉 來，不必如習知技術上裝置’如此-便可以直接控制週邊裝置執行一特定，本發明之處理器 相較於習知電腦系統，本週 =能。 制週邊裝置，以使控制系統中 。控制系統可直接控 裝置之各功能模組，而不須於該调=器能直接控制該週邊 微控制器才能達成上述目的，、"因：邊裝置内部另外安裝-造成本。 &目以降低週邊裝置之製 第6頁 200535687 五、發明說明（3) 四、實施方法 請，閱圖一，圖一為本發明週邊裝置控制系統一實施 例之功能方塊圖。週邊裝置控制系統〗〇包含處理器丨2，第 一匯流排14，以及橋接裝置16。本實施例中第一匯流排14 可為一進階微控制器匯流架構匯流排（^以11(^(1 Micro一 controller Bus Architecture Bus ,縮寫為AMBA 匯流 排）’ AMBA匯流排連接於處理器1 2與橋接裝置1 6之間，以 第一匯流協定（或稱AMBA匯流協定）與橋接裝置1 6傳輸資料 或指令。橋接裝置1 6進一步經由第二匯流排2、〇與週邊裝置 18連結’並傳輸資料。該資料之内容可以包含一寫入指令 或讀取指令’使處理器1 2得以藉此等指令直接控制週邊裝 置18 〇 請參閱圖二，圓二為圖一橋接裝置16之功能方塊圖。 橋接裝置16具有資料擷取模組3〇以及匯流協定轉換模組 32。資料擷取模組3〇與第一匯流排丨4連接，根據第一匯流 排1 4上所傳送資料中之位址訊息進行判斷，並且擷取相關 並且適當之資訊。而匯流協定轉換模組32用以將資料擷取 模組30所擷取之資料由第一匯流協定轉換為一第二匯流協 定’使該資料或指令以符合第二匯流協定之方式經由第二 匯流排20傳送至週邊裝置18。 本實施例中，處理器12可為業界常使用如arm、MIPS 等之精簡指令集電腦處理器（Reduced Instruction Set

Computer Processor，RISC Processor)。此一處理器12 包含一定址區間，處理器12就是以發出落在該定址區間中 200535687 五、發明說明（4)

的位址訊息來控制週邊裝置18之動作。當控制系統1〇欲要 求週邊裝置18執行一特定的周邊動作或功能時，處理器12 會產生一組控制指令，該組控制指令包含落在該定址區間 中的一位址訊息，該組控制指令並會經由第一匯流排丨4進 行傳送。由於橋接裝置16亦連接於第一匯流排14上，當其 中之資料擷取模組3 0判讀第一匯流排丨4上之控制指令中所 包含之位址訊息與其相關後，便會將該組控制指令之内容 操取至匯流協定轉換模組32。之後匯流協定轉換模組32將 該指令之内、容暫時儲存，進而以第二匯流協定進行轉換並 將轉換後之該組指令傳送至週邊裝置丨8，使處理器丨2得以 藉該組指令直接控制該週邊裝置丨8。

請參閱圖三，圖三為本發明週邊裝置控制系統一實施 例之時脈圖。以下則以圖三之時脈圓配合一具艘之實施 例’來說明本發明如何利用橋接裝置丨6將第一匯流排丨4傳 來之訊息轉換為第二匯流排2 〇之訊息，以控制該週邊裝置 18。在本實施例中，當處理器欲寫入資料至週邊裝置18 時’處理器1 2會產生一組控制指令以便於後續控制週邊裝 置1 8。該組控制指令包含一位址訊息，一寫入訊息，一資 料訊息，以及一資料確認訊息。綜合而言，處理器丨2首先 會透過第一匯流排（AMBA匯流排）14以符合AMBA匯流協定之 控制指令傳送至橋接裝置16，橋接裝置16於接收到控制指 令後會進行必要之信號協定轉換，以便進一步將控制指令 傳送至週邊裝置丨8。 詳細而言可如圖三所示，處理器12經由第一匯流排14

第8頁 200535687 五、發明說明（5) =先傳送-位址訊息以及一寫入訊息至橋接裝置^ 6 傳送一資料訊息，並且於資料訊息傳送完畢時， 料確認訊息至橋接裝置1 6。這部分的訊息傳送，可 圓三上半部所示。當第一匯流排14完成前述之訊息 後，則恢復閒置狀態，此時處理器12便可利用第一匯济 14與其他裝置溝通，以便於將處理器12的效能發揮到^ 大。橋接裝置16之資料擷取模組3〇會對於第一匯流排“上 所傳送的訊息加以判讀，以了解目前的訊息是否和自己所 負責的裝屋有相關，如果有，則必須進一、步加以擷取與 理。因此當資料擷取模組30判讀第一匯流排14上目前之位 址訊息指向週邊裝置18時，則將箄一匯流排14上之整組控 制指令擷取至匯流協定轉換模組32，以便將第一匯流協定 轉換為第二匯流協定，並以第二匯流協定將控制指令傳送 至該週邊裝置18。這部分的訊息傳送，可參考如圖三下半 部所示。橋接裝置1 6係以分時方式傳送該組控制指令至該 週邊裝置18。也就是說，橋接裝置16首先將符合第二匯= 協定之位址訊息傳送至該週邊裝置18，並且搭配一位址問 鎖訊息，接著橋接·裝置16將資料訊息傳送至該週邊裝置 18 ’並且搭配一寫入訊息。如此一來，處理器12經由第一 匯流排1 4、橋接裝置1 6以及第二匯流排2 〇，就可以成功將 資料寫入至週邊裝置18，而不需要如習知技術必須透過週 邊裝置内部的微控制器才能完成。 第二匯流排上的信號波形也可參考如圓三所示。第二 匯流排上的控制信號主要由位址訊息、資料訊息、寫入訊 第9頁 200535687 五、發明說明（6) 息、讀出訊息以及位址閂鎖訊息組成。第二匯流排上所產 生的信號通常是屬於特定的波形，例如：非同步控制信號 的方式，以此來進行資料傳遞或信號產生，而去控制週邊 裝置18，其工作時脈通常只有數MHz至30MHz。 本實施例中’週邊裝置1 8為MSC-51系列的週邊裝置， 特別是MSC-51 8032的週邊裝置。此外週邊裝置18還可以 為一光碟機（Optical Disc Drive)、一可寫入光碟機 (Recordable Optical Disc Drive)、或一通用序列阜 轉換器（USB Transceiver)、GPI0控制器、或任何獨立於 1C外的週邊裝置等等。這種週邊裝置的共通性是他們通常 K是被動的接受來自外部其他命令的控制，發出這些命令 者可以是與週邊裝置相連接的電腦系統，或是電腦^統中 的中央處理器cpu。而且，只要週邊裝置18可接受外部之 微控制器所控制，例如··可接受一 5 j系列（MSC 5 j family)之外部微控制器所控制，週邊裝置18内部可以不 ，f微控制器’或是包含微控制器但是不需要利用微控制 器來進行與本發明相關之週邊裝置控制動作。 也就是說，在本實施例所舉例之託^51 8〇32的週 裝置J常不會内含控制，但可以接受所相連接的電腦系 制指令來加以控制。一個控制指令會對應到 制指t對應到特定波形的轉換過：置= 二：控制器的角色。如果沒有本發明的橋接裝置 16 ,則必須由前端電腦系統中高速主控處理器12去產ί這 第10頁 200535687 五、發明說明（7) 種波形，如此一來，也就表示處理器丨2必須預留出部分系 統資源來進行此一工作，這會影響整體週邊裝置控制系統 ίο的效率。在本實施例所舉例之MSC_51系列之週邊裝置， 如果其中具有微控制器時，通常也是屬於慢速（<30MHZ)且 位元數少（8或16位元）的微控制器，但是必須可以接受前 端主控的高速處理器12的指令。

於本發明中，處理器12可經由第一匯流排14以及橋接 裝置16直接將指令傳送至週邊裝置18，以控制週邊裝置18 之一特'定功能，例如··處理器12可直接傳送指令分別命令 光碟機之讀取頭（pickup head)移動至特定位置，命令 轉軸馬達旋轉，以及命令雷射碉讀取資料。是以，由於本 發明可直接控制週邊裝置18，所以被控制之週邊裝置丨8可 2不必内含微控制器，只要是可以辨識並接受微控制器的 指令即可’如此一來，可以降低週邊裝置之製造成本。

明參閱圖四’圖四為圖一週邊裝置與橋接裝置16之 功能方塊圖。週邊裝置18係以引腳共用方式與橋接裝置16 連接。橋接裝置16具有位址資料共用引腳4〇。位址資料共 用^腳40同時連接至週邊裝置18之資料引腳42、一第一暫 存器44和一第二暫存器46。此外，橋接裝置16另有第一控 =引腳48、第二控制引腳5〇，分別連接至第一暫存器^ ^ 第二暫存器46。週邊裝置18另具有一第一引腳52，一第二 引腳54，分別與第一暫存器44、第二暫存器46連接。第一 引，52可以是週邊裝置18的高位址引腳，而第二引腳52可 以是週邊裝置18的低位址引腳。橋接裝置16之位址資料共

第11頁 200535687 五、發明說明（8) 用引腳40分別傳送 第'一暫存器44、第 腳42。該第一暫存 存器46則暫時儲存 制引腳48以及第二 第一暫存器44、第 傳送至週邊裝置18 暫存器44，橋接裝 週邊、裝置1 8之資料 之位址資料共用引 接裝置16之第二控 資料引腳42以及第 用引腳40。 第：：ϊ、第二訊號、以及資料訊號至 :暫存器46、以及週邊裝置18之資= =44則f時儲存第-訊號’而該第二暫 第二訊號。之後，橋接裝置16之第一 控制引腳50分另,j傳送一控制訊號以控^ 器46 ’以將第一訊號、第二訊號 之第一引腳52與第二引腳54。利用第一 置1 6之第一控制引腳^就可以分時地使 引腳42以及第一引、腳52共用橋接裝置16 腳40。同樣地，利用第二暫存器46，橋 制引腳50缽可以分時地使週邊裝置18之 二引腳54共用橋接裝置16之位址資料共 圓五為本發明週邊裝置控制系統另一實施例之功能方 塊圖。在本發明所提出的架構下，若處理器本身並非使用 AMBA匯流排，仍然可以適用本發明。圖五則顯示本發明另 一實施例之週邊裝置控制系統6〇，在此系統6〇中，處理器 62包含一子處理器68以及一内部匯流排（internai bus)

66。也就是說，處理器62本身並非使用MBA匯流排，而是 使用專屬的内部匯流排6 6或是一第三匯流排時，在這種情 形下，則可先透過介面匯流單元64進行匯流排轉換之動 作’將處理器6 2内部匯流排或是第三匯流排的信號先轉換 成第一匯流排（AMBA匯流排）14的信號規格，然後其餘和橋 接裝置16以及週邊裝置18的信號傳輸部分就和前面所述相

IRH I 第12頁 200535687 五、發明說明（9) :田Ϊ Ϊ :再贅述。如此一來’即使處理器62本身的信號 使用其專屬的内部匯流排66，一樣可以適用本發明。 點，如Ϊ發明之週邊裝置控制系統之特徵與優 调痦1裝t發：i要是利用處理器配合橋接裝置來直接控制 制器才能控制週邊裝置之各功=邊裝置内部的微控 由 W ^ 置各4並使其正常運作。在本發

Hi主要是由橋接裝置透過第二匯流排來加以 =二=:，週邊控制裝置、中是否内含或不内含微 只要可以透過第二匯流排加以控制， 甚至了將週邊裝置内部的辦控制器加以省略，因此本發明 j:。不影響原來系統正常運作下來節省微控制器之製造 2.本發明所提出的橋接裝置可以將處理器 制指令轉換為特定波形’以後續控制週邊裝置的各種動工 作，因=可以取代先前技術中微控制 ^ 控制器中的内部電路較本發明所提出的橋接裝置：雜：微 略微，制器而以橋接裝置達到本發明控制週邊 置的目的，延疋本發明可以節省製造成本之處。 裝 ,!s!了成本考量之外’如果沒有本發明的橋接裝置，

Li控制系統中的處理器去產生後續控制週 系統的效率…本發明的擒接裝置，可以 200535687、 五、發明說明（10) 器對於控制週邊裝置的工作負荷 統中有限的資源，處理最核心的 以提升整體週邊裝置控制系統的 4·在本發明所提出的架構下 AMBA匯流排，仍然可以適用本發 先透過業界所習知匯流排轉換之 流排信號先轉換成AMBA匯流排的 用本發明於最佳實施例中所述之 ' 藉由以上較佳具體實施例之 描述本發明之特徵與精神，而並 體實施例來對本發明之範鳴加以 希望能涵蓋各種改變及具相等性 之專利範圍的範疇内。 處理器可以集中系 作。如此一來，可 理器本身 這種情形 將處理器 格，之後 係希望能 述所揭露 相反地， 於本發明 並非使用 下，則可 之内部匯 就可以採 更加清楚 的較佳具 其目的芩 所欲申請 200535687 圖式簡單說明 五、圖示簡單說明 圖一為本發明週邊裝置控制系統之功能方塊圖。 圖二為圖一橋接裝置之功能方塊圖。 圖三為本發明週邊裝置控制系統之時脈圖。 圖四為圖一週邊裝置與橋接裝置之功能方塊圖。 圖五為本發明週邊裝置控制系統另一實施例之功能方 塊圖。 、六、圖示標號說明 、 16 :橋接裝置 44 :第一暫存器 48 :第一控制引腳 52 :第一引腳 64 :介面匯流單元 68 :子處理器 10、60 :微控制器裝置控制系統12、62 :處理器 14 :第一匯流排 18 :微控制器裝置 3 0 :資料擷取模組 3 2 :匯流協定轉換模組 40 :位址資料共用引腳 42 :資料引腳 46 :第二暫存器 50 ·:第二控制引腳 54 :第二引腳 6 6 :内部匯流排

II 第15頁

Claims (1)

1. 200535687 六、申請專利範圍 '~— 1、 一種週邊裝置之控制系統，該控制系統包含 一處理器，可產生一組控制指令； 一第一匯流排，該第一匯流排使用一第一匯流協 定’以傳送該處理器所產生之該組控制指令；以 及 一橋接裝置，以該第一匯流協定與該第一匯流排溝 通’並且以一第二匯流協定與該週邊裝置溝通； 其中’該處理器會透過該第一匯流排與該橋接裝 置’傳送該組控制指令至該週邊裝置，使該處理器 直接控制該週邊裝置執行一預定之功能。 2、 如申請專利範圍第1項所述之控制系統，該橋接裝置 包含·· 一資料擷取模組，以該第一匯流協定選擇性地自該 第一匯流排接收該組控制指令；以及 一匯流協定轉換模組，連接至該資料擷取模組，將 接收到之該組控制指令以該第二匯流協定傳送至 該週邊裝置。 3、 如申請專利範圍第1項所述之控制系統，該組控制指 令包含：一位址訊息、一位址閂鎖訊息、一寫入訊 息、一資料訊息以及一資料確認訊息。 4、 如申請專利範圍第1項所述之控制系統，該週邊裝置

   200535687 六、申請專利範圍 一 一~一 4、 如申請專利範圍第1項所述之控制系統，該週邊裝置 不包含一微控制器。 5、 如申請專利範圍第1項所述之控制系統，該週邊裝置 包含一微控制器。 6、 如申請專利範圍第4項所述之控制系統，該週邊裝置 之該微控制器係一 51系列（MSC 51 family)微控制 器。 、 7、 如申請專利範固第1項所述之控制系統，該處理器為 一精簡指令集電腦處理器（Reduced Instruction Set Computer Processor， RISC Processor) 〇 8、 如申請專利範圍第i項所述之控制系統，該第一匯流 排為一進階微控制器匯流架構匯流排（Advanced Micro-controller Bus Architecture Bus, AMBA Bus)。 9、 如申請專利範圍第i項所述之控制系統，該處理器包 含： 一子處理器；以及 一第三匯流排，連接至該子處理器，該第三匯流排 使用一第三匯流協疋’

   第17頁 200535687 六、申請專利範圍 其中，該處理器之第三匯流排會經由一介面匯流單 元（Interface Bus Unit)，連接該第三匯流排至該 第一匯流排。 ίο 如申請專利範圍第9項所述之控制系統，該組控制指 令由該子處理器經由該第三匯流排並使用該第三匯流 協定傳送至該介面匯流單元，該介面匯流單元將所接 收到之該組控制指令經由該第一匯流排並使用該第一 匯流協定傳送至該橋、接裝置。 、 11 如申請專利範圍第1 〇項所述之控制系統，該第一匯流 排為一進階微控制器匯流架構匯流 Micro-controller Bus Architecture Bus),該第三 匯流排為一内部匯流排（Internal Bus)，該子處理器 為一精簡指令集電腦處理器（Reduced Instructi〇n Set Computer Processor， RISC Processor)。 1 2、一種電腦系統，該電腦系統包含： 週邊裝置（peripheral device); 一處理器，可產生一組控制指令； 一=一匯流排，該第一匯流排使用一第一匯流協 疋’以傳送該處理器所產生之該組控制指令；以 及 一橋接裝置，以該第一匯流協定與該第一匯流排溝

   Μ 第18頁 200535687 . 六、申請專利範圍 通，並且以一第二匯流協定與該週邊裝置溝通； 其中，該處理器透過該第一匯流排與該橋接裝置， 傳送該組控制指令至該週邊裝置，使該處理器直接 控制該週邊裝置執行一預定功能。 13、 14、 如申請專利範圍第12項所述之電腦系統，該橋接裝置 之一位址資料共用引腳連接至該週邊裝置之一資料引 腳，該位址資料共用引腳則與一第一暫存器連接，該 第一暫存器更進一步與該週邊裝置之一第一引腳連、 接’該橋接裝置之一第一控制引腳連接至該第一暫存 器，以分時地使該資料引腳以及該第一引唧共用該橋 接裝置之該位址資料共用引腳。 如專利申請範圍第13項所述之電腦系統，該橋接裝置 之該位址資料共用引腳亦連接至一第二暫存器，該第 二暫存器更進一步與該週邊裝置之一第二引腳連接， 該橋接裝置之一第二控制引腳連接至該第二暫存器， 以刀時地使該資料引腳、該第二引腳以及該 共用該橋接裝置之該位址資料共用引腳。 引腳

   第19頁