SU962926A1 - Устройство дл логарифмировани - Google Patents

Description

Изобретение относитс  к вычислительной технике и предназначено дл  использс5вани  в универсальных и специализированных ЦВМ при обработке больших массивов данных.

Известно устройство дл  логарифмировани  двоичных чисел,, содержащее .регистры старших и младших разр дов аргумента, три блока пам ти, блок управлени , коммутатор, сумматор, выходной регистр, триггер, сдвигатель, блок управлени  сдвигателем 1.

Недостатком известного устройства  вл етс  низкое быстродействие.

Наиболее близким к предлагаемому  вл етс  устройство дл  логарифмировани  массивов двоичных чисел, содержащее входной регистр, три блока пам ти, два сумматора, семь регистров , блок дл  возведени  в КЕЭдрат, блок умножени , блок управлени . Известное устройство работает по конвейерному принципу и реализует операцию логарифмировани  над массивами чисел с быстродействием, равным времени возведени  в квсщрат (при реализации на элементах 155 серии зто врем  равно 165 не). Производительность данного устройства выше, чем в известных устройствах дл 

логарифмировани , разработанных в СССР и за рубежом 2.

Однако его производительность можно еще более повысить, если уменьшить задержку в наиболее медленной ступени конвейера, которой  вл етс  ступень, содержаща  квадратор . Задержка в этой ступени более , чем вдвое превосходит задерж10 ку в остальных ступен х конвейера, поэтому половину такта работы конвейера они простаивают.

Цель изобретени  - увеличение быстродействи  устройства.

15

Поставленна  цель достигаетс  тем, что в известное устройство содержащее два сумматора, три бло ка пам ти,входной регистр,выходной ре гистр , шесть промежуточных регист20 ров, первый блок возведени  в квадрат и блок управлени , первый выход которого соединен с управл ющим входом первого промежуточного регистра, второй выход блока управ25 лени  соединен с управл ющими входами входного регистра, с второго по шестой промежуточных регистров и выходного регистра, информационный вход входного регистра соединен с

30 входом аргумента устройства, выход Входного регистра соединен с первым входом первого сумматора, второй вход которого через первый блок пам ти соединен с выходом старших разр дов входного регистра и информационным входом второго промежуточного регистра, выход которого соединен с информационным входом четвертого промежуточного регистра, выход которого соединен с входом второго блока пам ти и информационным. входом шестого промежуточного регистра , выход которого через третий блок пам ти соединен с первым входом второго сумматора, второй вход которого соединен с выходом п тбго промежуточного регистра, выход первого cy Iмaтopa соединен с информационным входом первого промежуточного регистра, выход которого .соединен с входом первого блока возведеник в квадрат, выход второго сумматора соединен с информационным входом выходного регистра, выход которо го соединен с выходом устройства, дополнительно введены седьмой промежуточный регистр, второй блок возведени  в квадрат, коммутатор и сдвигатель , причем третий выход блока управлени  соединен с управл ющим входом седьмого промежуточного регистра , информационный вход и выход которого соединены соответственно с выходом первого сумматора и входом второго блока возведени  в квадрат, четвертый и п тый выходы блока управлени  соединены соответственно с первыгл и втор зил управл ющими входами коммутатора, первый и второй информационные входы которого соединены с выходами соответствующих блоков возведени  в квадрат, выход коммутатора соединен с информационным входом третьего промежуточного регистра , выход которого соединен с первым входом сдвигател , второй вход и выход которого соединены соот ветстйенно с выходом второго блока пам ти и информационным входом п того регистра, первый и второй входы блока управлени  соединены соответственно с входа;ми задани  длины маесива и пуска.устройства. При этом блок управлени  содержит три триггера, счетчик, генератор им пульсов, элемент ИЛИ-НЕ, элемент НЕ и три элемента И, приче.м первый г вход блока управлени  соединен с вхо дом записи счетчика, выход которого соединен через элемент ИЛИ-НЕ с пер ВЫ1Л входом первого триггера, второй вход и выход которого соединены соответственно-с вторым входом блока управлени  и первым входом первого элемента И, второй вход которого со единен свыходом генератора импульс выход первого элемента И соединен с счетным входом счетчика, первыми входами второго и третьего элементов И, синхровходом второго триггера и вторам выходом блока управлени  и через элемента НЕ с синхровходом третьего триггера, пр мой и инверсный выходы которого соединены соответственно с четвертым и п тым выходами блока управлени , первый и третий выходы которого соединены соответственно с выходами третьего и второго элементов И, пр мой и инверсный выходы второго триггера соединены соответственно с вторыми входами второго и третьего элементов И. На фиг.1 дана блок-схема устройства дл  логарифмировани ; на фиг. 2 - схема блока управлени . Устройство дл  логарифмировани  содержит регистр 1 входной, регистры 2-8 промежуточные, регистр 9 выходной , сумматоры 10 и 11, блоки 12-14 пам ти, блоки 15 и 16 возведени  в квадрат, коммутатор 17, сдвигатель 18, блок 19 управлени , выходы 20-24 и входы 25   26 блока управлени i Блок 19 управлени  содержит счетчик 27, элемент ИЛИ-НЕ 28, триггер 29, генератор 30 импульсов, элемент И 31, триггер 32, элементы И 33 и 34, элемент НЕ 35, триггер 36, выходы 37 и 38 триггера 32, выход 39 элемента ИЛИ-НЕ 28 и выход 40 триггера 29. Устройство предназначено дл  обработки нормализованных данных, представленных в формате с фиксированной зап той. Вычисление функции у EogjX производитс  в устройстве таблично-алгоритмическиь методом путем хранени  сжатыхтаблиц, данных в паЕ1 ти и их восстановлени -при помощи арифметического устройства на основе соотношени  у А -I- WCx В), где константы А, В и W выбираитс  из услови  минимизации абсолютной погрешности. Диапазон изменени  аргумента 1/2, 1 разбиваетс  на интервалы, количество которых определ етс  требуемой точностью, причем границы интервалов выражаютс  К старшими двоичными раэр дсми аргумента. Как показал вычислительный эксперимент, проведенный на ЭВМ, дл  15-разр гиых двоичных чисел использование вышеуказанного алгоритма при разбиении диапазона изменени  аргумента на 24 интервала позвол ет достичь точности . На разных интервалах константы имеют различные значени . КОНСТЕШТЫ В хран тс  в блоке 12 пам ти, константы W в блоке 13 пам ти и константы А в блоке 14 пам ти. Адресаци  к ка)к;дому блоку пам ти осуществл ет-. с  по к старшим разр дам аргумента, которые указывают в каком интервале находитс  аргумент. Структура устройства представл ет собой цепочку последовательных ступеней , разделенных регистрами, в которой кажда  ступень предназначена дл  реализации определенных операций над поступающими на ее входы операндами и передачи получаемых результатов соседней ступени. Разделение сту пеней регистрации, позвол ет им работать независимо, поэтому сразу после освобождени  первой ступени в нее загружаетс  новый операнд, а во второй ступени уже отрг батываетс  операнд, ранее отработанный в первой ступени. Последовательность операций, выполн емых нал операндами при прохождении всех.ступеней цепочки, определ ют выполнение опера ции логарифмировани . Устройство работает следующим образом . , Аргумент X поступает во входной регистр 1, а из него - на сумматор 10. Одновременно из блока 12 по адресу , указанному К старшими разр дами аргумента х, выбираетс  конста та В и также поступает на сумматор 10. В сумматоре 10 производитс  выработка суммы, котора  по сигналу, поступакмцему от блока 19 управлени  по выходу 22 записываетс  в регистр 2, а из наго поступает на блок 15 возведени  в квадрат, из которого квсшрат поступившего числа передаетс  через коммутатор 17 по сигналу, поступающему от блока 19 управлени  по выходу 24 в регистр 5. В следующем такте информаци  с выхода сумматора 10 поступает уже в регистр 3 по сигналу 21 и из него на блок 16 возведени  в квадрат, из которого ре-у зультат вычислени  выражени  (х + В) по сигналу 23 поступает через коммутатор 17 на регистр 5. Таким обра-зом включение двух блоков возведени  в квадрат параллельно позвол ет сделать такт работы конвейера, равным половине зёщержки в каждом из них, поскольку они могут отрабатывать параллельно разные операнды со сдвигом во времени на такт конвейера . Одновременно по регистрам 4 и 6 продвигсцотс  К .старших разр дов операнда X, которые, указывают адрес в блоке 13 константы х/, соответствующей данному интервалу. При расчете коэффициентов константы W выбирались равными степени двойки, поэтому выполнение операции умножени  W на (х В) можно заменить операцией сдвига на V/ двоичных разр дов. Данна  операци  выполн етс  в сдвигателе 18, на выходе которого получаетс  число из регистра 5, сдвинутое на W разр дов. Из сдвигател  18 это число поступает в регистр 7, а из него - на сумматор 11, где суммируетс  с константой А, выбранной из блока 14 ПС адресу, указанному содержащим регистра 8. Сформированное в сумматоре число,  вл н цеес  искомым логарифмом аргумента х, поступает на регистр 9 и из него - на вход устройства. Тактовые импульсы, управл ющие работой устройства дл  логарифмировани  вырабатываютс  в блоке 19 управлени . Блок управлени  работает следующим образом. Перед началом обработки массива чисел в счетчике 27 по входу 25 поступает число, равное длине массива. По сигналу, поступающему на вход 26 пуска, устанавливаетс  в состо ние единица и сигнал с его выхода 40 разрешает прохождение тактовых импульсов через элемент И 31 из генератОра 30 импульсов, которые поступают на счетчик 27i С поступлением каждого импульса из содержимого счетчика вычитаетс  единица. Кроме того, тактовые импульсы поступают на триггер 32 и элементы И 33 и И 34, а также через элемент НЕ 35 на триггер 36. Сигналы 37 и 38 триггера 32 форхмируют в элемента И 33 и 34 сигналы управлени , поступающие на выходы 21 и 22, а сигнешы с триггера 36 поступают на выходы 23 и 24. По выходам 20-24 управлени  сигналы поступают на регистры устройства, построенные на 0-триггерах и с по-; отуплением каждого импульса по его переднему фронту в соответствующий регистр записываетс  информаци . С каждым тактовым импульсом содержимое счетчика 27 уменьшаетс  на единицу, и как только оно станет равным нулю, т.е. массив чисел обработан, на выходе 39 элемента ИЛИ-НЕ 28 по вл ет   сигнал, сбрасывающий триггер 29 в состо ние ноль. Сигнал с выхода О этого триггера запретит прохождение тактовых импульсов через элемент И на регистры устройства. В таблице приведены значени  константы А, в и W га разных интервалах измерени  аргумента и значение абсолютной погрешности, получаемой при вычислени х на каждом интервае . При этом считалось, что аргуент имеет разр дность N 15 и границы интервалов выражаютс  К 5 старшими разр дами аргумента. Видно, то погрешность не превышает едиицы младшего разр да.

Поскольку устройство работает по конвейерному принципу, то его быстродействие при обработке массивов чисел определ етс  длительностью такта , равной задержке в наиболее медленной ступени устройства. Такой ступенью в данном устройстве  вл етс  ступень содержаща :блок возведени  в квадрат. Но, поскольку оба блока возведени  в квадрат работают параллельно , то быстродействие устройства дл  логарифмировани  равно

Т Ц где t.B - врем  возведени 

в квадрат. Быстродействие же прототипа Т t,g , т.е. быстродействие предлагаемого устройства увеличено в два раза.

Кроме того, поскольку в данном случае остальные ступени конвейера, такие же как и в прототипе, работают быстрее в Два раза, то повышаетс  эффективность использовани  оборудовани  .

Claims (2)

1. Устройство дл  логарифмировани , содержащее два сутиматора, три

блока пам ти, входной регистр, выходной регистр, шесть промежуточных регист-ров, первый блок возведени  в квадрат и блок управлени , первый выход которого соединен с управл ющим входом первого промежуточного регистра, второй выход блока управлени  соединен с управл ющими входами входного регистра, с второго по шестой промежуточных регистров и выходного рах-истра, информационный вход входного регистра соединен с входом аргумента устройства/ выход входного регистра соединен с первым входом первого сумматора, второй вход которого через первый блок пам ти .соединен с выходом старших разр дбв входного регистра и информационным входом второго промежуточного регистра, выход которого соединен с информационным входом четвертого промежуточного регистра, выход которого соединен с входом второго блока пам ти и информационным входом шестого промежуточного регистра, выход которого через третий блок пам ти соединен с Первым входом второго сумматора, второй вход которого соединен с выходом п того промежуточного регистра, выход первого сумматора соединен с информационным входом промежуточного регистра, выход которого соединен с входом первого блока возведени  в квадрат, выход второго сумматора, соединен с информационным входом выходного регистра, выход которого соединен с выходом устройства отличающеес  тем, что, с целью повышени  быстродействи , в него введены седьмой промежуточный регистр , второй блок возведени  в квадрат , коммутатор и сдвигатель, причем третий выход блока управлени  соединен с управл ющим входом седьмого промежуточного регистра, информационный вход и выход которого сс единены соответственно с выходом первого сумматора и входом второго блока возведени  в квадрат, четвертый и п тый выходы блока управлени  соединены соответственно с первым и вторым управл ющими входс1ми коммутатора,

первый и второй информационные входы которого соединены с выходами соответствующих блоков возведени  в квадрат , выход коммутатора соединен с информационным входом третьего промежуточного регистра, выход которого соединен с первым входом сдвигател , второй вход и выход которого соединены соответственно с выходом второго блока пам ти и информационным входом

п того регистра, первый и второй

входы блока управлени  соединены соответственно с входами задани  длины массива и пуска устройст ва.

2. Устройство по П.1, о т л и чающеес  тем, что блок управлени  содержит три триггера, счетчик, генератор импульсов, элемент ИЛИ-НЕ, элемент НЕ и три элемента И, причем первый вход блока управлени  соединен с входом записи счетчика, выход которого соединен через элемент ИЛИ-НЕ с первым входом первого триггера , второй вход и выход которого соединены соответственно с вторым

входом блока управлени -и первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, выход первого элемента И соединен с счетным входом счетчика, первыми входами второго

и третьего элементов И, синхровходом второго триггера, вторым выходом блока управлени  и через элемент НЕ с синхровхбдом третьего триггера, пр мой и ийверсный выходы которого соединены соответственно с четвертым

и п тым выходами блока управлени , первый и третий выходы которого соединены соответственно с выходами третьего и второго элементов И, пр мой и инверсный выходы второго триггера соединены соответственно с вторыми входами второго и уретьего элементов И.

Источники информации,

прин тые во внимание при экспертизе

1.Авторское свидетельство СССР №593212, кл, G 06 F 7/556, 1978.

2.Авторское свидетельство СССР

по за вке № 28,62892/18-24, 1979 (прототип ) .

I/I

I б мод

f/.f