Изобретение относитс к вычислительной и измерительной технике и может, быть использовано в цифровых измерител х частоты и фазы, а также в качестве согласующего блока в автоматических системах управлени испытани ми тепловых двигателей, в час тности Двигателей внутреннего сгорани . Известно устройство дл умножени частоты следовани импульсов, содержащее формирователь входной частоты, выход которого через дифференцирующую схему подключен k .третьему счетчику , выход которого соединен с первым счетчиком, на вход которого через первый делитель поступает частота опорного генератора, при этом выходы первого счетчика соединены с вх дами схемы запоминани , выходы ко орой соединены со схемой совпадени , а выход опорного генератора через второй делитель подключен ко вхрду второго счетчика импульсов, выходы которого соединены со входами схвмл совпадени , выход которой подключен к шине сброса второго счетчика импульсов (д. Недостатком известного устройства вл етс невысокс1 точность, тщ как не учитываетс остаток в первом делителе частоты, который сужает диапазон работы умножител . Наиболее близким по технической сущности к предлагаемому вл етс умножитель частоты следовани импульсов , содержащий счетчики импульсов, делитель частоты, опорный генератор, запоминающий блок, сравниванхций блок, элемент ИЛИ, линию задержки, преобразователь код-напр жение, дополнительный запоминакжций блок, источник колебаний умножаемой частоты, формирователь коротких импульсов, выход которого подключен к запоминающему блоку, к дополнительному запоминакадему блоку и через линию задержки к элементу Ш1ИД к первсилу счетчику и к делителю частоты , а выход опсфного генератора, соединен со вторым счетчиком импульсов и с делителем частоты, один выход которого соединен с первым счетчиком импульсов, а второй выход с дополнительным запоминг1нх4им блоком выход которого подключен к преобразователю код-напр жение, выход которого соединенс опорным генератором при этом выходы первого счетчика импульсов подключены к запоминакхцему блоку, выходы которого поданы на одНИ входы сравниваюцего блока, на вто рые входы которого поданы выходы вто рого счетчика импульсов 2. Недостатком данного устройства вл етс низка точность и ограниче ные функциональные возможности в свйзи с тем, что коэффициент умножени вл етс посто нной величиной. Цель изобретени - повышение точности при одновременном расширении функциональных возможностей. Указанна цель достигаетс тем, что в цифровой умножитель частоты следовани импульсов, содержащий делитель частоты, первый счетчик импульсов , разр дные выходы которого подключены к соответствующим входам запоминающего блока, выходы которого подключены к первой группе входов элемента сравнени , втора группа входов которого подключена к разр дным выходам второго счетчика импульсов , первый вход которого соединен с выходом опорного генератора, формирователь коротких импульсов, первый и второй выходы которого соединены соответственно с дополнительными входами запоминагадего блока и дополнительного запоминающего блока элемент ИЛИ, линию задержки и формирователь импульсов, введены элементы И, дополнительный делитель частоты, элемент совпадени , элементы задержки , блок переноса, мультиплексоры, переключатель, третий счетчик импул сов и триггер, вход которого соединен с выходом формировател импульсов , а пр мой и инверсный выходы соответственно с первым к вторым входами формировател коротких импульсов и с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом опорного генератора, третий вход первого элемента И - с выходом элемента совпадени , а выходы первого и второго элементов И - с входами элемента ИЛИ, выход которого соединен -с первым входом делител частоты, второй вход которого соединен с третьим выходом формировател коротких импульсов , третий вход - с четвертым выходом формировател коротких импульсов и первым.входом первого счетчика импульсов, второй вход которого подключен к п тому выходу формировател коротких импульсов, четвертый вход - с выходом первого элемента Задержки, а выходы с управ л ющими входами первого мультиплексора и группой входов блока переноса , дополнительный вход которого соединен с,дополнительным входом запоминающего блока, а выходы - с устгшовочными входами третьего счет . чика импульсов, счетный вход которого соединен с выходом дополнитель ного делител частоты, первый вход котсчрого подключен к выходу элемента И, первый вход - с шестым выходом формировател коротких импульсов и вторым входом дополнительного делител частоты, а выходы со входами элемента совпадени , причем информационные входы первого мультиплексора подключены к выходам переключател , а выход - ко входу первого элемента задержки и счетному входу первого счетчика импульсов, разр дные которого подключены к группе входовдополнительного запоминагацего устройства, выходы которого соединены с управл надими входами второго мультиплексора, информационные входы которого соединены с выходами , линии задержки, дополнительный информационный вход - с выходом элемента сравнени и входом линии задержки , а выход - через второй элемент задержки со вторым входом второго счетчика импульсов. На чертеже представлена структурна схема устройства. Устройство содержит формирователь 1 импульсов, триггер 2, элементы И 3 и 4, элемент ИЛИ 5, генератор 6 опорный , делители 7 и 8 частоты, переключатель 9, элементы 10 и 11 задержки, мультиплексоры 12 и 13, элемент 14 совпадени , формирователь 15 коротких импульсов, счетчики 16-18 импульсов , элемент 19 сравнени , запоминающие блоки 20 и 21, лини 22 задержки секционна , блок 23 переноса. Устройство работает следук цим образом . Умножаема частота поступает на формирователь 1, где преобразуетс в импульсы, поступающие на счетный вход триггера 2. Триггер 2 формирует; строб, равный периоду входной частоты . Этот строб заполн етс импульсами генератора б, которые через элемент 3 и элемент 5 поступают в делитель 7. Делитель 7, мультиплексор 12, переключатель 9 и элемент 10 представл ют собой делитель с переменным коэффициентом делени . Коэффициент задаетс оператед ом через переключатель 9. Переклаочателем 9 выбираетс один из информационш 1Х мультиплексора 12 и,Когда код, поступающий с делител 7 на управл кшще входы мультиплексора 12, подключит этот вход на выкод мультиплексора 12, то через элемент 10 происходит установка в О делител 7, затем процесс повтор етс . Выбира переключателем 9 другой информационный входа мультиплексора 12, мы мен ем коэффициент пересчета. Импульсы с выхода мультиплексора 12 поступают в счетчик 16. Число поступивших импульсов равно где N - число импульсов, записанных в счетчик 16 в течени одного периода входной ча тоты ; F - частота опорного генерато ра 6 ; U Fg) - частота входного сигнала; К - коэффициент делени делит л , равный коэффициенту ум ножени входной частоты. После окончани периода входной частоты число N. переписываетс в блок 21, а счетчик 16 устанавливает с в О. В течение следующего периода импульсы генератора поступают в счетчик 17, и при достижении числа, запи санного в блоке 21, блок 19 выдает сигнал равенства. Если частота генератора 6 в течение периода входной частоты поделилась делителем с переменным коэффициентом в целое число раз, т.е. в делителе 7 остатка нет, то блок 20 находитс в О состо нии. При этом управл ющие входы мультиплексора 13 подключают к его выходу информационный вход без задержки линией 22 заде жки. Сигнал равенства проходит через мультиплексор 13, второй элемент задержки 11 и устанавливает в О счет чик 17. Всего за период входной частоты число сигналов равенства будет следующим Na i7-V Таким образом, число.входных импульсов будет равно умноженной входной частоте 2. где Fgj,,y - частота выходных импульсов . . . Если в делителе 7 осталс остаток которчый может быть равен числу от 1 до то после окончани периода входной частоты он через блок 23 записываетс в счетчик 18, и делитель 7 устанавливаетс в О. Импульсы генератора б через элемент 4 поступа ют в делитель8 и через элемент 5 в делитель 7, Выходные импульсы делите л 8 вычитают число, записанное в счетчике 18. Когда число в счетчике 18 станет равным О,-элемент 14 зак роет элемент 4. Благодар этой операции мы вычисл ем дробную часть чис ла N . Импульсы, вышедшие с делител с переменным коэффициентом, поступают в счетчик 16 и после окончани периода входной частоты это число, равное дробной части числа Н, записываетс в блок 20. В зависимости от числа, наход щегос в блоке 20, упра л ющие входы мультиплексора 13 подключают на выход мультиплексора информационный вход с задержкой, пропорциональной этому числу. Период выходных импульсов уве ичиваетс на величину этой задержки, Таким образом, производитс корректировка периода выходной частоты с учетом остатка, наход щегос в делителе 7. Обща величина временизадержки выбираетс равной периоду опорного генератора. Коэффициент делени делител 8 равен числу ,секций линии 21 задержки. Ёсе сигналы управлени вырабатсываютс формирователем 15. Таким образом, предлагаемое устройство позвол ет получить переменный коэффициент умножени за счет использовани делител с переменным коэффициентом делени , повысить точность умножени путем цифрового вычислени корректирующей величины и повысить быстродействие отработки изменени входной частоты. Формула изобретени Цифровой умножитель частоты следовани импульсов, содержащий делитель частоты, первый счетчик импульсов, разр дные выходы которого псдключены к соответствующим входам запомин ющего блока, выходы которого подключены к первой группе входов элемента cjpaBнени , втора группа входов которого подключена, к разр дным выходам второго счетчика импульсов, первый вход которого соединен с выходом опорного генератора, формирователь коротких импульсов, первый и второй выходы которого соединены соответственно с дополнительными входами запоминающего блока и дополнительного запоминаклцего блока, элемент ИЛИ, линию задержки и формирователь импульсов, отличающийс тем, что, с целью повышени точности при одновременном расширении функциональных возможностей , в него введены элементы И, дополнительный делитель частоты, элемент совпадени , элементы задержки, блок переноса, мультиплексоры, переключатель , третий счетчик .импульсов и тркггер , вход которого соединен с выходом формировател импульсов, а пр мой и инверсный выходы соответственно с первым и вторым входами формировател коротких импульсов и с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом опорного генератор ,третий вход первого элемента И - с выходом элемента совпадени , а вы-.:сди( первого и второго элементов И - с входами элемента ИЛИ, выход которого соединен с первым входом делител частоты , вход которого соединен с- третьим выходом формировател коротких импульсов, третий вход - с четвертым выходом формировател ксфотких импульсов и первым входом первого счетчика импульсов, второй вход которого подключен к п тому выходу формировател коротких импульсов, четвертый вход - с выходом первого элемен .та задержки, а выходы с управл ющими входами первого мультиплексора и гру пой входов блока переноса, дополни вльмый вход которого соединен с Дополнительным входом зацоминакйЦбго блока, а вьисоды - с установочными входами третьего счетчика импульсов, счетный вход которого соединен с выходом дополнительного делител частоты , первый вход которого подютючен к выходу первого элемента и, первый вход - с шестым выходом формировател коротких импульсов и вторым входом дополнительного делител частоты а выходы - со входакм элемента совпадени , причем информационщде входы первогомультиплексора подключены к выходам переключател I а выход - ко входу первого элемента задержки и счетному входу первого счетчика импульсов , разр дные выходы которого подключены к группе входов дополнительного эапс чинающего устройства, выходы которого соединены с управл ющими входами второго мультиплексора, информационные входы которого соединены °с выходами линии задержки, дополнительный информационный вход - с выходов элемента сравнени и входом линии задержки , а выход - через второй элемент згщержки со вторым входом второго счетчика импульсов. Источники информации, прин тые во внимание при экспертизе 1.Патент США 3753125, кл. 328-38, 1975.