SU807258A1 - Устройство дл сопр жени модулейВычиСлиТЕльНОй СиСТЕМы C KOHTPO-лЕМ - Google Patents

Description

. . -.Г ИэобреГениё огносигс  к вычиспигель  ой технике н может .быть использовано;. пр  проект рован   вычисл тельных сно тем, . . .; Известно устройство св э  ш н, со держащее набор пасс вных ш н, соед нейных двусторонними св з ми с модул ми выч сл тельной системы, блоки управле н   шинам    блок св зи ш   0- Недостатком этого устройства  вл етс  момви пол зац   объединенных шин на период передачи сообщени  между парой.мойу ой что снижает пропускную способность M«N. дулей. Известно также устройство ов эк оЬ- держащее набор пассивных ш   да  ы01|а|1 реса, управ 1енв ,, соединен«1ое двуего| ои ними св з м  с модул ми вычис  те ьйой системы,- при атом передача информади  между модул ми выполн ютс  в реж ме разделени  времени |2. Недостатком устройства  вл етс  уве- л че  е времен  ржвпанк .по мере paouttреи   вычислительной с стемы. Наиболее бпвзквм к предлагаемому по технической сушност   вл етс  устройство св зи, соед кэнное двустсроннимн информационными и командными СВЯЕЗЯМВ с модул ми вычислительной системы,. родерч жашее первые приемные регистры, оервые передающие регистры, первый набор пасс вных шин данных, адреса в управлени  блок синхронизад и, pacnpeдeл vl reira  мпупьсов, узлы вентилей первые узлы ааализа регистры афеса, утфавп ю (Вие р истры, первые буферные регистры Я первые элементы ИЛИ, первые информа циовиые входы которь(х через первые приемные регистры подключены соответствено к,т рвому управл ющему выходу синхронизации первым управл юшим гхо дом распределителей импульсов, первые урравл юшиё выходы которых св заны с., узлами вентилей, первые управл ющие ВЦ ходы узлов вентилей подключены « упрапь вл ющим входам первых передающих регистров , информа& онные выходы которых соединены через первый набор пасс вных шин данных, адреса   управлени  св заны соогветсгвейно с последующими первымв приемным регистрами и через первые буферные регистры соединены двусгоронними информационными св з ми с модул ми вычислительной системы, управл ющие выходы которых подключены к первым управл ющим входам управл ющих регистров , вторые управл ющие входы которых св заны с узлами вентилей, информационные выходы управл ющих регистров подключены к первым информационным вхоДбм узлов, вентилей, вторые управл ющие выходы которых св з;аны с управл ющими входами первых узлов анализа, первые информационные входы которых подключены к регистрам адреса и первым буферным регистрам, первые управл ющие входы которьк соединены с третьими управл ющий ми выходами узлов вентилей, четвертые ynравл ющие выходы которых св заны с управл ющими входами модулей вычислительной системы Однако, несмотр  на то, что данное устройство позвол ет наращивать проиа-: водительность системы, сохран   ее регул рность , оно имеет единственный путь передачи информации, что не позвол ет обеспечить высокую надежность работы. Последнее очень важно дл  р да применений , особенно дл  системы реального времени . Целью изобретени   вл етс  повышение надежности устройства. Поставленна  цель достигаетс  тем, что в устройство дл  сопр жени  модулей вычислительной системы с контролем, со держащее первую группу приемных регистров , пйрвую передающих регистров блок синхронизации, группу распределителей импульсов, первую группу блоков сравненкп адреса, группу регистров адреса, группу управл ющих регистров, первую группу буферньос регистров, первую группу элементов ИЛИ. ГОУППУ блоков вьфаботки управл ющих сигналов, причем первый выход блока синхронизации соединён с первыми входами всех распределителей импульсов группы, второй выход блока синхронизации соединен со вторыми входами всех распределителей импульсов группы и с управл ющими входами всех приемных регистров первсй группы, первы и второй выходы каждого распределител  импульсов группы соединены с первым и вторым синхронизирующими входами соогветствующего блока вьфаботки управл ющих сигналов группы, первый выход кажд го блока выработки управл ющих сигналов группы, соединен с управл ющим входом соответствующего передающего регистра первой группы, выход каждого -К-го передающего регистра первой группы соеди- . ней с первым информационным входом 1(-го буферного регистра первой группы и с информационным входом (Х+1)-го приемного регистра первой группы, второй информационный вход -k-ro буферного регистра первой группы  вл етс  первым входом устройства, информационный выход каждого регистра адреса группы соединен с первым информационным входом Соответствующего блока сравнени  адреса первой группы н с третьим информационным входом соответствующего буферного регистра первой группы, информационный выход каждсго приемного регистра первой группы соединен с первым входом соответствующего элемента ИЛИ первой группы и со вторым информационным входом соответствующего блока сравнени  адреса первой группы, выход каждого элемента ИЛИ перЬой группы соединен с первым информационным входом соответствующего блока выработки управл ющих сигналов группы, второй, третий, четвертый н питый выходы каждого блоке выработки управл5лощих сигналов группы соединены соответственно с управл ющим входом соответствующих блоков сравнени  а/феса первой группы, с первым управл ющим «копам управл ющего регистра группы, с соответствующим выходом ycTpcrftcTBa, с угфавл юшим входом соответствующего буферного регистра первой группы, информацвониый выход каждого управл ющего регистра группы сое-. динен со вторым информационным входом соответствующего блока выработки управл$аощих сигналов, вторые управл5пощие входы каждого управл ющего регистра образуют группу управл ющих входов устройства , введены блок контрол  магистрали , втора  группа приемных регистров. Группа блоков коммутации, втора  группа передающих регистровj перва , втора  и треть  группы блоков обнаружени  ошибок, вт-ора  группа блоков сравнени  адреса, втора  группа элементов ИЛИ, группа счетчиков сбоев, группа дешифраторов и втора  группа буферных регистров, причем информационные выходы последних передающих регистров первой и второй групп соединены соответственно с первым и вторым информацисмными входами, блока контрол  магистрали, первый и второй управл ющие входы которого соезднены соответственно с первым и вторым вькода- , м  блока синхронизации, первый и второй

внформационные выходы басва Koarpota йЪгвстрали соеаинены соотвегсгвен о с информаанонными входами первых првемных регистров первой и втсфой групп, выход каждого приемного регисгра вторс группы соединен со вторым входом соответствующего элемента ИЛИ первой группы , с первым ннформацксжным входом соответствующего блока сравнени  адреса BTqjofl группы, первь1й, , третий н четвертый входы каждого блсжа коммутации группы соединены соответственно с информационными входами соответствующего , 1фиемног«) регистра первой группы, с выходом соответствующего приемного регистра первой группы, с информационным входом соответствующего приемного регистра второй группы, с выходом соответствующего приемного регистра второй группы, управл ющие входы всех приемвых регистров второй группы соединены со втqpым выходом блока синхронизации, первый и второй информационные выходы каждого блока коммутации группы со дине11ы соответственно с информационными входами соответствующих передающих реи гистрсхв первой   второй групп, инффма К80ННЫЙ выход -го передающего регистра второй группы соединен с инфс мацвонным входом (it+l)-ro приемного регвстра второй группы,, с информационным входом fc-ro буфернсмго регистра второй группы, информацишный выход каждого буферного регистра второй группы соедв- йен с п тым информационным входом соответствующего буфернсго регистра первсЛ группы, первый, второй и шестой выходы каждого блока выработки управл ющих сигналов группы соединены соответственно с управл ющим вхоаом соответствующего передающего регистра вторсА группы, с управл ющим входом соответствующего блока сравнени  адреса.второй группы в с управл ющим входомбуферного регистра второй группы, информационный выход каж дого регистра а;феса группы соединен со вторым информационным входом соответствующего блока сравнени  адреса второй группы, Ьыходы соответствующих блоков сравнени  адреса первой и второй групп соединены с первым ° и вторым входамв соответствующего элемента ИЛИ второй группы, выход каждого элемента ИЛИ второй группы соединен с управл ющим входом соответствующего управл ющего регистра группы, седьмой выход каждого блока выработкой управл ющих сагналов группы соединен со входом соответствующего счетчика сбоев группы, выхс  каЖ(

дого счётчнка сбоев соединен с соответ-ствующвм входом дещифратора группы, выход каждого дешифратора группы соединен с третьим входом соответствующего блока вьфаботки управл ющих сигналов

группы, информационные выходы каждого передающего регистра первой н второй групп соединены соответственно со входами блоков обнаружени  ошибок первой

,и вторсА групп, выходы блоков обнаружени  ошибок первой н вторсЛ групп соединены соответс-венно с четвертым и п тым входами соответствующего блока выработ ки управл ющих сигналов группы, третий

выход и п тый вход каждого блока коммутации группы образуют соответственно первую группу информационных вьсходов в вторую группу информационных входов ус роАства , выход каждсго буферного регнстра первой группы соединен с информационным входом соответствующего блока обнаружени  ошибок третьей группы и с третьим входом соответствующего блока вьфаботки управл ющих сигналов группы,

выход каждого блока обнаружени  ошиёок третьей группы соединен с шестым входом, соответствующего блока вьфаботкк управл ющих сигналов группы.

Блок контрол  магистрали содержит

первый в второй приемные регистры, первый и второй узлы обнаружени  ошибок, узел коррекции сбоев,элемент ИЛИ, элемент И, счетчик, группу элементов И, схему сравнени , первый и второй регистры аередачи, распределитель импульсов.

группу элементов ИЛИ, первый и вторс кснимутатфы в узел управлени  режимом, пррчем первый н второй информационные входы блока соединены с информационными вхооамв первого в второго приемных регистров , управл ющие входы которых соединены с первым выходом распределител  вмаульсов в с синхронизирующими вхо{дамв длемейтов И группы, выход первого (фвемного регистра соединен со входом первого узла обнаружени  ошибок, с первыми вхоламв узла управлени  режимом, узла кч;1рекцив сбоев, с первым входом элемента ИЛИ в первым входом первого коммутатора, выход второго приемного

регвстра соединен со входом вторшх узла обнаружени  ошибсж, со втчэымв входамв узла управлени  режимом, элемента ИЛИ, узла коррекции сбоев в вторым входом первого коммутатора, управл ющий

в ввформадвоыные выходы первого в второго узлов обнаружени  (хиибок соед не ны соответственно с первым и вторым у|фавл ющвмв в информационными вхоца

и второго коммутатора, первый и второй , правл ющие;выходы которого соединены f соответственно с управл ющим входом зла кс эрекции сбоев и с первыми управ ющими входами элементов И группы, ыход узла кс рекцни сбоев соединен с первыми инф эмационными входами элеентов И группы1 первый и второй выхоы узла управлени  режимом соединены соотвегственно со вторыми входами элементов И группы, с первыми входами элементов ИЛИ группы, первый ,второй,третий , четвертый н п тый выходы элементов И группы соединены соответственно с первым входом элемента И, с управл щим входом счетчика, со вторыми вхоами элементов ИЛИ группы, с управл ющим входом первого и второго регистров передачи, с инфс мационным входом первого и второго регистров передачи, выоды которьрс  вл ютс  выходами блсжа, выход элемента ИЛИ соединен со входом элемента И, выход которого соединен , со счетным входом счетчика, информационный выход очегчйка соединен со входом схемы сравнени  и со вторыми инффмааноннымн входами элементов -И группы , выход схемы сравнени  соединен с третьими входами элементов И группы, второй выход распределител  кмпульсоа соединен с управл ющим BxoiaoM первого коммутатора, выходы элементов ИЛИ группы соединены с трегьи°м киформационным и вторым управл ющим входами пер вого коммутагс а, порвый и вторсЛ выходы которого сЬеДннеиы соогвегственно со вторымв нгнформааионным  входами первого и второго регистров передачи.

Блок обнаружени  ошибок содержит группу сверток по модулю два, группу элементе И, пороговьгй элемент в деши({ратор , причем входы сверток по ыорупю два группы соединены со входами блока, выходы .сверток по модулю две группы, соответственно соединены с первыми вхог дами елементов И группы, вторые входы которых соединены со вхоаом младших ннфор мац ионных блока, выходы элементов И группы  вл ютс  информационными выходами блока   соедкнены с ° соотввтствующнми входами nqjoroBoro элемента в.Дешифратора, выход оэшифратора  вл етс управл ющим выходом блська , выход пороговсгЬ элемента ооедвнеа , с управл ющим входом дешифратора.:

Емюак коммутации содержит первый, второй, третий и четвертый элементы ИЛИ, первый, второй, третий и четвер-. тый элементы И,причем пе1рвый, второй.

третий и четвертый информационные вхо , ды блсжз соединены соответственно с первым входом первого элемента ИЛИ, со вторым входом первого элемента ИЛИ, с.

первым входом второго элемента ИЛИ и со вторым входом втсрого элемента ИЛИ, первый и второй выходы первого и второго элементов ИЛИ соединены соответственно с первыми входами первого, второго , третьего и четвертого элементов И, втсрые входы всех элементов И объединены к соединены с управл ющим .входом блока, третьи. входы первого и третьего элементов И соединены со вторым вxoдo

5 блсжа, третьи входы второго и четвертого элементов И соединены с четвертым входом блока, выходы первого, второго, третьего к четвертого элементов И fcoeдинены соответственно с первым и рым входами третьего и четвертого элементов ИЛИ, выходы которых  вл ютс  выходами блока, третьи входы третьего и четвертого элементов ИЛИ соединены о п тым инфср мац ионным входом блока.

5 На фиг. 1 изображена.блок-схема устройства дл  сопр жени  модулей вычиспительной Системы с к 1тролем| на фиг. 2схема блоке ко трол  магистрали; на фиг. 3 - схема блока обнаружени  ошио бок; на фиг. 4 - схема блока коммутации.

Устройсуво содержит блок 1 синхронизации , блох 2 KOHTp nfi магистрали, перва  группа приемных регистров 3,1З .Р, втфа  группа приемных регистров

, 4.1-4.Р, перва  элементов ИЛИ 6.1-5.Р, группа блсжов 6,1-6.Р коммутации , перва  группа передающих регистров 7Л-7.Р, втора  группа передающих регйСТ|зрв 8.1-8,Р, первый набор

8 пассивных lumi данных адреса и управлени , второй набор 1О.1-1О.Р пассивных шин Двнвьес, вфеса и управлени , перва  группа вткуков И,1-11.Р обнаружеви  miti6, втфа  группа бпоков

j 12.1-12.Р обваружени  ошибок, треть  группа 15.1-13.Р обнаружени  ошибок, группа распределителей 14.114 ,Р нмпулыхшг перва  группа, блсжов 15. l-lSi.P сравнени  , втора 

- ipynna le. 1-16.Р, сравнени  адреса, втора  группа элементов ИЛИ 17.1-17.Р, группа регистров 18.1-18.Р , группа блоков 49.1-19.Р вьфа.боткн управашо их сигналов, группа счетчиков 20,1-20.Р сбоев, группа дешифраторов 21,.Р, группа управл ющих регистров 22,1-22.Р, перва  группа рег.исгров 23.1-23.Р, втора  группа буферных регистров 24.1-24.Р,

модули 25,1-25.F вычислительной систе .MbliБлок 1 синхронизации (фиг.I), содержащий генерат() тактовых импульсов, узлы сброса, пуска-останова н панель управлени , предназначен дл  приведени  в исходное состо ние устройства, его пуска и синхронизации. Блок вырабатывает две серии синхронизирующих сигналов А1 и В1. Сери  А1, подаваема  на второй управл ющий выход блока 1 синхронизации, поступает на второй управл ющий вход блока 2 контрол  магистрали, вторые управл ющие входы распределителей импульсов 14.1-14,Р, группы, управл ющие входы приемных регистров первсЛ 3,1З .Р и 4.1-4iP групп. Распределители 14.1-14.Р импульсов группы в ответ на сигнал А1 вырабатывают последовательность А2, A3, а в ответ на сигнал В1 - соответственно В2, ВЗ, В4. Минимальное врем  между сигналами В4 и А1 зависит от используемой элементной базы и в насто щее врем  может сосфавл ть единицы наносекунд. Первый управл ющий выход блока 1 синхронизации св зан с первым управл ющим всхоаом блока 2 контрол  магистрали и с п тыми уоравлтощими входами блсжов 6.1-6.Р группй

Г иемные регистры первой 3.1-З.Р и вто рой 4.1-4.Р. групп, передающие регистры первой 7,1-7.Р и второй 8.1-8.Р групп, св заны соответственно доуг с Щ)угам с помощью первого 9.1-9.Р и второго 1О,110 ,Р наборов пассивных щин и включаю

. щий узлы сброса, занесени   и выдачи информации . ,;

Этн регистры претазначены дл  временного хранени  информации, динамически перемещающейс  от приемных регистров 3.1 4,1 и передающим регистрам 7.Р, 8.Р. ..

Информационные входы и выходы при ёмньос регистров 3.1-З.Р, 4.1-4.Р через блоки 6.1-6.Р. коммутации св заны О передающими регистрами 7.1-7.Р, 8.18 .Р, Выходы передающих регистров

7,Р 8,Р соединены с информационными входами блсжа 21 контрол  магистрали.

Информационные выходы передающих регистров первсй 7.1-Р.Р и вторс 8,18 ,Р групп соединены соответственно со входами блоков обнаружени  ощибсж первой 11.1-11,Р и второй 12.1-12.Р групп и входами буферных регистре первой 23Л-23.Р и второй 24.1-24.Р групп содержащих узлы сброса, занесени  и вьшачи информации, и.предназначенньс: дл  приема информации из ма-.

гистрали, временного ее хранени , перезаписи новой информации из модулей 25.1-25.Р и вь1Дачи ее через блоки 6.1-6.Р коммутации.

Информаци  из приемных регистров 3.1-3,Р, 4.1-4.Р пересылаетс  к передающим регистрам 7.1-7.Р, 8,1-8.Р в кде Хэмминга, в виде п - разр дного слова См - разр дов - информационные ч - контрольных разр дов). Информационна  часть слова содержит следующие пол :

-признак слова управл юще о модул , если е этом разр де находитс  , то это слово управл ющего модул , осуществл ющего операции диагностики , Ъ противном случае - это слои о исполнительного модул ; -счетчик циклов, данное п.опе загружаетс  активным модулем в момент отправлени  слова в магистраль; содержимое разр дов даннса-р пол  . указывает на количество допустимых полных проходов данного слова по магистрали без обнаружени  попуча тел { ,- -признак состо ни  слова - зан то/

/свободно; -аарес получател ; -аДрес отправител ; -данные (в этом поле указываетс  информаци  о состо нии модул , или ащюс  чейки пам ти, или адрес регистра назначени  и т.п.)} -режим: запись, чтение, т.е. это ре жнм обработки пол  данньис мооулемпопучателек . сбой.

Разр ды признаков слова утфавл ющего модул  и признаков состо ни  слова с выходов элементов ИЛИ 5.1-5.Р первой группы поступают на входы блоков 19.119 .Р выработки управл ющих сигналов группы, разр ды адреса получател  с выходов приемных регистров первс 3.1З .Р и вторЫ1 4.1-4.Р групп поступают на входы блоков сравнени  адреса первой 15.1-15. второй 16.1-16.Р групп, , содержащих наборы элементов И, ИЛИ, и предназначенных дл  распознавани  .собственных адресов модулей, путем сравне ВИЯ а;Ц}есов получателей с собственными афесами, хран щимис  в регистрах 18.118ГР адреса, включающих цеПи ручной установки адресов. Управл ющие вьасслц блсжов х:равнени  адреса первсА ;15.115 .Р и BTdpoft 16.1-16.Р групп через . элементы ИЛИ 17.1-17.Р второй группы св заны с управл ющими регистрами 22.1-22.Р группы, котфые также подклю чены к блокам 19.1-19.Р выработки управл ющих сигналов группы и включают триггеров с узлами занесени  и сброса и используютс  дл  указани  состо ний и режимов работы уст зойства. С блоками 19.1-19.Р выработки упра вл ющих сигналов группы св заны также последовательно соединенные счетчики 20.1-20.Р сбоев группы и деши4ч5аторы 21.1-21.Р группы, совместно предназначенные дл  регистрации числа неверных пересылок информации .из модулей 25Л-25.Р в буферные регистры 23,1- 23 .Р пеовой группыУстройство св зано двухсторонними информационно-командными св з ми с модул ми 25,1-25.Р вычислительной системы , в качестве которых могут использоватьс  центральные процессоры, процессоры ввода-иывода, блоки-оперативной пам ти. . Блок 2 ко11грол  магистрали 1фиг,2) предназначен дл  контрол  и восстановлени  информации, циркулирующей е магистрали; обнаружени  сообщений, которые не были пр.ин ты получател ми по разным причинам (сбой в адресе получател , мно гократные сбои в сообщени х, которые аппаратурными средствами кqэpeктиpoвки нельз  устранить и требуютс  повторные передачи сообщени  или прерывание к уп;равл ющим программам в одном изуправл ющих модулей и т.п.). Блок 2 контрол  магистрали содержит первый приемный регистр 26, второй приемный регистр 27, первый узел 28, обнаружени  ошибок,вгорсй узел 29 обнаружени  ошибок , второй коммутатор 3Q узел 31 коррекции сбоев, узел 32 управлени  режимом , группу элементов И ЗЗ, распределитель 34 импульсов, элемент ИЛИ 35, элемент И 36, счетчик 37, схему 3S сравнени , первьй коммутатф 39, группу элементов ИЛИ 40, первый регистр 41 передачи, второй регистр 42передачи. Первый 26 и второй 27 приемные регист ры идентичны, содержат наборы триггеров дл  хранени  информации, цепи занесени , выдачи и сброса информации и предназначены дл  хранени  прин той информации в течение времени ее обработки в блоке 2 контрол  магистрали. Информационнь1й выход первого приемнс б регистра 26 всеми разр дами подключен к первому информационному входу аервого коммутатора 39,раэр дами, пре ставл ющими собой счетчик циклов - к первому информационному входу элемента S 812 ИЛИ 35, разр дом, определ ющим .зан тость приемного регистра 26 и разр дом признака слова управл ющего модул  - к первому информационному входу узла 32 управлени  режимом, информационный вы-, ход первого приемного регистра 26 всеми разр дами, за исключением разр дов счетчика циклов, поизнака зан тости, признака слова управл ющего модул , соединен с информационным входом первого узла 28 обнаружени  ошибок и первым информацисиным входом узла 31 коррекции сбоев. Аналогичным образом второй приемный регистр 27 св зан с первым коммутатором 39, элементом ИЛ.И 35, узлом 32 управлени  режимом, вторым узлом 29 обнаружени  ошиб.ок, узлом 31 коррекции сбоев. .Первый 28 и второй 29 узлы обнаружени  ошибок идентичны между собой и с бл{жами И,1-11.Р 12.1-12.Р, 13.113 .Р и каждый из них .содержит (фиг.З) группу сверток 43,1-43.4 по модулю два, группу элементов И 44.1-44.4, nqporoвый элемент 45, дeшифpaтqз 46, и прадназначен дл  обнаружени  двойных и одиночньсс ошибок в сообщении, формировани  кода дл  определени  позиции разр да, аодлежащего инвертированию при одиночной ошибке с целью восстановлени  кода сообщени , и выдачи этих сигналов во второй коммутатор 30. Информационный вход узла 29 обнаружени  ошибок соединен с информационными входами сверток 43,1-43,4 по модулю два группы, выхоДЬ1 которых соответственно св заны с первыми входами элементов И 44,1-44,4 группы, втсрые входы которых соответственно подключены к младшим Ч-информа аиснным разр дам информацисмнсо о входа узла 29 обнаружени  ошкбсж, выходы эле- , ментов И 44.1-44,4 группы св заны со входами двшйфрдгора 46, информационным выходом узла 29 обнаружени  ошибок н входамк ворогового элемента 4 5, который через деши4фат 4в поокарчен к уоравл кцшему выходу уэла 29 обнаружени  ошибок. Свертки 43.1-43,4 По модулю два группы представл ют собой набор комбинационных схем И, ИЛИ, НЕ и предназначаны дл  контрол  по четности определенных наборов зНачениТ кода сообщени , например, перва  свертка 43.1 контролирует все нечетные значени  кода, и выда-ча результата контрол  разрешаетс  только в том случае, если млашний информационный разр д кода сообшенн  равен , в (фотивном случав, на выходе первого. элемента И 44.1 группы устанавливаетс  О. В каждую свертку по модулю два подаетс  только один соответствующий контрольный разр д. Аналогично первой свертке 43,1 выполнены остальные (ч-1) .свертки 43.2-43.Ч группы. Д1рроговый. элемент 45 содержит вход ные цепи и пороговьш элемент, вьшающий на вькбде сигнал кратного сбо , : если на его вход с элементов И 44,144 группы поступает более одного- сигнала о сбое контрольных группы. В качестве порогового элемента может быть использован , например триггер Шмитта. Дешифратор 46 содержит набор эле . ментов И, ИЛИ, НЕ и предназначен дл  выдачи управл ющих воздействий по результатам контрол  сообщени  Нет сбо  Однократный сбой , Многократный сбой Второй коммутатор 30 (фйг.2) содержит набор схем И, ИЛИ, НЕ, на которых определ етс  из какого приемного регистра необходимо передать информацию в первый коммутатор 39, если сообщен{ е не имеет ошибок в одном из приемных регистров, а также необходимость ко|эректировки кода сообщени  с помощью узла 31 коррекции сбоев, если однократньге ошибки в обоих приемных регистрах, или однократна  ошибка в одном и многократна  в других приемных регистрах. Во втором коммутаторе ЗО с помощью дешифратора , на который подаетс  код позиции ошибки из соответствующего узла 28 и 29 обнаружени  ошибок, дешифрируегс  1О мер позиции кода сооб.щени , котсрьй необходимо инвертировать в узле 31 коррекции dSoeB. Второй коммутатор ЗО управл ющим выходом св зан с узлом 31 коррекции сбоев, причем этот выход  вл етс  выходом дешифратора кода позиции ошибки на п .выходов, где п - количество разр дов в сообщении, ч - количество избыточных контрольных разр дов. Узел 31 коррекции сбоев содержит ком бинациониую логику иа элементах И, ИЛИ, Н идентичную дл  каждого из п разр дов сообщени , реализующую инвертирование одного из разр дов, при условии раз. решени  коррекции кода сообщени  из второго коммутатора 30. Первый управл ющий выход второго коммутатора 30 св зан с третьим управл ющим входом группы элементов И 33. Группа элементов И 33 предназначена дл  вьгработки послейовательиости сигналов дл  продвижени  со общени  по направлени м, определ емым выходами узла 32 управлени  режимом, гасемы 33 сравнени , второго коммугат 8 814 ра 30, Hjynna элементов И 33 управл ющими входами также св зана с узлом 32 управлени  режимом, схемой 38 сравнени , .управл ющими входами приемных ре/ист- рбв 26   27 и распределителем 34- импульсов . Св зь второго коммутатора 30 и группы элементов И 33 сэстоит из р да шин, по которым в группу элементов И 33 подаютс  сигналы о направлении движени  сообщени , а также о необходимости записи признака сообщени  дл  управл ющего модул  в регистры 41 и 42 передачи. Группа элементов И 33 информационными входами св зана с информа- цитнымй выходами узла 31 коррекции сбоев разр ды сообщени ) и- информационным выходом счетчика 37. Управп ющамл выходами группа элементов И 33 св зана с элементом И 36 длч управ- лени  занесением кода в счетчик 37, счетчиком 37 дл  вычитани  нз него , если его содержимое не равно нулю. Информационными выходами группа элементов И 33 св зана всеми разр дами сробщенн , через группу элементов ИЛИ 4О с первым коммутатором 39 и разр дами кода счетчика 37, с первым 41 и втсрь1м 42 передачи регистрами. Распределитель 34 импульсов идентичен 14.114 ,Р. Управл ющие входы распределител  34 импульсов св заны соответственно с управл ющими входами блока 2 контрол  магистрали, а второй управл ющий выход распределител  34 импульссф св зан с первым кадлмутатором 39. Узел 32 управлени  режимом содержит набор элементов И, ИЛИ, ;НЕ и предназначёй дл  выработки управл ющих сигналов , зашющих режим работы блока 2 контрол  магистрали,в частности режим передачи сообщени  дл  управл ющего модул , режим нулевого слова, режим передачи сообщени  дл  неуправл ющего модул . Элемент ИЛИ 35 содержит набор схем ИЛИ по числу разр дов счетчика и информационным выходом подключен к элементу И 36 и предказиачен дл  сборки одноименных счетчика из первого 26 и второго 27 приемных регистров. Элемент И 36 дл  занесени  содержимого разр дов счетчика циклов приемных регистров 26 и 27 в счетчик 37, соединен информационной св зью со счетчиком 37, который информационным выходом подключен к схеме 38 сравнени ; предназначенной дл  определени  иулевого значени  счетчика 37. Схема 5В орав-, нени  включает набор схем И.

irjpynna элементов ИЛИ 40 пре назначеиа дл  передачи управл ющих и информационных сигналов в первый коммугагор 39. Г{)уапа элементов ИЛИ 40 св зана первымуправлтощим входом; с управл ющим выходо.м узла 32 управлени  режимом а управл ющим выходом - с первым коммутатором 39. Первый коммутатор 39 содержит наборы схем ИЛИ, И в предназначен дл  выполнени  передачи сообщени  соответственно из первого 26 к втфого 27 приемных регистров в первый 41 и второй 42 регистры передачи, при условии отсутстви  ошибок;, передачи содержимсго приемного регистра, в котором находитс  правильное сообщение в оба регистра 41, 42; передачи пересылок из группы элементов ИЛИ 40 в .оба регистра 41 и 42 передачи скорректированного кода сообщени , если хот  бы в одном из приемных регистров было сообщение с одной ошибкой и его возможно было восстановить Первый коммутатор 39 первым в вгорым информационными выходами соотвегственно св зан с первым 41 и вторым 42 регисграми передачи.

Первый 41 и еторой 42 регистры передачи аналогичны приемным регистрам 26, 27 и предназначены дл  хранени  сообщени  на врем  передачи в последующие приемные регистры магисграпи, Информаг ц онкые выходы первого 41 в второго 42 регистров -.передачи соответст)аенно осж- ключены к первому и второму информационным выходам 2 к(жгроп  магнатрали . Управл ющие входы регистров 41 и 42 передачи св заны с четвертым управл5пощикг выходом группы элементов И 33, служат дл  установки в соответствующих разр дах сообщени  признаков неустранимого сбо    признака сообщени  дл  управл ющего модул .

Блоки 6.1-6.Р коммутации (фиг. 4) предназначены дл  контрол  инфсрмации и повышени  ее достоверности при межрегистровых перерылках, что достигаетс  путем аатоматическсЛ пересылки правильней информации хот  бы из одното приемного регистра З.К, 4.К, IB оба передающих регистра 7.К, 8.К. В состав .-го блока 6.-(с коммутации вход т первый элемент ИЛИ 47.1с, второй элемент ИЛИ 48«, первый 49,iLi второй 5О.С, третий 51-К и четвертьй 5 2.1 элементы И, третий ЗЗ.и четвертый 54.tэheмeнты ИЛИ. Инфор-, маци  .;с выхода приемнс го регистра Зi поступает на вход первого элемента ИЛИ 47,k где она провер етс  с. помощью опв° рации исключающее ИДИ на равенство

с информацией, поступающей со входа приемного- регистра 3. k на второй информационный вход первого элемента ИЛИ 47J; В зависимости от результата -сравнени , информаци  в передающий регистр 7. k поступает либо из приемного регистра З. -первсй группы через первый элемент И 49.iiH элемент ИЛИ 53ж, либо из приемного регистра 4.k второй группы через второй элемент И SO.if. и элемент ИЛИ 53. Втсра  половина блока 6 1с коммутации, включающа  приемный регистр 4 второй группы, второй элемент ИЛИ 4Sifc третий 5 l.-fc и четвертый 52Аэлементы И, четвертый элемент ИЛИ 54 R, имеет то же функциональное назначение и те же св зи, что и перва  половина блока.

Устройство работает следующем образом .

Модули 25.1-25.Р вычислительной системы обмениваютс  между собой слов&ми информации, при этом можнр вьшелить исполнвтелвные модули, выдел ющие функции хранени  к обработки информации, и усфавл ющие.модули, в качестве которых используютс  центральные прсадессоры, снабженные развитым программным обеспечением дл  анализа и прин ти  рещений по сбойным ситуаци м.

Функционально устройство дл  сопр жени  модулей вычислительной системы с контролем (фиг. 1), исключа  блок 1 и блсж 2 к 1троп  магистрали, можно разделить на Р идентичных частей по числу модулей 25.1-25.Р вычислительной системы. Работу устрсйства будем рассматривать ва примере работы it -ой части устройства совместно с блоком 1 синхронизации и блоком 2 контрол  магистрали.

По пуску устройства блок 1 синхронизации начинает вырабатывать обе серии сигналов А1 н В1, под управлением кото рых в магистрали начинают циркулировать свободные слова. Каждым сигналом В1 содержимое приемных регистров 3.1-З.Р, 4.1-4.Р передаетс  через блоки 6.1-6.Р коммутации в передающие регистры 7.17 .Р, в.1-8.Р. Каждым сигналом А1 информаци  передаюшнх регистров 7.1-7.Р, 8.1-8.Р пересылаетс  в приемные регистры 3.1-З.Р, 4.1-4.Р,

Кажда  -а  часть устройства может независимо работать в одном из трех режим овТ

Claims (2)

1. - Запись - Пересыпка слова инфq мaции из модул  вычислительной системы магистраль} -чтение (управл5пощий режим) - при слова информации из магистрали управл ющим модулем; -чтение (исполнительный режим) прием слбва информации из магистрали исполнительным модулем. При чтении (исполнительный режим ИСП) по сигналу Сброс управл ющий регистр 22.1с устанавливаетс  в состо  ние: СвободноЧСв), Читать(Чт),ИСП По сигналу А1 содержимое передающих регистров 1. -1, 8.fc.-l пересылаетс  соответственно в приемные регистры 3Ji, 4.;. По сигналу А2 и состо ни м управл ющего регистра 22..-k- Св, Чт, ИСП и отсутствию признака слова управл ющего модул  на выходе первого элемента ИЛИ S.ic первой группы произвол дитс  опрос блоков сравнени  адреса 15(, . По сигналу Равно, т.е. сравнению собственногоадреса модул  с адресом получател , с выхода элемента ИЛИ 17Л устанавливаетс  соответсгбующий тригге в упоа.вл ющем регистре 22fc По сигнал Не paako никаких действий не производитс . . По сигналу В1 содержимое регистров 3,4с, 4.-k параллельно всеми разр дами через блок коммутации 6. поступает в поредеющие регистры. 7.-fc, 8k. Пересылка в приемные регистры 3k. 4i: контролируетс  элементами ИЛИ 47.4с и 48.1; при этом , если в обоих регистрах информаци  верна , то она пересылаетс  в передающие регистры 7.1, 8 k через элементы И 49.S 52jf. Если, например, информаци  в приемном регистре 3.. t неверна , а в приемном регистре 4.ic- верна , элемент ИЛИ 47.11 своим управл ющим бьосодом открывает элемент И 5Qi тем самым в передающий регистр 7.с будет передана верна  информаци  из приемного регистра 4, и осуществл етс  автоматический обход отказавшего приемного регистра. В случае отказа обоих приемных регистров З, , 4.1с, информаци , содержаща  в них, пересылаетс  соответственно в передающие регистры 8. fi, 7Л и в Д191льнейшем обрабатываетс  в блоке 2 контрол  магистрали.. ,.: Информаци  в коде Хэмминга, прин та в передающие регистры, 7.1(, 8.1: контро лируетс  блоками 11.К, 12.k обнаружени  ошибсж. Контроль осуществл етс  следующим образом, i информаци  изпередающего регистра 8«1(, подаетс  потенциалами всех разр дов-на вход блока 12.if обнаружени  ошибок. (фиг. 3), причём в каждую сЪергку 43.143 .Ч по модулюдва группы подаютс  все информационные разр ды и один соотвег ствующий контрольный разр д. Младшие ч информационных разр дов подаютс , на вторые входы элементов И 44.1-44.4 группы, на первые входы котсрых подаютс  результаты срерток по чётности соот . ветствующих проверочньЬс групп. При наличии сбо  в одной из ч проверочных трупп э.тот сбой фиксируетс  дешифратором 46, которьШ вьщает сигнал Однократный сбой , а код позиции слибочного разр да сообщени  вьшаетс  со всех элементов И 44,1-44.4 группы на информационный выход блока обнаружени  ошибок. .В случае обнаружени  несколь.сах ошибок онибудут: зафиксированы в нескольких свертках группы и на выходах соответствующих элементов И 44.1-44.Ч установ тс  уровни сбоев, которые поступ т на поррговьй элемент 45, срабатывающий при поступлении более одного саг. нала с элементов И 44,1-44.Ч/группы. ВьЕхоД порогового . элемента 45 через-дещифратор 46 поступает на выход блока 12,k обнаруисени  ощибсж в виде сигнала Мнс ократный сбой В случае приеп4а правильной информации из дешифратс а 46 на вькод блока обнаружени  ощибок поступает сигнал Нет сбо . :Если нет сбо  в одном из передающих регистров 7.11, 8,с(фиг. 1) или вобоих передающих р истрах 7. k, 8. k , то по состо нию Равщо- сигналом В2 производитс  парафазна  передача правильной информации IJ3 одного из передающих регистров 7.1с, It в буферный: регистр 23. -Ц первой группы. Далее производитс  сброс обоих передающих -р гисгров 7.- и 8.- по сигналу ВЗ, а также перевод управл ющего регистра 22.1 в состо ние Зан то (Знт) и Запись (Зп), в модуль 25.1сс блока 19.Х выработки управл ющих сигналов поступает запрос на передачу информации из буферного регнст-. ра 23it. По приему запроса модуль 25 производит сьем информации буферного регистра 23. k. Бели результат ксжтрол  - Многократньй сбей в одном из передающих регистров 7., 8. и Однократный сбой в другом передающем регистре, то по сигналу В2 .информаци  из регистра, в jcoTopoM произошел однократный сбей, пеедаетс  в буферньй регистр 23. It и даее по сигналу A3 парафазно заноситс  ерез блок 6.fc коммутации в оба передающих регисгра 7. fc и 8. k , состо ние Равно снимаетс . Ec;jH результат контрол  - Многократный сбой в обоих передающих регистрах 7.1с , 8. i , то по сигналу В2 в разр ды признака слова управл ющего модул  и сбо  обоих передающих регистров 7.k, 8. занос тс  единицы. Это означает , что прин та  сбойна  информаци  адресуетс  управл ющему модулю дл  дальнейшей обработки. При чтении (управл ющий режим Упр) по состо ни м Чт, Св, Упр и наличии Г в разр дах признака слова управл5пощего модул , сигналов А 2 устанавливаетс  триггер управл ющего слова (Туе) в управл ющем регистре 2i2.1c Сигналом В2 по состо ни м Туе, Чт, Св осуществл етс  передача содержимог обоих передающих регистров 7,1с , 8. 1с без контрол  соответственно в буферные регистры первой 23. k, и второй 24, It. групп. Сигналом ВЗ по предыдущим состо нв м осуществл етс  сброс регистров 7Jfe 8. перевод управл ющего регистра 22. к в положение Знт, выработка запроса на передачу информации в 25Л При поступлении сигнала опроса буферног регистра 23. It и состо нием управл ющего регистра 22.К - Чт. Знт, Туе содержимое буферного регистра 24. пересылаетс  в буферный регистр 23.-(с, осу-, Ецествл етс  перевод управл ющего регасгра 22.-k в состо ние Зп, вырабатываетс  запрос на передачу, в модуль 25|в второго слова информации. записи - запрос из модул  25. V на передачу информации в магистраль ус« танаа нвает триггер: За tip в управл ющем реГ- истре 22. k. Сигналом А2 по со сто да  м Зп, ЗНТ, Запр информаци  из модул  25.1 передаетс  в буферньй регистр 23, поступает также одновременно собственный aPopQO модул  25. { из рагкстра 18. Мадраса. По сигналу A3 в зависимости от значений рвзр дов режима (запись, чтение), в апове, прин том в буферный регистр 23.t, обработка может выполн тьс .дво ко . Два разр да режима могут быть одновременно установлены только управл ющи модулем дл  целей диагностики магистра ли, .При этом в слове адрес отправител  устанавл ваетс  равным адресу получател  и равным собственному адресу. Слово может содержать правильную или преднамеренно сбойную информацию, что необходимо дл  целей контрол . В силу сказ нного , при установленных разр дах режима требуетс  запретить контроль информации по записи, выполн емой блоком 13.1с. обнаружени  ошибок, третьей группы . Если разр ды режима установлены, то по сигналу A3 и состо нием Зп, Знт, Запр производитс  анализ на зан тость в блоке 19.1с выработки управл ющих сигналов . Если слово свободно, то устанавливаетс  триггер Тслв в управл ющем регистре 22. fc, с помощью перечисленных выше состо ний блокируетс  сигнал опроса результата контрол  информации в буферном регистре 23,1;. Если разр ды режама не установлены, то по сигналу A3 в состо ни м Зп, Знт, Запр производилс  анализ слова на зан тость и опрос результата контрол  информации буферного регистра 23., поступающего в блсж 19,k выработки упраЕШ ющих сигналов из 13 . -k обнаружени  схиибок. Если слово зан то ft нет сбо , го по сигналу 82 никаких действий не произво двтс . Если слово свободно и нет сбо , то ио сигналу В2 содержимое буферного регистра 23.-k, парафазно заноситс  через блок 6.-k коммутации в оба передающих регистра 7. fc,, 8, -fc. Далее по сигналу ВЗ производитс  сброс буферного регистра 23. fc и перевод управл ющего регистра 22. «. в состо ние Чт и Св. Если блок 13. обнаружени  ошибок вы вл ет сбой, то по сигналу В2 в счетчик 20, сбоев добавл етс  , Далее, если содержимое счетчика 2О. t сбоев не равно величине ф, где ф - допустимое число повторных сбойных передач информации из модул  26.fcB буферньй регистр 23, (с, то по.сигналу ВЗ производитс  сброс буфернс о регистра 23. К и отправл етс  запрос в модуль 25, -fc на повторный прием информации. Если обнаружен сбой и содержимое счетчика 20. k сбоев равно величине ф и слсюо свободно, то по сигналу ВЗ содержимое буферного регистра 23.1с пэредаетс  в оба передающих регистра 7.Ц ,8,1, одновременно устанавливаетс  признак слова управл ющего модул . Эта информаци  в дальнейшем будет анализироватьс  .н обрабатыватьс  управл ющим модулем. По состо ни м Зп, содержимое счетчика 2О.4(. сбоев равно ф и слово свободно сигналом ВЧ производитс  с ;рос буферного регисгра 23. t и перевод управл ощего регистра 22. t в состо ние Чт н Св. Модуль передал информацию в магистраль и готов к арному новой информации из магистрали . Информаци  передаваема  по магистрали контролируетс  блоком 2 контрол  магистрали , (фиг. 1), который работает следующим образом. По сигналу А1 информаци  передающих регистров 7.Р, 8.Р сдвигаетс  в приемные регистры 2 и 27. Выходы приемных регистров 26 и 27 все ми разр дами поступают в первьгй коммутатор 39, разр ды признака состо ни  слова (зан то, свободно) и признака слова управл ющего модул  поступают в узел 32 управлени  режимом, где формируютс  соответствующие управл ющие сигналы Выходы приемньсх регистров 26 и 27 раз р дами счетчика-циклов поступают на элемент ИЛИ 35, остальные разр ды приемных регистров 26 и 27, охваченные контролем по коху Хэмминг1а, поступают соответственно в первый 28 и второй 2Q обнаружени  ошибок и на входы узла 31 кфрекции сбоев. Комбинационные, схемы узла 32 управлени  режимом, у;элы 28 и 29 обнаружени  ощибок срабатьюают и подают сигналы во второй коммуta , TCf 30, группу элементов 33 и группу элементов ИЛИ 4О. Далее срабатьюаюг схемы второго коммутатора ЗО, выходы KOTopcwo поступают в узел 31 коррекции сбоев и группу элементов И 3.3, Таким образом, комбинационнее схемы настраиваютс  на режим, соотв етствующий содержимому прин того слова. При этом возКЮжны три режима работы блока 2 кштрол  магистрали. Первый режим - режим передачи слова дл  управл ющего модул .. Разр ды призна ка слова управл ющего модул  анализируютс  в узле 32 у правлени , режимом. Ес .ли это слова управл ющего модул , то узел 32 управлени  режимом запрещает работу группы элементов И 33 и разрещает передачу информации через первый коммутатор 39 из приемного регистра 26 в регистр 41 передачи и из приемного регистра 27 в регистр 42 передачи. Передача осуществл етс  по сигналу В1 ноступающему в первый коммутатор 39 вэ распре делител  34 импульсов. Содержимое регистров 41 и 42 передачи передаетс  в приемные регистры В1, 4,1 по сигналу А1.- Второй режим - режим передачи слова дл  неуправл ющего модул . В этом режиме СЛОВ9 поппежит.контролю на наличие сбоев и в случае их обнаружени  - :восстановлению . Первый узел 28 обнаружени  ошибсж 29 контролирует содержимое приемного регистра 26, второй узел 29 обнаружени  ошибок контролирует содержимое приемного регистра 27, результаты контрол  подаютс  во второй коммутатор ЗО. При этом, если нет ошибок ни в одном из приемных регистров 26 н 27, то из второго коммутатора ЗО в группу элементов И 33 подаетс  сигнал пр мой передачи информации из приемных регистров 26 и 27через первый коммутатчз 39. В регистры 41 и 42 передачи и из узла 32 управлени  режимом в группу элементов И 33 такжеПоступает разрешение на та-кую передачу, котора  выполн етс  по сигналу В1, аналогично с первым режимом , ЕсУ1Н один нз узлов 28 и 29 обнаружени  ошибок указал на сбой в соответствующем приемном регистре, то нз вто рого коммутатора 30в группу элементов И 33 передаетс  .сигнал на открывание соответствующих схем с тем, чтобы с помощью группы элементов ИЛИ 40 .« . первого коммутатора 39 передать сообшение из приемного регистра, в котором нет ошибки, в оба передающих регистра. Работа блока 2 происходит аналогично и в том случае, если один из узлов 28и 29 Ьбнаружени  ошибки зафикс1фовал дверную (кратную) ошибку в соответсгвую шем приемном регистре, а в другом приемном регистре нет ошибки. Такой контроль и передача позвол ют удалить из магистрали информацию и заменить ее правильной, тем -самым пс ысить достоверность гтереДачи. Если узлы 2S и 29 обнаружени  ошибок зафиксировали сбои, пр чем в одном из приемных регистров имеетс  однократна  ошибка, то слова подле |(:ит .восстаовлению . В этом случав второй коммутатор ЗО огбирает из соответствующего уза 28 ипв 29 обнаружени  ошибсж код osmiBR ошибке, дешифр1ф у ат его и подает екод(фова1ты(1 номер позиции в узел 31 коррекци  о0оев олл инвертировани  соответствующего бита Б слове. По второму 1фавл$ао(аему выходу второй коммутатор ЗО предает сигнал в группу элвмбнтов И 33 на открытие соответствующих схем дл  передачи скорректированного кода слова через группу алемейтов ИЛИ 40 и первьй коммутатор 39 в оба 1)егистра 41 и 42 передачи. М едача осу ществл етс  по сигналу В1. Если контроль приемных регистров 26 и 27 узлами 28 и 29 обнаружв„ ИИ ошибок показал наличие крат 1ыхсбоев в шибсж показал наличие кратных сбрей в S0 обоих првел ных регистрах 26 и 27, то слово не подлежит восстановленшо и необ-. кодймо его переслать в управл ющий модуль . В этом случае второй коммут;агор ЗО передает в группу элементов И 33 управл ющий сигнал о пр мой передаче слова нз приемных регистров 26 и 27 через первый коммутатор 39 в регистры 41 и 42 передачи по сигналу А2 а запн. си признака слова дл  управл ющего и признака неустранимого сбо  в соответствующие разр ды регистров 41 и 42 передачи по сигналу A3. Одновременно, с контролем слов на наличие ошибок и восстановлени  их в случае одиночных ошибок в блоке контрол  магистрали каждое слово дл  неуправп юм щего модул  провер етс  на число циклов, которые сообщение прошло по магистрали, т.е. сколько раз сообщение прощло через блок 2 контрол  магистрали и не было прин то получателем. Это число может задаватьс  произвольным от О до ) где и - количество разр детз счетчинса 37, Если содержимое счетчика циклов равно нулю, то слово не прин то ни одним из модулей системы и возможны недейстйн- тельные адреса получателей, поэтому дл  определени  причины в это слово записываетс  признак слсжа дл  управл ющего модул  тем самым оно удал етс  из ма гистрали. Эта проверка вьшолн егс  следующим образом:, значение разр дов счет, чика циклов через элемент ИЛИ 35 и элемент И 36 нз обоих приемных регисТров 26 и 27 заноситс  в счетчик 37 по сигналу А2, его содержимое анапизируегс  на нз ьсхемсй 38 сравнени  и, воле совержкмое счетчика 37 равно нулю, то сигналом A3 через группу элемен ов И 33 в регистр 41 и 42 передачи запйсываетсг признакслова дл  управл ющего модул . Если содержимое счетчика 37 не равно нулю, то по сигналу 42 из соД жимсмго счетчика 37 вычитаетс  единица, а. его нойое содержимое записываетс  в соответствующие разр ды регистров 41 и 42 передали по сигналу A3, Третий режим - режим передачи нуле вого слова, т.е. в данньй отрезов времен ми приемные и перемещающие регистры не хран т информации. В этом случаб в узле 32 управлени  режимом отсутствует признак зан тости, по которому он блетснру ет работу группы элементе И 33 и группы элемент з ИЛИ 4О, тогда по сигналу В1 из распределител  34 импульсов в регист ры 41 и 42 передачи через твердый ком мутатор 39 занос тс  все нули. 24 Устройство Дл  сопр жени  модулей вычислительной системы с контролем позвол ет значительно повысить надежность за счет: применени  дублировани  . Ha6qpa пассивных шин и основньк регистров и узлов; введени  поэлементного резервировани  в магистрали и аппаратурных блоков, автоматически осуществл ющих Bbi6op путей обхода отказавших и элементов; использовани  общего дл  всей магистрали, аппаратурнр реализованного блока ксжгрол  магистрали, позвол ющего контролировать и восстанавливать информацию. Циркулирующую в магистрали; использовани  одного или нескольких управл ющих модулей с развитым программным обеспечением дл  целей диагностики магистрали и реализации повторнь1Х передач информации. Формула изо б..р е т е н и   1. Устройство дл  сопр жени  модулей вычислительной системы с контролем, содержащее первую группу приемиых регистров , первую группу передающих регистров, блок синхронизации, группу распредели телей импульсов, первую группу блежов qpeBHeHK9 адреса, группу регистров адреса , группу управл ющих регисхров, первую Группу буферных регистров, первую группу элементов ИЛИ| группу блоков выработки управл ющих сигналов, причем первый выход блока сиихрон113аиии соедине  С входами всех распределителей импульсов группы, вторсй выход блока синхроиизацин соед  ен со вторыми вхойами всех рвспределктелвй импульсов   с управл ющими входами всех приемных регистров первой группы, R второй выхоДы каждс  о распределител  импульсов группы соединены с первым н вторымг с нхршизирующ ми вхслами соответствующего блс са .вь1рабогкй управл ющих сигналов группы, первый выход кажд((жа вьфаботки управл ющих сигналов группы соединеи с управл ющим входом соотввгствуюа{его передающего perftcipa перв( группы, выход каждого {:-го передающего регистра первой группы соединен с перьым информационнь{м . входом б гфёрного регистра nepBt группы и с информацибиным входом (1)-го приемисто регистра первой группы , вгорЫ информааиоиный вход -го буферного регистра первой группы  вл етс  первым входом устройства, информацио т- кый выход каждого регистры адреса группы соедикеи с первым информацлоньым входом соответствующего блока сравнени  адреса первой группы н с третьим кнформационным входом соответствующего бу (|)ерного регистра первой группы, информа ционный выход каждого приемного регвст pa первой группы соединен с первым вхо дом соответствующего элемента ИЛИ пер вой группы и со вторым информационным входом соответствующего блока сравнени  адреса первой группы, вькод каждого элемента ИЛИ первой группы соединен с первым информационным входом соответст вующего блока вьфаботки управл ющих сигналов группы, второй, третий, четвертый и п тый выходы каждого блока вьфаботки управл ющих сигналов группы соеди нены соответственно с управл ющим входом соответствующих блоков сравнени  адреса первой группы, с первым управл юшим входом управл ющего регистра группы, с соответствующим выходом устройства , с управл ющим входом соответст вующего буферного регистра первой группы информационный выход каждого-угфавл ющего регистра группы соединен со вто рым информационным входом соответсгвующего блсжа выработки управл ющих сиг- налоэ вторые управл ющие входы каждо го управл ющего регистра образ т . группу управл ющих входов устройства, , отличающеес  тем, что, с це . лью повьпиени  надежности устройства в него введены блок контрол  магистрали, втора  группа приемных регистров, группа блоков коммутации, втора  группа передающих регистров, перва , втора  и треть  группы блоков обнаружени  ощибок вгора   группа блоков сравнени  , втора  группа элементов ИЛИ, группа счетчиков сбоев, группа дещи(|раторов и втора  группа буферных регистров, причем информационные выходы последних .передающих регистров первой и второй Групп соединены соответственно с первым и вторым информационными входами блока контрол  магистрали, первый и вгор(Луправл ющие входы которого соединены соответственно с первым и вторым выходами блсжа синхронизации, первый а второй информационные вькоды . контрол  магистрали соединены соответственно с информационными входами первых приемных регистров первой и второй групп , вькод каждого приемного регистра второй группы соединен со вторым входом соответствующего элемента ИЛИ первсЛ группы, с первым информационным входом соответствующего блсжа срав(ени  .адреса второй группы, первый, второй, третий и четвертый входы каждого блока коммутации группы соединены соответст вевво с информационным и входами соответствувхцего приемного регистра первой группы, с выходом соответствующего. приемного регистра первой группы, с ин-. фсрмационными входами соответствующего ариемн  го регисх-ра второй группы,с выходом соответствующего приемного регистра второй группы, управл ющие входы всех приемных регистров второй группы соединены со вторым выходом блока синхронизации , первой и второй информационные выходы каждого блока кoм 4yfaции группы соединены соответственно с информаци ными входами ссютветствующих передающих регистров первой и второй групп J инфqэмaциoнный .выход k-го передающего регистра второй группь; соединен с информационным входом (4t+l)ro приемного регистра тзуппы, с инфсрмационным входом го буферного регистра вторЫ группы, информ&цишный вход каждого буферного регистра второй группы соединен с п тым инфсрмацисжным входом соответствующего буферн Й«орегистра первой группы, первый , втс ей и шестой выходы каждого блока выработки управл ющих сигналов группы соединены соответственно с управл рющнм входом соответствующего передающего регистра второй группы, с управл ющим входом соответствующего блока сравнени  аореса второй группы а с уп-. равл ющга входом буферного регистра второй группы, в фо1 4а1шонный выход каждого регистра адреса группы соединён со вто рым информационным входом соответствующего блсжа сравнени  второй группы, выходь соответствующих блакаб сравнени  адреса первой и вторЫ( групп соединены с первым и вторым входами соответствующего элемента ИЛИ второй группы, выход каждого элемента ИЛИ вторей группы соединен с управл ющим входом сот-ветствующего управл ющего регистра группы, седьмсА выход каждого блока выработка управл ющих сигналов группы соединен со вхсщом соответствующего счетчика сбоев группы, выхоа каждого счетчика сбоев соединен с соответстаующам входом дешифратора группы, выход кажлого дешифратора группы соединен с третьим Бхсаом соответствующего блока в{фаботкв управл ющих сигналов руппы, внформациокные выхлопы каждого предающего регистра первой а второй рупп соединены соответственно со вхоами блоков обнаружени  оишбок первой и второй групп, выходы блоков обнаружени  ошибок первой н второй групп соеди- ,  ены соогвотственно с четвертьви и п тйй входами соответствующего блока выработки управл ющих сигналов группы, третий выход н п тый вход каждого блмса коммутации группы образуют соответственно первую группу информационных uvoiono к вторую Ypynny информационных входов уст- ройства, выход каждого буферного регистра первой группы соединен с информационным входом соответствующего блока обнаружени  ошибок третьей группы   с третьим входом соответствующего блока выработки управл ющих сигналов группы, выход каждого блока обнаружени  ошибок третьей группы соединен с шестьм входом соответствующего блока выработки управлшощих сигналов -группы. 2. Устройство по п. 1,отличающее с   тем,что блок контрол  магистрали содержит первый и второй приемные регистры, первый н вторсй узлы обнаружени  ошибок, узел коррекции сбоев , элемент ИЛИ, элемент И, счетчик, группу элементов И, схему сравндаи , первый и второй регистры передачи, распределитель импульсов, группу элементов ИЛИ.. первый н второй ксллмутаторы и узел управлени  режимом, причем первый и второй информационные входы блока соединены с икформациочнымн входами первого и второго приемных регнстров , управл ющие входы которых соединены с первым выходом распределител  импульсов к с синхронизи(руюшими вхо дамв элементов И группы, выход первого приемного регистра соединен со входом первого узла обнаружени  ошибсж, с первыми входами узла управлени  режкмом , узла кфрекциа сбоев, с первым вхо дом элемента ИЛИ и первым входом первого коммутатора, выход второго приемного регистра соединен -со вхоаом вгорсм го узла обнаружени  ошибок, со вторым вхооами узла управлени  режимом, элемента ИЛИ, узла коррекции сбоев и вторым входом первого коммутатора, управлшошнй в информационные выходы первого вторш о узлст обнаружени  ошибок соединены соответственно с первь1м и вторым управл ющими информационными входами второго коммутатора, первый и втсров управл ющие выходы которого соединены соответственно с управл ющим «ходом узла коррекции сбоев и с 1(1ервыми управл ющими входами элементов И груп1Ш , выход узла коррекции сбоев соединен с оервыми информационными входами элементов И группы, первый и второй выходы узла управлени  режимом соединены соответственно со вторыми входами эле- ментами И группы, с первь1ми входами элементов ИЛИ группы, первый, второй, третий, четвертый н п тый выходы элементов И группы соединены соответственно с первь1М входом элемента И, с управл ющим входом счеТЧика« со вгс ыми вхог. дами элементов ИЛИ группы, с управл ющим входом первого и второго регистров передачи, с информационными входами первого и второго регистре передачи, выходы которых  вл ютс  выходами блска, выход элемента ИЛИ соединен со вторым входом элемента И, выход которого соединен со счетным входом счетчика, информационный выход счетчика соединен со входом схемы сравнени  и со вторыми ий- ; формационными входами элементов И группы , выход схемы сравнени  соединен с третьими входами элементов И группы, вторЫ выход распределител  импульсов соединен с управл ющим входом первого коммутатора, выходы элементов ИЛИ группы соединены с третьими информационными и вторым управл ющим входами пзрвого коммутатора, первый и второй выходы которого соединены срответствен о со втq)ымв Кйфбрк АЦ бЬнЬЫ входами первого и второго регистров передачи, Устройство по п. 1, о т л н ч а Щ е е с   тем, что блок С)бнаруже11и  . ошибок содер сЬт группу сверток помоду ю два, группу элементов И, Пороговьй ; элемент и дешифратор, причем входы свер модулю два группы соединены со входами блока, вьгходы сверток по модулю два группы соответственно соединены с первыми входами элементов И группы, вторые входы которых соединены со входом младщих информационных разр дов блока, выходы элементов И  вл  f информационными выходами блока и соединены соответствующими входами порогового элемента и дешифратора, выхоА Дешифратора  вл етс  управл51Ю1цим выходом блока, выход порс ового элемента сс единен с управл ющим входом дешифратора . 4. Устройство по п. 1, о т л и ч а Ю щ е а с   тем,что блок коммутации содержит первый, второй, третий и чвтвертый элементы ИЛИ, первый второй, третий и четвертый элементы И,, причем первый, второй, третий и четвертый информационные входы блока оединены соответствеино с первым входом первого элемента ИЛИ, со входом первого элемента ИЛИ,с первым входом второго элемента ИЛИ и со вторым входом второго элемента ИЛИ, первый и второй выход аервого и второго элементов ИЛИ соединены соответственно с первыми входами первого, второго, третьего н чег- вертого элементов И, вторые входы всех элементов И объединены и соединены с управл ющимивходом блока, третьи входы первого и третьего элементов И соединены со вторым входом блока, третьи вх& ды второго и четвертого элементов И сое динены с четвертым входом блока, выходы первого, второго, третьего и четвертого 80 элементов И соединены соответственно с первым и вторым входами третьего в чегBiepToro элементов ИЛИ, выходы которых  вл ютс  выходами блока, третьи входы третьего и четвертого элементов ИЛИ. соединены с п тым информационным входом блока. Источники информации, прин тые во внимание при экспертизе 1.Патент США NO 3947618. кл. 340-147 d Р, рпублнк. 19716. .
2. 2.Авторское свидетольст-ю СССРпо за вке № 255732О/18-24, кл. q 06 F 11/00 (прототип).

   I I

   .