Nothing Special   »   [go: up one dir, main page]

SU421991A1 - - Google Patents

Info

Publication number
SU421991A1
SU421991A1 SU1394279A SU1394279A SU421991A1 SU 421991 A1 SU421991 A1 SU 421991A1 SU 1394279 A SU1394279 A SU 1394279A SU 1394279 A SU1394279 A SU 1394279A SU 421991 A1 SU421991 A1 SU 421991A1
Authority
SU
USSR - Soviet Union
Prior art keywords
decade
output
elements
delay
trigger
Prior art date
Application number
SU1394279A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1394279A priority Critical patent/SU421991A1/ru
Application granted granted Critical
Publication of SU421991A1 publication Critical patent/SU421991A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

1one

Устройство относитс  к области вычислительной техннки.The device relates to the field of computing technology.

Известн устройства, содержащие двоичнодес тичный счетчик, ностроенный на триггерах , соединенный с блоком иереноса, выиолценным на элементах «И и элемеитах задержки .Devices are known that contain a binary counter, but built on triggers, connected to a hibernation unit, which is based on I and delay elements.

Цель изобретени  - повьииение точности результатов вычислени .The purpose of the invention is to increase the accuracy of the calculation results.

, Это достигаетс  тем, что в устройстве к выходу триггера младшего разр да каждой носледующей декады двоично-дес тичного счетчика через элемент задержки и элемент «И блока иереноса иодключеиы входы двух доиоли11тельи1 1х г)лемеитов задержки, выход одного из которых соедниеи с нулевым входом триггера младшего разр да нредыдушей декады счетчика, а выход другого - с нулевым входом триггера третьего разр да той же декады .This is achieved by the fact that in the device to the output of the low-order trigger of each decade of the binary-decimal counter through the delay element and the element of the transfer unit and the key inputs of two doiolite1 1x d) delay lemeites, the output of one of which is connected to zero trigger input the younger bit is the non-soul of the decade counter, and the output of the other is with the zero input of the third trigger of the same decade.

На чертеже иредетавлеиа иредыдуша  и носледующа  декады устройства, где /-г   (предыдуща ) декада; 2-г-fl   (иоследующа ) декада; ,3-двоично-дес тнчный счетчик, 4 - блок нереноса; 5 - формирователь; 6 -день сброса; 7 10 - триггеры счетчика 3; i - 14 -- элементы задержки блока 4 нереноса; 15 - 18 -- элементы «И блока 4; 19 - общий элемент задержки; 20, 21 - дополнительные элементы задержки; 22 - элемент «И.In the drawing, the iredation and the heartbeat and the next decade of the device, where / is the (previous) decade; 2-g-fl (and subsequent) decade; , 3-binary-ten counter, 4 - non-transfer unit; 5 - shaper; 6-day reset; 7 10 - counter triggers 3; i - 14 - delay elements of the non-transfer unit 4; 15 - 18 - elements “And block 4; 19 is a common delay element; 20, 21 - additional delay elements; 22 - element "I.

Устройство работает следующим образом.The device works as follows.

На вход триггера 7 предыдущей декады иостуиают имнульсы частоты f (имиульсы иоследовательностн делимого).The trigger input is 7 of the previous decade and the impulses of frequency f (emuls and sequentially divisible) stand.

На вход блока переноса подаютс  импульсы от источиика частоты /2 (имиульсы последовательности делител ). Имнульсы частоты jz нодаютс  и на вход формировател  5, выход которого подключен к входам всех триггеров. Имнульсом, вырабатываемым формирователем , осуп1ествл етс  сброс триггеров, в результате которого онп возвращаютс  в нсходное положение (состо ние «О на правом выходе ). В момеит возвращени  триггеров, имеющих на нравом выходе состо ние «1, в исходное иоложеиие на их левом выходе по вл етс  перепад напр жени , который воздействует на элементы 11-14 задержки. Входы этих элементов подсоединены к единичным выходам триггеров, а их выходы - к одним из входов элементов «И /5-18. Вторые входы этих элементов «И подключены к выходу общего элемента 19 задержки, на вход которого поступают имиульсы частоты /2. Выходы элементов «И, относ щиес  к соответствующим триггерам, соединены с нулевыми входами триггеров более младших разр дов, например выход элемента «И 18 подключен кPulses from a source of frequency / 2 (emulsions of a divider sequence) are fed to the input of the transfer unit. The impulses of frequency jz are added to the input of driver 5, the output of which is connected to the inputs of all the flip-flops. The impulse produced by the former causes the reset of the flip-flops, as a result of which they are returned to their initial position (state "On the right output). At the moment of returning the flip-flops, with the exit state like "1", a voltage drop appears on the left output of their initial output, which affects the delay elements 11-14. The inputs of these elements are connected to single outputs of the triggers, and their outputs to one of the inputs of the “I / 5-18. The second inputs of these elements "And connected to the output of the common element 19 of the delay, the input of which receives the frequency emulsions / 2. The outputs of the elements "And, related to the corresponding triggers, are connected to the zero inputs of the triggers of the lower bits, for example, the output of the element" And 18 is connected to

нулевому входу триггера 9 и т. д. Выход элемента «И 15 подеоедииен к элементам 20 и 21 задержки, выход одного из которых подключен к нулевому входу триггера 7. Входы элементов 20 и 21 задержки еоединены е выходом элементов «И 15 поеледующей декады. Элементы 20 и 21 задержки обесиечивают запись числа 5 в соответствующей декаде.the zero input of the trigger 9, etc. The output of the element “And 15 points to the elements 20 and 21 of the delay, the output of one of which is connected to the zero input of the trigger 7. The inputs of the elements 20 and 21 of the delay are connected to the output of the elements“ And 15 of the next decade. Delay elements 20 and 21 allow the writing of the number 5 in the corresponding decade.

Таким образом, в промежутках между импульсами частоты /2 в счетчике происходит накопление ииформации. С приходом импульсов частоты /2 осуществл етс  сброс всех триггеров задержанными на врем  сброса импульсами , снимаемыми с выходов элементов «И. Триггеры перевод тс  в единичное состо ние в результате делени  накопленной информации пополам. Эти операции провод тс  циклическиИ р е д м е т изобретен и  Thus, in the intervals between frequency pulses / 2 in the meter, information is accumulated. With the arrival of the frequency pulses / 2, all the triggers are reset by the pulses delayed by the reset time, taken from the outputs of the elements I. Triggers are translated into one state by dividing the accumulated information in half. These operations are performed cyclically and invented and

Устройство дл  вычислени  отнощени  частот , содержащее двоично-дес тичный счетчик, выполнеиный на триггерах, соединенный блоком переноса, выполненным на элементах задержки и элементах «И, отличающеес  тем, что, с целью повышени  точности резуль татов вычислени , в устройстве к выходу триггера младщего разр да каждой последующей декады двоично-дес тичного счетчика через элемент задержки и элемент «И блока переноса иодключеиы входы лЧвух дополнительпых элементов задержки, выход одного из которых соединен с нулевым входо.м триггера младшего разр да предыдущей декады ечетчика, а выход другого - с пулевым входом триггера третьего разр да той же декады.A device for calculating the frequency ratio, containing a binary-decimal counter, performed on triggers, connected by a transfer unit, performed on delay elements and “AND elements, characterized in that, in order to improve the accuracy of the calculation results, in the device to the trigger output Yes, for each subsequent decade of the binary-decimal counter through the delay element and the element “And the transfer unit and the switches, there are two additional delay elements, the output of one of which is connected to the zero input of the trigger ml The second decade of the previous decade is of the previous decade, and the exit of the other is with the bullet entrance of the third discharge trigger of the same decade.

SU1394279A 1970-01-15 1970-01-15 SU421991A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1394279A SU421991A1 (en) 1970-01-15 1970-01-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1394279A SU421991A1 (en) 1970-01-15 1970-01-15

Publications (1)

Publication Number Publication Date
SU421991A1 true SU421991A1 (en) 1974-03-30

Family

ID=20449309

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1394279A SU421991A1 (en) 1970-01-15 1970-01-15

Country Status (1)

Country Link
SU (1) SU421991A1 (en)

Similar Documents

Publication Publication Date Title
US3413452A (en) Variable presetting of preset counters
SU421991A1 (en)
US3947673A (en) Apparatus for comparing two binary signals
US3284715A (en) Electronic clock
SU860317A1 (en) Reserved pulse counter
US3379865A (en) Digital squarer for summing the squares of several numbers by iterative addition
SU732902A1 (en) Device for dividing pulse signal repetition periods
SU396689A1 (en) DEVICE FOR FISSION
SU579624A1 (en) Probability digital devider
SU840902A1 (en) Computer
SU445161A1 (en) Pulse Divider
SU1290304A1 (en) Multiplying device
SU409386A1 (en) DECIMAL COUNTER
SU849492A1 (en) Scaling device
SU428558A1 (en) SEQUENTIAL-PARALLEL BINARY COUNTER
SU855652A1 (en) Device for comparing numbers
SU922740A1 (en) Pulse-frequency multiplying-dividing device
SU603988A1 (en) Cubic root extracting arrangement
SU477425A1 (en) Dividing device
SU1275762A1 (en) Pulse repetition frequency divider
SU414743A1 (en) COUNTER WITH ACCOUNT COEFFICIENT 2 "—2 '^' '
SU585608A1 (en) Frequency divider
SU955053A1 (en) Division device
SU951712A1 (en) Pulse train frequency divider with odd division factor
SU485563A1 (en) Frequency divider by 2k + 1