SU1679399A1 - Измеритель амплитуды гармонического сигнала - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике. Цель изобретени  - повышение точности и расширение частотного диапазона измерени . Предлагаемый измеритель содержит источник 2 опорного напр жени  посто нного тока, цифровой вольтметр 3, сумматор 4, вычислительный блок 7. Введение интегратора 5, нуль-органа 6, блока 8 управлени  обеспечивает уст- ранение погрешностей, св занных с определением момента прекращени  изменени  знака интегрального значени  суммарного сигнала и позвол ет измер ть сигналы частотой больше 50 Гц. 1 з.п. ф-лы, 1 ил.

Description

(Л

С

о VI о

}

о

Изобретение относитс  к электроизмерительной технике.

Цель изобретени  - повышение точности и расширение частотного диапазона измерени .

На чертеже представлена структурна  схема измерител .

Измеритель содержит вход дл  подключени  источника 1 измер емого сигнала, источник 2 регулируемого опорного напр - жени  посто нного тока, цифровой вольтметр 3. сумматор 4 аналоговых сигналов, интегратор 5, нуль-орган б, вычислительный блок 7 и блок 8 управлени , выполненный на первом триггере 9, кварцевом генерато- ре 10 импульсов, первом 11 и втором 12 формировател х импульсов, первом 13 и втором 14 синхронизаторах, втором 15 и третьем 16 триггерах, первом - п том элементах 17-21 совпадени , делителе 22 час- тоты, первом счетчике 23, третьем 24 и четвертом 25 формировател х импульсов по заднему фронту, первом 26 и втором 27 элементах ИЛИ, втором 28 и третьем 29 счетчиках .

Вычислительный блок 7 выполнен на четвертом триггере 30, шестом элементе 31 совпадени , четвертом счетчике 32, дешифраторе 33, мультиплексоре 34 и электронно- вычислительной машине (ЭВМ) 35.

Вход устройства соединен с первым входом сумматора 4 и входом формировател  11, образующим первый вход блока 8. Выход источника 2 подключен к второму входу сумматора 4 и входу вольтметра 3. Выход сумматора 4 через интегратор 5 соединен с входом нуль-органа 6. Вход Пуск устройства соединен с S-входом триггера 9,  вл ющимс  третьим входом блока 8, с входом установки счетчика 23, с входами сброса счетчиков 28 и 29 и первыми входами элементов ИЛИ 26 и 27, выходы которых соединены с R-входами триггеров 15 и 16 соответственно. Один из выходов формировател  11 соединен с первыми входами элементов 19 и 20 совпадени , а другой выход - с вторым входом синхронизатора 13. Выход генератора 10 соединен с входом формировател  12, с третьими входами синхронизаторов 13 и 14 с первыми входами элементов 17 и 18 и тактовым выходом блока 8, который соединен с первым входом элемента 31 совпадени ,  вл ющимс  тактовым входом блока 7.

Один из выходов формировател  12 соединен с управл ющим входом интегратора 5 и первым входом элемента 21, а второй выход - с вторым входом синхронизатора 14. Первые входы синхронизаторов 13 и 14

и R-вход триггера 9 подключены к второму входу блока 8 и соединены с выходом нуль- органа 6 и с управл ющим входом цифрового вольтметра 3, выход которого соединен с первым входом мультиплексора 34,  вл ющимс  первым входом блока 7. Выход триггера 9 соединен с вторым входом элемента 19, выход которого через делитель 22 соединен с входом вычитани  счетчика 23, выход которого  вл етс  первым выходом блока 8 и соединен с управл ющими входами источника 2. Выходы синхронизаторов 13 и 14 соединены с S-входами триггеров 15 и 16 соответственно.

Выход триггера 15 соединен с вторыми входами элементов 17 и 20, выход элемента 17 соединен с входом сложени  счетчика 28, а выход элемента 20 соединен с входом формировател  24, выход которого соединен с вторым входом элемента ИЛИ 26 и S-входом триггера 30,  вл ющегос  управл ющим входом блока 7. R-вход триггера 30 соединен с выходом счетчика 32. Выход триггера 30 соединен с вторым входом элемента 31, выход которого соединен с входом сложени  счетчика 32 и синхровхо- дом ЭВМ 35. Выход триггера 16 соединен с вторыми входами элементов 18 и 21. Выход элемента 18 соединен с входом сложени  счетчика 29, а выход элемента 21 через формирователь 25 соединен с вторым входом элемента ИЛИ 27. Выходы счетчиков 28 и 29,  вл ющиес  вторым и третьим выходами блока 8, соединены с вторым и третьим входами мультиплексора 34 соответственно ,  вл ющимис  вторым и третьим входами блока 7. Управл ющие входы мультиплексора 34 соединены с выходами дешифратора 33, входы которого соединены с выходами счетчика 32. Выходы мультиплексора 34 соединены с входами ЭВМ 35.

Измеритель работает следующим образом .

В исходном состо нии на сумматор 4 поступают измер емый сигнал Ux с источника 1 и опорный сигнал U0 с источника 2, причем Uo Ux по модулю, что обеспечиваетс  подачей кодового сигнала со счет- чика 23 на входы источника 2, соответствующего максимальному значению его выходного напр жени . Последнее обеспечиваетс  записью 1 во все разр ды счетчика 23. При этом колебание сигнала на выходе сумматора 4 происходит без изменени  знака сигнала. Одновременно сигнал Ux поступает на вход формировател  11, который обеспечивает формирование как периодической последовательности импульсов длительностью, соответствующей периоду измер емого сигнала , так и импульсов, соответствующих переднему фронту этих импульсов. Импульсы длительностью, равной периоду измер вмого сигнала, поступают на входы элемен- тов 19 и 20 совпадени , которые наход тс  в закрытом состо нии, а импульсы, соответствующие- переднему фронту этих импульсов , поступают на один из входов синхронизатора 13.

На вход формировател  12 поступают импульсы с выхода кварцевого генератора 10, по которым формирователем 12 формируютс  импульсы периодической последовательности длительностью, равной такту интегрировани , а также импульсы, соответствующие их передним фронтам.

Импульсы длительностью, равной такту интегрировани , поступают на один из входов элемента 21 совпадени  и на управл ю- щий вход интегратора 5, обеспечива  периодическое интегрирование сигнала с выхода сумматора 4. Элемент 21 совпадени  при этом находитс  в закрытом состо нии. Импульсы, соответствующие переднему фронту импульсов, длительностью, равной такту интегрировани , поступают на один из входов синхронизатора 14.

По команде Пуск, котора  поступает на S-вход триггера 9, открываетс  элемент 19 совпадени , и импульсы длительностью , равной периоду измер емого сигнала , поступают на вход делител  22 частоты, коэффициент делени  которого устанавливаетс  заранее из услови  обес- печени  необходимой частоты изменени  кода источника 2, а именно: Ткод « fx , где fx - частота сигнала Ux, при этом значение Uo на выходе источника 2 уменьшаетс  с некоторого максимального значени  до до- стижени  интегрального значени  суммарного сигнала нулевого значени . В этот момент нуль-орган 6 формирует выходной сигнал, которым триггер 9 возвращаетс  в нулевое состо ние и прекращает поступле- ние счетных импульсов на вход счетчика 23, Одновременно выходной сигнал нуль-органа б поступает на управл ющий вход цифрового вольтметра 3 дл  измерени  значени  выходного сигнала с источника 2 и на входы синхронизаторов 13 и 14. Синхронизаторы 13 и 14 по сигналу с выхода нуль-органа 6 обеспечивают прохождение на S-входы триггеров 15 и 16 очередных импульсов с выходов формирователей 11 и 12, по которым на выходах триггеров 15 и 16 устанавливаетс  высокий потенциал, открывающий элементы 17, 20 и 18, 21 совпадени  соответственно. При этом на вход счетчика 28 поступает пачка импульсов , соответствующа  длительности периода измер емого сигнала, а на вход счетчика 29 поступает пачка импульсов, соответствующа  длительности такта интегрировани .

Таким образом, осуществл етс  преобразование длительности периода измер емого сигнала и такта интегрировани  в цифровые коды, которые поступают на информационные входы вычислительного блока 7. Одновременно с преобразованием временной интервал - код формируютс  импульсы по заднему фронту импульсов дли- интервала интегрировани  и периода измер емого сигнала формировател ми 24 и 25 импульсов, которые через элементы ИЛИ 26 и 27 возвращают триггеры 15 и 16 в нулевое состо ние. Входной сигнал формировател  24 определ ет момент окончани  измерени  и поступает на управл ющий вход вычислительного блока 7 дл  приема измерительной информации и последующего вычислени  искомого амплитудного значени  по формуле

- Uc

(f

I X

зтл:(-)

где Uо - результат

tu

измерени  вольтметром 3; - - отноше1х

ние длительности такта интегрировани  и периода измер емого сигнала.

Однако, учитыва , что результаты измерени  представл ют собой цифровые коды, расчетную формулу можно представить в следующем виде:

3,141592

Ntu NTX

Sin 3,141592

Ntu NTX

ЭВМ 35 в блоке 7 в исходном состо нии находитс  в режиме готовности. По сигналу Конец измерени , который с выхода формировател  24 поступает на S-вход триггера 30, открываетс  элемент 31 совпадени , и импульсы с его выхода поступают на вход счетчика 32 и, в качестве синхроимпульсов, на вход ЭВМ 35. Дешифратором 33 дешифрируетс  измен ющийс  код с выхода счет- чика 32, который управл ет подачей измерительной информации через мультиплексор 34 на информационный вход ЭВМ 35. При этом измерительна  информаци  записываетс  в пам ть ЭВМ 35 и далее по программе осуществл етс  вычисление искомого значени  амплитуды. По окончании ввода в ЭВМ 35 измерительной инфармации выходным сигналом счетчика 32 триггер 30 возвращаетс  в нулевое состо ние и прекращаетс  поступление синхроимпульсов на вход ЭВМ 35.

Измеритель позвол ет стабильно и с высокой точностью определ ть достижение интегрального значени  суммарного сигнала нулевого уровн , которое определ етс  лишь погрешностью порога срабатывани  нуль-органа б, который при отсутствии изменени  знака интегрального значени  суммарного сигнала существенным образом упрощает реализацию процесса автоматизации измерени . Измеритель обеспечивает широкий частотный диапазон измер емых сигналов, так как отношение длительности такта интегрировани  и длительности периода измер емого сигнала может быть существенно расширено в сторону высоких частот (50 Гц).

Claims (2)

1. Формула изобретени  1, Измеритель амплитуды гармонического сигнала, содержащий сумматор, первый вход которого подключен к входу устройства, а второй вход - к источнику опорного напр жени  посто нного тока и первому входу цифрового вольтметра, выход которого соединен с первым входом вычислительного блока, отличающийс  тем, что, с целью повышени  точности и расширени  частотного диапазона измерени , в него введены интегратор, нуль-орган и блок управлени , первый вход которого подключен к входу устройства, выход сумматора через последовательно соединенные интегратор и нуль-орган подключен к управл ющему входу цифрового вольтметра и, к второму входу блока управлени , третий вход которого подключен к входу Пуск устройства, первый выход - к управл ющему входу источника опорного напр жени  посто нного тока, второй и третий выходы подключены к второму и третьему входам вычислительного блока, тактовый и второй управл ющий выходы - к тактовому и управл ющему входам вычислительного блока, а первый управл ющий выход соединен с управл ющим входом интегратора, причем блок управлени  включает в себ  кварцевый генератор импульсов, два формировател  импульсов, два синхронизатора, три триггера, п ть элементов совпадени , четыре формировател  импульсов, два элемента ИЛИ, гри счетчика импульсов и делитель частоты, третий вход блока управлени  соединен с S-входом первого триггера, входом установки первого счетчика, с входами сброса второго и третьего счетчиков и первыми входами элементов ИЛИ, выходы которых соединены с R-входами второго и третьего триггеров соответственно, первый вход блока управлени  соединен с входом первого формировател  импульсов, первый выход которого соединен с первыми входами третьего и четвертого элементов совпадени , а второй выход- с вторым входом первого синхронизатора , выход кварцевого генератора

   0 импульсов соединен с входом второго формировател  импульсов, с третьими входами синхронизаторов, с первыми входами первого и второго элементов совпадени  и с тактовым выходом блока управлени , пер5 вый выход второго формировател  импульсов соединен с первым управл ющим выходом блока управлени  и первым входом п того элемента совпадени , а второй выход - с вторым входом второго синхрони0 затора, первые входы синхронизаторов и R-вход первого триггера соединены с вторым входом блока управлени , выход первого триггера соединен с вторым входом третьего элемента совпадени , выход кото5 рого через делитель частоты соединен ОБХОДОМ вычитани  первого счетчика, выход которого соединен с первым выходом блока управлени , выходы первого и второго синхронизаторов соединены с S-входами вто0 рого и третьего триггеров соответственно, выход второго триггера соединен с вторыми входами первого и четвертого элементов совпадени , выход первого элемента совпадени  соединен с входом сложени  второго

   5 счетчика, выход четвертого элемента совпадени  через третий формирователь импульсов соединен с вторым входом первого элемента ИЛИ и вторым управл ющим выходом блока управлени , выход третьего

   0 триггера соединен с вторыми входами второго и п того элементов совпадени , выход второго элемента совпадени  соединен с входом сложени  третьего счетчика, выход п того элемента совпадени  через четвер5 тый формирователь импульса соединен с вторым входом второго элемента ИЛИ, выходы второго и третьего счетчиков соединены с вторым и третьим выходами блока управлени  соответственно.

   0
2. 2. Измеритель по п. 1, от л и ч а ю щи й- с   тем, что вычислительный блок содержит мультиплексор, выходы которого соединены с входами электронно-вычислительной машины, синхровход которого соединен с

   5 выходом элемента совпадени  и входом сложени  счетчика, выходы счетчика через дешифратор соединены с управл ющими входами мультиплексора, первый, второй и третий входы которого подключены к первому , второму и третьему входам вычислитель

   ного блока, S-вход триггера соединен с уп- вторым входом элемента совпадени , пер- равл ющим входом вычислительного блока, вый вход которого подключен к тактовому R-вход - с выходом счетчика, а выход - с входу вычислительного блока.