Claims (1)
00 112 Изобретение относитс к системам управлени и может быть использовано дл ввода информации от двухпозиционных датчиков. Цель изобретени - упрощение устройства ввода информации. На фиг. 1 изображена функциональна схема устройства дл ввода информации , на фиг. 2 - временные диаграммы , иллюстрирующие работу устройства . Устройство содержит генератор 1 тактовых импульсов, первый счетчик 2, мультиплексор 3, блоки 4 пам ти, элементы НЕ 5, триггеры 6, блоки 7.17 .р элементов И, первый дешифратор 8, триггер 9, первый 10 и второй 11 элементы И, второй счетчик 12, первый 13 и второй 14 элементы ИЛИ, третий счетчик 15, второй дешифратор 16, ин- формационные входы 17 и адресные вхо ды 18 блоков пам ти. Устройство работает следующим образом . В исходном состо нии триггер 9 и счетчики 2, 12 и 15 наход тс в нулевом состо нии. Нулевому состо нию счетчиков 12 и 15 соответствуют первые -возбужденные вьрсоды дешифраторов 8 и 16 соответственно, подготавливающие к записи первый триггер 6 перво го блока 4 пам ти. Опрос входных сигналов осуществл етс последовател но в циклическом режиме. Адрес опрашиваемого в каждый данньм момент вхо да определ етс содержимым счетчика 2, которое поступает на адресные вхо ды мультиплексора 3. Изменение содер жимого счетчика 2 происходит по сигналам с первого выхода генератора 1. Последовательно опрашиваемые входные сигналы с выхода мультиплексора 3 поступают на информационные входы 17 блоков 4 пам ти. Блоки 4 пам ти предназначены дл приема определенного числа входных сигналов с последовательной нумерацией . Подготовка блока 4 пам ти к при ёму информации осуществл етс установкой триггера 9 в единичное состо ние по первому импульсу с первого выхода генератора тактовых импульсов . Единичное состо ние триггера 9 разрешает прохождение сигнала с второго выхода генератора 1 через элемент И 10 на вход второго счетчика 12 и первого дешифратора 8. Этот сиг :нал, сдвинутый по времени относитель 0 но сигнала с первого выхода генератора , стробирует дешифратор 8, возбужц ,а один из его выходов, а именно тот, адрес которого определ етс содержимым счетчика 12. Сигнал с возбужденного выхода дешифратора 8 через элемент И блока 7, на первый вход которого поступает сигнал с возбужденного выхода дешифратора 16, синхронизирует выбранный триггер 6.При этом информаци , присутствующа на информационном входе 17, записываетс в соответствующий триггер 6 либо по входу Установка 1, либо через элемент НЕ. 5 по входу Установка О, По заднему фронту сигнала с второго выхода генератора 1 добавл етс единица в счетчик 12, подготавлива тем самым адрес триггера 6 дл ввода следующего бита информации. В следующем такте сигнал с первого выхода генератора 1 по заднему фронту увеличивает на единицу содержимое счетчика 2, подключа тем самым следующий датчик на входе мультиплексора 3 к информационному входу 17. Сигнал с второго выхода генератора 1 стробирует дешифратор 8, обеспечива занесение этой информации через элемент И блока 7, первый вход которого подключен в это врем к возбужденному выходу дешифратора 16, в соответствующий триггер- 6, и задним фронтом вновь увеличивает содержимое счетчика 12 на единицу. Аналогично осуществл етс последующий ввод входных сигналов в выбранный дешифратором 16 блок 4 пам ти . При занесении входного сигнала в последний триггер 6 выбранного блока 4 пам ти с выхода последнего элемента И блока 7 сигнал поступает на схемы ИЛИ 13 и 14. Пройд схему ИЛИ 13, сигнал устанавливает триггер 9 в нулевое состо ние, что позвол ет по очередному сигналу с второго выхода генератора 1 задним фронтом сбросить в нуль счетчик 12, подготавлива его дл работы со следующим блоком 4 пам ти. Пройд схему ИЛИ 14, сигнал увеличивает содержимое счетчика 15 на единицу, тем самым возбужда следующий выход дешифратора 16, который определ ет последующий дл записи входны5с сигналов блок 4 пам ти. Аналогично осуществл етс после|Дую1ций ввод входных сигналов в остальные блоки 4 пам ти. При записи входной информации в последний триггер 6 последнего блока 4 пам ти сигнал с выхода последнего элемента И блока 7 обнул ет счетчики 2, 12 и 15, подготавлива схему к последующему вводу информации . Использование одной схемы управлени записью входной информации в блоках пам ти обеспечивает упрощени предлагаемого устройства. Формула изобретени Устройство дл ввода информации, содержащее генератор тактовых импуль сов, два счетчика, мультиплексор, дв дешифратора, триггер, два злемента И блоки пам ти, информационные входы которых соединены с выходами мультиплексора , информационные входы которого вл ютс информационными входами устройства, адресные входы мульти плексора соединены с выходами первого счетчика, счетный вход которого соединен с первым выходом генератора тактовых импульсов, второй выход которого соединен с первыми входами элементов И, выход первого элемента И соединен со счетным входом второго счетчика и управл ющим входом первого дешифратора, выход второго элемента И подключен к входу сброса второго счетчика, пр мой и инверсный выходы триггера соединены с вторыми входами первого и второго элейентов И соответственно, выходы второго счетчика соединены с информационными входами первого дешифратора, о т л ичающеес тем, что, с целью упрощени устройства, в него введены третий счетчик, два элемента ИЛИ,блоки элементов И, выходы которых соединены с адресными входами соответствующих блоков пам ти, первые и вторые входы блоков элементов И соединены с выходами первого и второго дешифраторов соответственно, выходы третьего счетчика подключены к входам второго дешифратора, одни из выходов блоков пам ти соединены с входами первого и второго элементов ИЛИ, один из выходов одного из блоков пам ти подключен к входу сброса первого и третьего счетчиков, выход первого элемента ИЛИ подключен к входу сброса триггера, счетный вход которого соединен с первым выходом генератора тактовых импульсов, выход второго элемента ИЛИ соединен со счетным входом третьего счетчика.00 112 The invention relates to control systems and can be used to enter information from dip sensors. The purpose of the invention is to simplify the input device. FIG. 1 is a functional diagram of an information input device; FIG. 2 - timing diagrams illustrating the operation of the device. The device contains a clock pulse generator 1, the first counter 2, multiplexer 3, memory blocks 4, elements NOT 5, triggers 6, blocks 7.17 of the And elements, first decoder 8, trigger 9, the first 10 and second 11 elements And, the second counter 12, the first 13 and the second 14 elements OR, the third counter 15, the second decoder 16, the information inputs 17 and the address inputs of the 18 memory blocks. The device works as follows. In the initial state, the trigger 9 and the counters 2, 12 and 15 are in the zero state. The zero state of the counters 12 and 15 corresponds to the first excited signals of the decoders 8 and 16, respectively, preparing the first trigger 6 of the first memory block 4 for recording. The input signals are polled sequentially in a cyclic mode. The address of the input polled at any given moment is determined by the contents of counter 2, which goes to the address inputs of the multiplexer 3. The contents of the counter 2 change according to the signals from the first output of the generator 1. Sequentially polled input signals from the output of the multiplexer 3 go to information inputs 17 4 memory blocks. Memory blocks 4 are designed to receive a certain number of input signals with sequential numbering. The preparation of memory block 4 for information is performed by setting trigger 9 in a single state on the first pulse from the first output of the clock generator. The unit state of flip-flop 9 permits the passage of a signal from the second output of generator 1 through element 10 to the input of the second counter 12 and first decoder 8. This signal, shifted in time relative to 0, but from the first output of the generator, gates the decoder 8, the driver, and one of its outputs, namely, the address of which is determined by the contents of counter 12. The signal from the excited output of the decoder 8 through the AND element of the block 7, to the first input of which a signal comes from the excited output of the decoder 16, synchronizes the selected trigger 6. With this information, present at information input 17, is written to the corresponding trigger 6 either at the input Set 1, or through the element NOT. 5 at the input Setting 0; At the falling edge of the signal from the second output of generator 1, one is added to counter 12, thus preparing the trigger address 6 for entering the next bit of information. In the next cycle, the signal from the first output of the generator 1 on the trailing edge increases by one the contents of counter 2, thereby connecting the next sensor at the input of multiplexer 3 to the information input 17. The signal from the second output of the generator 1 gates the decoder 8, ensuring that this information is entered unit 7, the first input of which is connected at this time to the excited output of the decoder 16, to the corresponding trigger 6, and with the falling edge again increases the content of the counter 12 by one. Similarly, the subsequent input of the input signals into the memory block 4 selected by the decoder 16 is carried out. When the input signal enters the last trigger 6 of the selected memory block 4 from the output of the last element AND of block 7, the signal goes to the OR circuit 13 and 14. Passing the OR circuit 13, the signal sets the trigger 9 to the zero state, which allows the next signal the second output of the generator 1 by the falling edge reset to zero the counter 12, preparing it for operation with the next block 4 of memory. Passing the OR 14 circuit, the signal increases the contents of counter 15 by one, thereby exciting the next output of the decoder 16, which determines the next memory unit 4 to record the input signals. Similarly, after inputting the input signals to the remaining 4 blocks of memory is carried out after | When recording input information into the last trigger 6 of the last memory block 4, the signal from the output of the last element I of block 7 nullified counters 2, 12, and 15, preparing a circuit for the subsequent input of information. The use of a single control circuit for recording the input information in the memory blocks provides a simplification of the proposed device. Claims An information input device comprising a clock pulse generator, two counters, a multiplexer, two decoder, a trigger, two chips, and memory blocks whose information inputs are connected to the multiplexer outputs, whose information inputs are the information inputs of the device. plexer connected to the outputs of the first counter, the counting input of which is connected to the first output of the clock, the second output of which is connected to the first inputs of the elements And, the output The first element And is connected to the counting input of the second counter and the control input of the first decoder, the output of the second element And is connected to the reset input of the second counter, the forward and inverse outputs of the trigger are connected to the second inputs of the first and second elements And, respectively, the outputs of the second counter are connected to information the inputs of the first decoder, so that, in order to simplify the device, a third counter, two OR elements, AND blocks of inputs, whose outputs are connected to the address inputs corresponding to memory blocks, the first and second inputs of the And blocks are connected to the outputs of the first and second decoders, respectively, the outputs of the third counter are connected to the inputs of the second decoder, one of the outputs of the memory blocks are connected to the inputs of the first and second OR elements, one of the outputs of one of the memory blocks are connected to the reset input of the first and third counters, the output of the first element OR is connected to the reset input of the trigger, the counting input of which is connected to the first output of the clock generator, the output of the second element and OR is connected to the counting input of the third counter.