Изобретение относитс к вычислительной технике, в частности к формировател м токов запрета и адресных токов дл блоков пам ти на ферритовых сердечниках. В известном техническом решении дл блоков пам ти на ферритовых сердечниках ток запрета генерируетс двум отдельными системами. Однако одна из них вызывает нарастание тока запрета, управл обмоткой запрета высоким напр жением, друга определ ет величину тока в плоской части импульсов, управл значительно более низким напр жением СП. Такое решение гарантирует минимальный отбор мощности от источнико питани дл генерации токов запрета Дл получени посто нства тока запрета в плоской части импульса вр м управлени генератора, вызывающе го нарастание тока запрета, должно быть точно определено и повтор тьс дл всех генераторов, работающих в данном блоке пам ти. Генератором, вызывающим нарастание тока запрета, вл етс обычно транзистор средней мощности, который на определенное врем управл ет по переходу база-эмиттер до насьще ни . Такой транзистор подает через соответствующий трансформатор напр жение питани на обмотку запрета в чение его управлени до насыщени . Управление транзистором осуществл етс генератором напр жени через резистор в базе, блокировка - через специальную интегральную схему при большом выходном токе логического нул , большем, чем в микросхемах стандартной серии ТТЛ, что вл етс значительным недостатком известного технического решени . Наиболее близким к предложенному вл етс формирователь токов запрета и адресных токов дл блоков пам ти, содержащий входной трансформатор, один конец первичной обмотки которог подключен ко входу управл ющей схемы ТТЛ, другой - через резистор к одном источнику питани , первый конец вторичной обмотки входного трансформатора через разв зывающий диод подключен к базе ключевого транзистора и одному концу согласующего резистора , второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другим концом согласующего резисто-i pa, коллектор ключевого транзистора соединен с другим источником питани 2. Цель изобретени - повышение быстродействи формировател . Поставленна цель достигаетс тем, что в формирователь токов запрета и адресных токов дл блоков пам ти, сожержащий входной трансформатор, один конец первичной обмотки которого подключен ко входу управл ющей схемы ТТЛ, другой - через резистор к одному источнику питани , первый конец вторичной обмотки входного трансформатора через разв зывающий диод подключен к базе ключевого транзистора и одному концу согласующего резистора, второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другим концом согласующего резистора, коллектор ключевого транзистора соединен с другим источником питани , введен управл ющий транзистор, а входной трансформатор содержит дополнительную вторичную обмотку, один конец которой соединен с базой управл ющего транзис тора, а другой - с его эмиттером и одним концом вторичной обмотки входного трансформатора, коллектор управл ющего транзистора подключен к базе ключевого транзистора. На чертеже представлен предложенньй формирователь адресных токов дл блоков пам ти. Устройство содержит входной трансформатор 1, согласующий резистор 2, источник питани 3, разв зывающий диод 4, ключевой транзистор 5, источник питани 6, управл ющий транзистор 7, первичную обмотку 8 входного транс-форматора , вторичную обмотку 9 входного трансформатора,дополнительную вторичную обмотку 10 входного трансформатора , резистор 11, вход 12, вы i ход 13. Формирователь работает следующим образом. Выход 13 схемы устройства отделён от какого-нибудь уровн напр жени трансформатором 1. Формирователь управл етс со входа 12 импульсом напр жени с уровн ми, типовыми дл схем ТТЛ. В момент подачи на вход 12 импульса к OV разница потенциалов между напр жением питани Vj, с источника питани 3 и напр жением на входе 12 устройства составл ет около V . Амплитуда тока, текущего через первичную обмотку входного трансформатора 1, определена разницей напр же ний iV и суммой на входе 12 устройства , на разв зьшающем диоде 4, на переходе база-эмиттер ключевого транзистора 5 и величиной резистора 11. Через вторичную обмотку 9 входного трансформатора 1,диод 4 и переход база-эмиттер ключевого транзистора 5 течет ток такой величины амплитуд, как и ток, текущий через первичную обмотку 8 входного трансформатора 1, так как передаточное число равно 1:1 Этот ток вводит ключевой транзистор 5 в состо ние насьщени . Во врем управлени ключевым транзистором 5 в трансформаторе 1 накапливаетс энерги , соответствующа сумме напр жений диода 4 и перехода база-эмиттер ключевого транзистора 5 Разр д этой энергии происходит до уровн потенциала перехода базаэмиттер управл ющего транзистора 7. Напр жение диода 4 сравнимо с напр жением база-эмиттер управл ющего транзистора 7 и ключевого транзистора 5. Врем управлени управл ющего 1 44 транзистора 7 превышает в два раза в отношении врем управлени транзистора 5. Переброс напр жени , которое индицируетс в недемпфированном трансформаторе 1, когда оканчиваетс входной импульс, отделен разв зывающим диодом 4 от перехода база-эмиттер ключевого транзистора 5, другой втот ричной обмоткой 10 управл ет управл ющим транзистором 7. Управл ющий транзистор 7, управл емый перебросом напр жени , входит в состо ние насыщени и ликвидирует ток проводимости базы ключевого транзистора 5. Ввиду малого сопротивлени соединени коллектор-эмиттер управл ющего транзистора 7 в состо нии насьш1ени , ключевой транзистор 5 выходит из состо ни насыщени за очень короткое врем . Малое падение напр жени на переходе база-эмиттер управл ющего транзистора 7 обеспечивает микросхему ТТЛ от напр жени вьш1е суммы напр жени и понижени напр жени на переходе база- эмиттер управл ющего транзистора 7.