Nothing Special   »   [go: up one dir, main page]

SE522910C2 - Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar - Google Patents

Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar

Info

Publication number
SE522910C2
SE522910C2 SE0201707A SE0201707A SE522910C2 SE 522910 C2 SE522910 C2 SE 522910C2 SE 0201707 A SE0201707 A SE 0201707A SE 0201707 A SE0201707 A SE 0201707A SE 522910 C2 SE522910 C2 SE 522910C2
Authority
SE
Sweden
Prior art keywords
integrated circuit
transistor
collector
emitter
current
Prior art date
Application number
SE0201707A
Other languages
English (en)
Other versions
SE0201707D0 (sv
SE0201707L (sv
Inventor
Andrej Litwin
David Andersson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE0201707A priority Critical patent/SE522910C2/sv
Publication of SE0201707D0 publication Critical patent/SE0201707D0/sv
Priority to CN03812742.3A priority patent/CN1708854A/zh
Priority to EP03725942A priority patent/EP1509954A1/en
Priority to AU2003228185A priority patent/AU2003228185A1/en
Priority to PCT/SE2003/000741 priority patent/WO2003103055A1/en
Publication of SE0201707L publication Critical patent/SE0201707L/sv
Publication of SE522910C2 publication Critical patent/SE522910C2/sv
Priority to US11/002,018 priority patent/US20050077578A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304Base electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

522 910 ---- ~ tor- och emitterfingrarna smalare. Samtidigt ökar mättnads- strömmen i mer nedskalade teknologier upp till ett område av 1 mA/pm bredd hos styret. För en transistor med en bredd hos styret av 10 pm kommer denna ökning att resultera i en maximal kollektor- metallfingrarna anslutna till emitter- och kollektorområdena och emitterström av 20 mA. I tidigare teknik löper längs hela bredden av transistorn, dvs längden av varje kollektor- eller emitterområde. Således samlar varje finger in sin ström längs hela bredden av transistorn. Som en konsekvens därav når strömmen i kollektor- och emitterfingrarna maximum på ställen där fingret lämnar transistorn och ansluter till en buss. På grund av de små dimensionerna hos fingrarna, i storleksordningen av 1 pm, överskrider strömdensiteten med lätthet det maximala värdet som tillåts av reglerna för tillförlitlig konstruktion även om flera sammankopplingsskikt stackas ovanpå varandra. Detta sätter stränga gränser för arbetsområdet för transistorn.
Det finns således ett behov av en robust lösning som minskar strömdensiteten i kollektor- och emitterfingrarna och genom att göra detta ökas den maximala utmatningseffekten från transis- torn, dvs arbetsområdet för transistorn ökas.
REDoGöRELsE FÖR UPPFINNINGEN Syftet med föreliggande uppfinning är att åstadkomma en anord- ning för att förbättra strömhanteringsegenskaperna hos kollek- tor- och emitterfingrarna i en effekttransistor.
Syftet med uppfinningen uppnås genom att två strömfördelande element anordnas i det övre metallskiktet hos en effekttransis- tor eller annan flerfingeranordning, där varje sådant ström- fördelande element täcker approximativt halva transistor- bredden. Det första strömfördelande elementet ansluts till alla kollektorfingrarna längs approximativt halva längden, dvs transistorbredden, av varje kollektorfinger. Det andra ström- fördelande elementet ansluts på liknande sätt till alla emitterfingrarna längs approximativt halva längden av varje emitterfinger, dvs transistorbredd. o n.. ~ . v . ., n . . u a - _ _ . ' * o u - o a . n» 1 Den maximala strömmen som kan samlas in pà detta sätt i kollektor- och emitterfingrarna, innan den fördelas i anordningen enligt uppfinningen, är således endast hälften jämfört med den konventionella utformningen, där strömmen samlas in och flyter längs hela längden av varje finger.
En sådan anordning enligt uppfinningen minskar strömdensiteten i vart och ett av fingrarna, både i kollektorn och emittern, och gör det möjligt att väsentligt öka den maximalt tillåtna strömmen i hela transistorn och genom att göra så också öka den maximala utmatningseffekten.
En annan fördel med föreliggande uppfinning är att den öppnar upp för möjligheten att ytterligare minska detaljstorlekarna sàsom längden av kollektor- och emittersammankopplingsomràdena hos effekttransistorn utan att avvika fràn den s.k. minimi- konstruktionsregeln för strömdensiteten. Sàledes kan mindre och till och med mer effektfulla transistorer tillverkas.
KORT BESKRIVNING AV RITNINGARNA En utföringsform av uppfinningen kommer att beskrivas mer i detalj nedan med hänvisning till de medföljande ritningarna, pà Vilka: Fig. 1 är en schematisk vy ovanifràn av en transistor med strömfördelande element enligt uppfinningen, Fig. 2a är en schematisk tvärsektionsvy längs linjen a-a i fig. 1 och Fig. 2b är en schematisk tvärsektionsvy längs linjen b-b i fig. l.
BESKRIVNING AV UPPFINNINGEN Fig. l är en schematisk vy ovanifràn av en fälteffekttransistor av MOS-typ (MOSFET) med tvà strömfördelande element 1, 2 enligt uppfinningen. o un» o n u . ., 0 - ~ n .- 1 På ett känt i sig innefattar effekt-MOSFET-transistorn ett flertal sammanflätade kollektor-, emitter- och styrområden, ovanpå vilka s.k. kollektor-, emitter- och styrfingrar 10, 11, 12 är belägna. I denna struktur ligger varje kollektorfinger 10 intill två styrfingrar 12 och samlar in strömmen från två emitterfingrar ll.
De två strömfördelande elementen, enligt uppfinningen i formen av två strömfördelande ledande plattor 1, 2, är belägna ovanpå effekt-MOSFET-transistorn. Varje platta 1, 2 är orienterad på ett sådant sätt att den sträcker sig tvärs över varje kollektor-, emitter- och styrfinger 10, 11, 12 såväl som över området mellan varje finger 10, 11, 12.
Företrädesvis är de strömfördelande plattorna 1, 2 i samma plan och är anordnade så att de är separerade med ett förutbestämt avstånd 3, varvid de således aldrig överlappar varandra. Såsom ett resultat sträcker sig plattorna 1, 2 tillsammans med det separationsavständet 3 längs hela transistorbredden 4. Tran- sistorbredden 4 definieras såsom längden av de individuella kollektor- och emitterfingrarna 10, ll.
Separationsavståndet 3 bestäms genom vad som vanligtvis är känt såsom minimikonstruktionsregeln för IC-tillverkningsprocessen.
Således kan avståndet 3 variera från en utföringsform av uppfinningen till en annan. Beroende på kraven för varje särskild utföringsform kan avståndet 3 variera inom intervallet 50 nm till 5 pm.
Företrädesvis överlappar de två strömfördelande plattorna 1, 2 nästan lika stora delar av transistorbredden 4. Företrädesvis är dessa delar nära hälften av transistorbredden 4.
Det skall förstås att de två plattorna 1, 2 kan överlappa också icke-lika delar av transistorbredden 4. Företrädesvis skall de två plattorna 1, 2 var och en överlappa mer än 1/3 av transis- torbredden 4 och mindre än 2/3 av transistorbredden 4. På grund 'non ~ ~ - . n | . . v n a n ' ' Iuu o'.: n av det förutbestämda separationsavståndet 3 kan inte de två plattorna 1, 2 samtidigt överlappa transistorn med nära 2/3 av transistorbredden 4.
Den första plattan 1 är enligt uppfinningen ansluten medelst första vior 5 till alla kollektorfingrarna 10. Dessa första vior 5 är fördelade längs nära halva längden av varje kollek- torfinger 10. Den andra plattan 2 är enligt uppfinningen ansluten medelst andra vior 6 till alla emitterfingrarna 11. På liknande sätt är dessa andra vior 6 fördelade längs nära halva längden av varje emitterfinger 11.
Såsom bättre visas i fig. 2a är den första plattan 1 belägen ovanpå kollektorfingret 10 och är ansluten till det, medan den andra plattan 2 är belägen ovanpå kollektorfingret 10, men icke ansluten till det.
På liknande sätt, såsom bättre visas i fig. 2b, är den andra plattan 2 belägen ovanpå emitterfingret 11 och ansluten till det, medan den första plattan 1 är belägen ovanpå emitterfing- ret 11 men icke ansluten till det.
Det skall förstås att de första och andra viorna 5, 6 kan vara belägna längs mer än halva fingerlängden såväl som längs mindre än halva fingerlängden, beroende på delen av transistorbredden 4 som täcks av var och en av de tidigare nämnda två plattorna 1, 2.
Företrädesvis är de strömfördelande elementen 1, 2 rektangulära plattor. Det skall icke desto mindre förstås att både formen och storleken hos de strömfördelande elementen 1, 2 kan vara olika.
Det kan finnas andra variationer av utformning hos de ström- fördelande elementen 1, 2, där bredden hos det emitter- resp. kollektorströmfördelande elementet 1, 2 kan variera, beroende på den maximala strömdensiteten i kollektor- resp. emitterfing- rarna 10, 11. Utformningen bestäms också av den önskade totala | a ~ » ao 522 910 ana 1 | a u n . , n. utmatningsströmmen från emitter- resp. kollektorfingrarna 10, ll.
Plattorna l, 2 kan vara huvudsakligen av antingen aluminium, koppar eller guld. I fallet med aluminium är materialet van- ligtvis legerat med koppar och/eller titan och/eller annat legeringselement. På liknande sätt för fallet med guld och koppar kan materialet vara legerat med olika legeringselement för att erhålla de önskade egenskaperna.
Tillverkningen av plattorna 1, 2 kan utföras genom elektro- plätering, sputtring, ångdeponering eller varje annan depone- ringsteknik. För att erhålla god vidhäftning till transistorn är plattorna 1, 2 bildade genom att olika material skiktas, särskilt i fallet med kopparplattor. Vanligtvis deponeras ett vidhäftande skikt eller föregår ett barriärskikt deponeringen av plattorna l, 2 ovanpå transistorn.
Också andra konduktiva material kan användas beroende pà de önskade egenskaperna hos anordningen.
Utföringsformen enligt uppfinningen avser reducering av ström- densitet i en effekt-MOSFET-transistor. Det skall förstås att en liknande anordning kan anbringas pà varje annan typ av transistorer, t.ex. bipolära transistorer. Uppfinningen är inte begränsad till användning vid hög frekvens.
Det skall uppenbarligen förstås att föreliggande uppfinning inte begränsas till den föredragna utföringsformen, utan kan modifieras inom skyddsomfànget för de bifogade patentkraven.

Claims (12)

...". .....: :2"w :usa -~~ ...... .. . .... ~: s :un :nu .p n n un; u n . . , _ .. ... .. . . . Û U V Il lo Ii :in i PATENTKRAV
1. Integrerad krets för reducering av strömdensitet i en transistor, innefattande ett flertal sammanflätade kollektor-, emitter- och styrfingrar (10, ll, 12), k ä n n e t e c k n a d a v att ett första strömfördelande element (1) är beläget ovanpà transistorn i ett övre metallskikt hos den integrerade kretsen och är anslutet till nämnda flertal kollektorfingrar (10) medelst första vior och att ett andra strömfördelande element (2), som ligger i plan med nämnda första element (1), är beläget ovanpå transistorn i ett övre metallskikt och är anslutet till nämnda flertal emitterfingrar (11) medelst andra vior.
2. Integrerad krets enligt krav l, k å n n e t e c k n a d a v att det första och det andra strömfördelande elementet (1, 2) är åtskilda medelst ett förutbestämt avstånd (3).
3. Integrerad krets enligt krav 2, k ä n n e t e c k n a d a v att nämnda avstånd (3) ligger i intervallet 50 nm till 5 um.
4. Integrerad krets enligt krav 2 eller 3, k ä n n e t e c k n a d a v att nämnda två strömfördelande element (1, 2) och nämnda separationsavstànd (3) tillsammans sträcker sig längs hela transistorbredden (4).
5. Integrerad krets enligt något av kraven 1-4, k ä n n e t e c k n a d a v att nämnda första strömfördelande element (1) överlappar en första förutbestämd del av transistorbredden (4) och att nämnda andra strömfördelande element (2) överlappar en andra förutbestämd del av transistorbredden (4).
6. Integrerad krets enligt krav 5, k ä n n e t e c k n a d a v att nämnda första del av transistorbredden (4) mäter mellan 1/3 och 2/3 av transistorbredden (4) och att nämnda 522 910 uunonc 0 n en uu -e n 0 a n ce na 0 . nu soon po n andra del av transistorbredden (4) mäter mellan 2/3 och 1/3 av transistorbredden (4).
7. Integrerad krets enligt krav 5, k ä n n e t e c k n a d a v att nämnda första och andra del av transistorbredden (4) är lika stora.
8. Integrerad krets enligt nàgot av kraven 1-7, k ä n n e t e c k n a d a v att nämnda strömfördelande element (1, 2) är tillverkade huvudsakligen i aluminium, koppar eller guld.
9. Integrerad krets enligt något av kraven 1-8, k ä n n e t e c k n a d a v att nämnda strömfördelande element (1, 2) är huvudsakligen rektangulära plattor.
10. Integrerad krets enligt krav 9, k ä n n e t e c k n a d a v att nämnda strömfördelande huvudsakligen rektangulära plattor är anordnade parallellt med varandra.
11. Integrerad krets enligt något av kraven 1-9, k ä n n e t e c k n a d a v .att nämnda integrerade krets är tillverkad med en IC-teknik med detaljstorlekar mindre än 1 pm.
12. Integrerad krets enligt något av kraven 1-10, k ä n n e t e c k n a d a v att nämnda flertal kollektor- och emitterfingrar har en bredd i storleksordningen av 1 pm.
SE0201707A 2002-06-03 2002-06-03 Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar SE522910C2 (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
SE0201707A SE522910C2 (sv) 2002-06-03 2002-06-03 Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar
CN03812742.3A CN1708854A (zh) 2002-06-03 2003-05-07 一种用于降低集成电路中晶体管内电流密度的布局
EP03725942A EP1509954A1 (en) 2002-06-03 2003-05-07 Arrangement for reducing current density in a transistor in an ic
AU2003228185A AU2003228185A1 (en) 2002-06-03 2003-05-07 Arrangement for reducing current density in a transistor in an ic
PCT/SE2003/000741 WO2003103055A1 (en) 2002-06-03 2003-05-07 Arrangement for reducing current density in a transistor in an ic
US11/002,018 US20050077578A1 (en) 2002-06-03 2004-12-02 Arrangement for reducing current density in transistor in an IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0201707A SE522910C2 (sv) 2002-06-03 2002-06-03 Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar

Publications (3)

Publication Number Publication Date
SE0201707D0 SE0201707D0 (sv) 2002-06-03
SE0201707L SE0201707L (sv) 2003-12-04
SE522910C2 true SE522910C2 (sv) 2004-03-16

Family

ID=20288081

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0201707A SE522910C2 (sv) 2002-06-03 2002-06-03 Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar

Country Status (6)

Country Link
US (1) US20050077578A1 (sv)
EP (1) EP1509954A1 (sv)
CN (1) CN1708854A (sv)
AU (1) AU2003228185A1 (sv)
SE (1) SE522910C2 (sv)
WO (1) WO2003103055A1 (sv)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951788A (zh) * 2019-12-10 2021-06-11 圣邦微电子(北京)股份有限公司 功率管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2145559A (en) * 1983-08-26 1985-03-27 Philips Electronic Associated Interdigitated semiconductor device
US6150722A (en) * 1994-11-02 2000-11-21 Texas Instruments Incorporated Ldmos transistor with thick copper interconnect
DE69415987T2 (de) * 1994-11-08 1999-06-24 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
EP0780897B1 (en) * 1995-12-22 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno High-speed MOS-technology power device integrated structure with reduced gate resistance
FR2759493B1 (fr) * 1997-02-12 2001-01-26 Motorola Semiconducteurs Dispositif de puissance a semiconducteur
AU2001273458A1 (en) * 2000-07-13 2002-01-30 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US20020106587A1 (en) * 2000-11-21 2002-08-08 Advanced Micro Devices, Inc. Two mask via pattern to improve pattern definition

Also Published As

Publication number Publication date
AU2003228185A1 (en) 2003-12-19
EP1509954A1 (en) 2005-03-02
SE0201707D0 (sv) 2002-06-03
SE0201707L (sv) 2003-12-04
US20050077578A1 (en) 2005-04-14
CN1708854A (zh) 2005-12-14
WO2003103055A1 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
US5672894A (en) Semiconductor device
CN1574335B (zh) 具有金刚石形金属互连配置的半导体功率器件
US8502314B2 (en) Multi-level options for power MOSFETS
US11139373B2 (en) Scalable circuit-under-pad device topologies for lateral GaN power transistors
CN106549009A (zh) 层叠式半导体器件结构及其制作方法
US12027449B2 (en) Device topologies for high current lateral power semiconductor devices
JP6348703B2 (ja) 半導体装置及びその製造方法
EP3625829A1 (en) Integrated gate resistors for semiconductor power conversion devices
US12040257B2 (en) Device topology for lateral power transistors with low common source inductance
US20160086881A1 (en) Electronic Component
EP1251563B1 (en) FET structures having symmetric and/or distributed feedforward capacitor connections
JP2010507914A (ja) 半導体装置及び接続リード線を有する半導体装置の設計方法
WO2016028967A1 (en) Power transistor with distributed gate
JP2010118637A (ja) 半導体装置およびその製造方法
SE522910C2 (sv) Integrerad krets för reducering av strömdensitet i en transistor innefattande sammanflätade kollektor-, emitter- och styrfingrar
TW201010056A (en) Integrated capacitor
DE112017000077T5 (de) Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate
JP4713936B2 (ja) 半導体装置
US7928567B2 (en) Power supply network
JP4170763B2 (ja) 電流をスイッチングする回路に対する回路構造
JP5522039B2 (ja) 半導体装置
DE102019128071B3 (de) Transistorbauelement
JPH07263665A (ja) 半導体装置
JP2602360B2 (ja) 電界効果型半導体装置
JP2011086831A (ja) 半導体装置

Legal Events

Date Code Title Description
NUG Patent has lapsed