RU2379833C1

RU2379833C1 - Adaptive decoder

Info

Publication number: RU2379833C1
Application number: RU2008120472/09A
Authority: RU
Inventors: Олег Всеволодович Смирнов (RU); Олег Всеволодович Смирнов; Николай Иванович Вергелис (RU); Николай Иванович Вергелис; Александр Владимирович Колесник (RU); Александр Владимирович Колесник; Виктор Дмитриевич Пуцик (RU); Виктор Дмитриевич Пуцик
Priority date: 2008-05-26
Filing date: 2008-05-26
Publication date: 2010-01-20

Abstract

FIELD: physics; communication.

SUBSTANCE: invention relates to data transmission equipment, particularly to adaptive decoders for majority decoding. The technical outcome is achieved due to that, the adaptive decoder additionally includes: a demultiplexer, a first code type decoder and a first code type syndrome analyser, a second code type decoder and a second code type syndrome analyser, a third code type decocer and a third code type syndrome analyser, a unit for controlling modes of operation of the decoders, an erasure counter, a second OR component, eight and ninth switches, a communication channel quality analyser, an adaptive decoder distributor, a unit of memory elements and a channel quality decoder.

EFFECT: increased probability of receiving an undistorted code combination and accuracy of decoding when operating on low-quality communication channels, as well as increased noise immunity of the device.

1 dwg

Description

Изобретение относится к технике передачи данных и может использоваться в системах с решающей обратной связью для приема информации, закодированной циклическим кодом, допускающим мажоритарную процедуру декодирования.The invention relates to a data transmission technique and can be used in decision feedback systems for receiving information encoded in a cyclic code allowing a majority decoding procedure.

Для многоканальной аппаратуры с временным объединением (разделением) цифровых каналов связи и асинхронным вводом и выводом информации с различными линейными скоростями передачи сигналов очень важным является реализация в ней декодирующего устройства, которое обеспечивало бы защиту от ошибок при передаче информации с переменными параметрами и исправление многократных ошибок. При этом коэффициент ошибок К_ош в трактах связи может достигать значений от 10^-5 доFor multichannel equipment with the temporary combination (separation) of digital communication channels and the asynchronous input and output of information with different linear signal transmission rates, it is very important to implement a decoding device in it that would provide error protection when transmitting information with variable parameters and correct multiple errors. Moreover, the error coefficient K _OSH in the communication paths can reach values from 10 ^-5 to

10^-2. Причем значения К_ош характеризуются как быстрыми, так и медленными изменениями. Для канала связи с медленными изменениями для защиты от ошибок целесообразно использовать адаптивное декодирование.10 ^-2 . Moreover, the values of _{Osh are} characterized by both fast and slow changes. For a communication channel with slow changes, it is advisable to use adaptive decoding to protect against errors.

Одним из путей защиты является использование декодеров с обнаружением и исправлением ошибок при помощи корректирующих циклических кодов, допускающих мажоритарную процедуру декодирования [1, 2].One of the protection methods is the use of decoders with error detection and correction using corrective cyclic codes that admit a majority decoding procedure [1, 2].

Из известных декодеров наиболее близким по технической сущности к предлагаемому изобретению является декодер с обнаружением и исправлением ошибок, описанный в [3].Of the known decoders, the closest in technical essence to the proposed invention is a decoder with error detection and correction, described in [3].

Известный декодер с обнаружением и исправлением ошибок содержит последовательно соединенные первый элемент ИЛИ, регистр сдвига, первый ключ и вычислитель синдрома, а также сумматор по модулю два, счетчик сдвигов, счетчик исправлений, второй, третий, четвертый, пятый, шестой и седьмой ключи, при этом выходы регистра сдвига через сумматоры подключены к входам мажоритарного элемента, выход которого через второй ключ подсоединен к сигнальному входу третьего ключа, к управляющему входу которого и управляющим входам первого и четвертого ключей подсоединен первый выход счетчика сдвигов, второй и третий выходы которого подключены соответственно к управляющим входам пятого и шестого ключей, причем выход первого ключа соединен с сигнальным входом пятого ключа [3].A known decoder with error detection and correction contains a first OR element, a shift register, a first key and a syndrome calculator, as well as an adder modulo two, a shift counter, a correction counter, second, third, fourth, fifth, sixth and seventh keys, with the outputs of the shift register through the adders are connected to the inputs of the majority element, the output of which through the second key is connected to the signal input of the third key, to the control input of which and the control inputs of the first and fourth key the first output of the shift counter is connected, the second and third outputs of which are connected respectively to the control inputs of the fifth and sixth keys, and the output of the first key is connected to the signal input of the fifth key [3].

Однако известный декодер имеет недостаточную помехоустойчивость и точность декодирования.However, the known decoder has insufficient noise immunity and decoding accuracy.

Целью изобретения является повышение вероятности приема неискаженной кодовой комбинации и точности декодирования при работе по каналам связи с низким качеством, а также повышение помехоустойчивости работы устройства.The aim of the invention is to increase the probability of receiving an undistorted code combination and decoding accuracy when working on communication channels with low quality, as well as improving the noise immunity of the device.

Поставленная цель достигается тем, что адаптивный декодер, содержащий последовательно соединенные первый элемент ИЛИ и регистр сдвига, первая группа выходов которого соединена со входами первого блока сумматоров по модулю два, выходы которого соединены со входами первого мажоритарного элемента, а также содержащий первый, второй, третий, четвертый, пятый, шестой и седьмой ключи, отличается тем, что в него введены демультиплексор, последовательно соединенные декодер первого типа кода и анализатор синдрома первого типа кода, последовательно соединенные декодер второго типа кода и анализатор синдрома второго типа кода, последовательно соединенные декодер третьего типа кода и анализатор синдрома третьего типа кода, блок управления режимами работы декодеров, счетчик стираний, второй элемент ИЛИ, восьмой и девятый ключи, анализатор качества канала связи (АККС), распределитель адаптивного декодера, блок элементов памяти и декодер качества канала (ДКК), при этом первый, второй и третий выходы демультиплексора подключены ко входам соответственно первого, второго и третьего ключей, а выходы первого, второго и третьего ключей подключены ко входам декодера первого типа кода, декодера второго типа кода и декодера третьего типа кода, первый, второй, третий и четвертый управляющие выходы блока управления режимами работы декодеров подключены соответственно к управляющим входам демультиплексора, первого, второго и третьего ключей, причем выходы первого, второго и третьего ключей подключены соответственно к первому, второму и третьему входам первого элемента ИЛИ, выход анализатора синдрома второго типа кода соединен с первым входом четвертого ключа, второй вход которого соединен с первым выходом счетчика стираний, второй выход которого соединен с первым входом пятого ключа, второй вход которого соединен с выходом анализатора синдрома третьего типа кода, выход анализатора синдрома первого типа кода соединен со входом шестого ключа, выходы четвертого, пятого и шестого ключей подключены соответственно к первому, второму и третьему входам второго элемента ИЛИ, выход первого мажоритарного элемента соединен со входом седьмого ключа, вторая группа выходов регистра сдвига подключена ко входам второго блока сумматоров по модулю два, выходы которого соединены со входами второго мажоритарного элемента, выход которого соединен со входом девятого ключа, выход регистра сдвига соединен со входом восьмого ключа, выходы седьмого, восьмого и девятого ключей подключены соответственно к первому, второму и третьему входам блока элементов памяти, выход которого соединен с приемником информации, первый выход АККС соединен с первым управляющим входом блока управления режимами работы декодеров, с управляющими входами шестого и восьмого ключей и с первым управляющим входом распределителя адаптивного декодера, второй выход АККС соединен со вторым управляющим входом блока управления режимами работы декодеров, с управляющими входами четвертого и девятого ключей и со вторым управляющим входом распределителя адаптивного декодера, третий выход АККС соединен с третьим управляющим входом блока управления режимами работы декодеров, с управляющими входами пятого и седьмого ключей и с третьим управляющим входом распределителя адаптивного декодера, первый и второй выходы ДКК подключены ко входам соответственно счетчика стираний и АККС, выход второго элемента ИЛИ соединен с управляющим входом блока элементов памяти, а первый, второй и третий выходы распределителя адаптивного декодера подключены к управляющим входам соответственно декодера первого типа кода, декодера второго типа кода и декодера третьего типа кода, при этом вход демультиплексора является входом адаптивного декодера, выходом которого является выход блока элементов памяти.This goal is achieved in that an adaptive decoder containing a first connected OR element and a shift register, the first group of outputs of which is connected to the inputs of the first block of adders modulo two, the outputs of which are connected to the inputs of the first majority element, and also containing the first, second, third , the fourth, fifth, sixth and seventh keys, characterized in that a demultiplexer, a series-connected decoder of the first type of code and an analyzer of the syndrome of the first type of code are inserted into it, a follower but the connected decoder of the second type of code and the analyzer of the syndrome of the second type of code, the serially connected decoder of the third type of code and the analyzer of the syndrome of the third type of code, the unit for controlling the operation modes of the decoders, the erase counter, the second OR element, the eighth and ninth keys, the communication channel quality analyzer (ACCS ), an adaptive decoder allocator, a block of memory elements and a channel quality decoder (DCC), while the first, second and third outputs of the demultiplexer are connected to the inputs of the first, second and third keys, respectively her, and the outputs of the first, second, and third keys are connected to the inputs of the decoder of the first type of code, the decoder of the second type of code, and the decoder of the third type of code, the first, second, third, and fourth control outputs of the control unit for operating modes of the decoders are connected respectively to the control inputs of the demultiplexer, of the first , the second and third keys, and the outputs of the first, second and third keys are connected respectively to the first, second and third inputs of the first OR element, the output of the analyzer of the syndrome of the second type of code is connected the first input of the fourth key, the second input of which is connected to the first output of the erase counter, the second output of which is connected to the first input of the fifth key, the second input of which is connected to the output of the analyzer of the syndrome of the third code type, the output of the analyzer of the syndrome of the first code type is connected to the input of the sixth key, outputs the fourth, fifth and sixth keys are connected respectively to the first, second and third inputs of the second OR element, the output of the first majority element is connected to the input of the seventh key, the second group of outputs the shift register is connected to the inputs of the second block of adders modulo two, the outputs of which are connected to the inputs of the second majority element, the output of which is connected to the input of the ninth key, the output of the shift register is connected to the input of the eighth key, the outputs of the seventh, eighth and ninth keys are connected respectively to the first, the second and third inputs of the block of memory elements, the output of which is connected to the information receiver, the first ACCS output is connected to the first control input of the control unit of the decoder operating modes, with the input inputs of the sixth and eighth keys and with the first control input of the adaptive decoder distributor, the second ACCS output is connected to the second control input of the decoder operating mode control unit, with the control inputs of the fourth and ninth keys and with the second control input of the adaptive decoder distributor, the third ACCS output is connected to the third control input of the control unit of the decoder operating modes, with the control inputs of the fifth and seventh keys and with the third control input of the adaptive encoder, the first and second outputs of the DCC are connected to the inputs of the erase counter and ACCS respectively, the output of the second OR element is connected to the control input of the memory block, and the first, second and third outputs of the adaptive decoder distributor are connected to the control inputs of the first code type decoder, second decoder type of code and decoder of the third type of code, while the input of the demultiplexer is the input of the adaptive decoder, the output of which is the output of the block of memory elements.

Сопоставительный анализ с прототипом показывает, что предлагаемый адаптивный декодер отличается наличием новых блоков: демультиплексора, декодера первого типа кода и анализатора синдрома первого типа кода, декодера второго типа кода и анализатора синдрома второго типа кода, декодера третьего типа кода и анализатора синдрома третьего типа кода, блока управления режимами работы декодеров, счетчика стираний, второго элемента ИЛИ, восьмого и девятого ключей, АККС, распределителя адаптивного декодера, блока элементов памяти и ДКК, а также изменением связей с остальными элементами схемы декодера, что способствовало повышению на 10-20 процентов по сравнению с прототипом помехоустойчивости работы декодера за счет обнаружения и исправления ошибок в принимаемой информации и обеспечения работы по каналам связи с тремя уровнями их качества (для пороговых значений ошибок W_п≤10^-4, W_п≤5·10^-3, W_п≤5·10^-2).Comparative analysis with the prototype shows that the proposed adaptive decoder is distinguished by the presence of new blocks: a demultiplexer, a first code type decoder and a first code type syndrome analyzer, a second code type decoder and a second code type analyzer analyzer, a third code type decoder and a third code type analyzer, the control unit for the operation modes of the decoders, the erase counter, the second OR element, the eighth and ninth keys, ACCS, the adaptive decoder allocator, the memory element block and DCC, as well as by changing the links with other elements of the decoder circuit, which contributed to a 10-20 percent increase in noise immunity of the decoder by detecting and correcting errors in the received information and ensuring work on communication channels with three levels of their quality (for threshold error values W _p ≤ 10 ^-4 , W _p ≤5 · 10 ^-3 , W _p ≤5 · 10 ^-2 ).

Таким образом, заявляемый адаптивный декодер соответствует критерию изобретения "новизна". Сравнение заявляемого решения с другими техническими решениями показывает, что вновь введенные в предлагаемый адаптивный декодер элементы реализуемы, хорошо известны специалистам в данной области техники и дополнительного творчества, учитывая приведенные ниже пояснения, для их воспроизведения не требуется.Thus, the inventive adaptive decoder meets the criteria of the invention of "novelty." A comparison of the proposed solution with other technical solutions shows that the elements newly introduced into the proposed adaptive decoder are realizable, well-known to specialists in this field of technology and additional creativity, given the explanations below, for their reproduction is not required.

Данное решение существенно отличается от известных решений в данной области техники. Заявляемое решение явным образом не следует из уровня техники и имеет изобретательский уровень.This solution is significantly different from the known solutions in the art. The claimed solution explicitly does not follow from the prior art and has an inventive step.

Это позволяет сделать вывод о соответствии технического решения критерию "существенные отличия".This allows us to conclude that the technical solution meets the criterion of "significant differences".

На чертеже представлена структурная электрическая схема адаптивного декодера.The drawing shows a structural electrical circuit of an adaptive decoder.

Адаптивный декодер содержит демультиплексор 1, первый 2 ключ, декодер 3 первого типа кода, анализатор 4 синдрома первого типа кода, второй 5 ключ, декодер 6 второго типа кода, анализатор 7 синдрома второго типа кода, третий 8 ключ, декодер 9 третьего типа кода, анализатор 10 синдрома третьего типа кода, блок 11 управления режимами работы декодеров, первый 12 элемент ИЛИ, счетчик 13 стираний, четвертый 14 ключ, пятый 15 ключ, шестой 16 ключ, второй 17 элемент ИЛИ, регистр 18 сдвига, первый 19 блок сумматоров по модулю два, первый 20 блок мажоритарных элементов, седьмой 21 ключ, восьмой 22 ключ, второй 23 блок сумматоров по модулю два, второй 24 блок мажоритарных элементов, девятый 25 ключ, АККС 26, распределитель 27 адаптивного декодера, блок 28 элементов памяти, ДКК 29, вход 30 информации из канала связи, выход 31 сигнала «ошибка» и выход 32 к приемнику информации.The adaptive decoder comprises a demultiplexer 1, a first 2 key, a first code type decoder 3, an analyzer 4 of a first code type syndrome, a second 5 key, a second code type decoder 6, a second code type analyzer 7, a third 8 key, a third code type decoder 9, analyzer 10 of the syndrome of the third type of code, block 11 controls the operating modes of the decoders, the first 12 element OR, counter 13 erasure, the fourth 14 key, fifth 15 key, sixth 16 key, second 17 element OR, shift register 18, the first 19 block adders modulo two, the first 20 block of majority elements, the 21st key, the eighth 22 key, the second 23 block of adders modulo two, the second 24 block of majority elements, the ninth 25 key, AKKS 26, the allocator 27 of the adaptive decoder, the block 28 memory elements, DCC 29, the input 30 of information from the communication channel, output 31 of the error signal and output 32 to the information receiver.

Первый, второй и третий выходы демультиплексора 1 подключены соответственно ко входам первого 2, второго 5 и третьего 8 ключей, а выходы первого 2, второго 5 и третьего 8 ключей подключены соответственно к первому, второму и третьему входам первого 12 элемента ИЛИ. Выход первого 2 ключа соединен со входом декодера 3 первого типа кода, выходы которого соединены со входами анализатора 4 синдрома первого типа кода, выход второго 5 ключа соединен со входом декодера 6 второго типа кода, выходы которого соединены со входами анализатора 7 синдрома второго типа кода, а выход третьего 8 ключа соединен со входом декодера 9 третьего типа кода, выходы которого соединены со входами анализатора 10 синдрома третьего типа кода.The first, second and third outputs of demultiplexer 1 are connected respectively to the inputs of the first 2, second 5 and third 8 keys, and the outputs of the first 2, second 5 and third 8 keys are connected respectively to the first, second and third inputs of the first 12 OR elements. The output of the first 2 keys is connected to the input of the decoder 3 of the first code type, the outputs of which are connected to the inputs of the analyzer 4 of the syndrome of the first code type, the output of the second 5 keys is connected to the input of the decoder 6 of the second code type, the outputs of which are connected to the inputs of the analyzer 7 of the syndrome of the second code type, and the output of the third 8 key is connected to the input of the decoder 9 of the third type of code, the outputs of which are connected to the inputs of the analyzer 10 of the syndrome of the third type of code.

Первый, второй, третий и четвертый управляющие выходы блока управления 11 режимами работы декодеров подключены соответственно к управляющим входам демультиплексора 1, первого 2, второго 5 и третьего 8 ключей. Выход анализатора 7 синдрома второго типа кода соединен с первым входом четвертого ключа 14, второй вход которого соединен с первым выходом счетчика 13 стираний, второй выход которого соединен с первым входом пятого ключа 15, второй вход которого соединен с выходом анализатора 10 синдрома третьего типа кода, выход анализатора 4 синдрома первого типа кода соединен со входом шестого ключа 16, а выходы четвертого 14, пятого 15 и шестого 16 ключей подключены соответственно к первому, второму и третьему входам второго 17 элемента ИЛИ.The first, second, third and fourth control outputs of the control unit 11 modes of operation of the decoders are connected respectively to the control inputs of the demultiplexer 1, first 2, second 5 and third 8 keys. The output of the analyzer 7 of the second code type syndrome is connected to the first input of the fourth key 14, the second input of which is connected to the first output of the erase counter 13, the second output of which is connected to the first input of the fifth key 15, the second input of which is connected to the output of the analyzer 10 of the third code type syndrome, the output of the analyzer 4 of the syndrome of the first type of code is connected to the input of the sixth key 16, and the outputs of the fourth 14, fifth 15, and sixth 16 keys are connected respectively to the first, second, and third inputs of the second 17 OR elements.

Выход первого 20 мажоритарного элемента соединен со входом седьмого 21 ключа, вторая группа выходов регистра 18 сдвига подключена ко входам второго блока 23 сумматоров по модулю два, выходы которого соединены со входами второго 24 мажоритарного элемента, выход которого соединен со входом девятого 25 ключа, а выход регистра 18 сдвига соединен со входом восьмого 22 ключа. Выходы седьмого 21, восьмого 22 и девятого 25 ключей подключены соответственно к первому, второму и третьему входам блока 28 элементов памяти, выход которого соединен с приемником 32 информации. Первый выход АККС 26 соединен с первым управляющим входом блока 11 управления режимами работы декодеров, с управляющими входами шестого 16 и восьмого 22 ключей и с первым управляющим входом распределителя 27 адаптивного декодера, второй выход АККС 26 соединен со вторым управляющим входом блока управления 11 режимами работы декодеров, с управляющими входами четвертого 14 и девятого 25 ключей и со вторым управляющим входом распределителя 27 адаптивного декодера, третий выход АККС 26 соединен с третьим управляющим входом блока управления 11 режимами работы декодеров, с управляющими входами пятого 15 и седьмого 21 ключей и с третьим управляющим входом распределителя 27 адаптивного декодера. Первый и второй выходы ДКК 29 подключены ко входам соответственно счетчика 13 стираний и АККС 26, выход второго 17 элемента ИЛИ соединен с управляющим входом блока 28 элементов памяти, а первый, второй и третий выходы распределителя 27 адаптивного декодера подключены к управляющим входам соответственно декодера 3 первого типа кода, декодера 6 второго типа кода и декодера 9 третьего типа кода, при этом вход демультиплексора 1 является входом адаптивного декодера, выходом которого является выход блока 28 элементов памяти.The output of the first 20 majority element is connected to the input of the seventh 21 key, the second group of outputs of the shift register 18 is connected to the inputs of the second block 23 of adders modulo two, the outputs of which are connected to the inputs of the second 24 majority element, the output of which is connected to the input of the ninth 25 key, and the output register 18 shift is connected to the input of the eighth key 22. The outputs of the seventh 21, eighth 22 and ninth 25 keys are connected respectively to the first, second and third inputs of the block 28 of the memory elements, the output of which is connected to the receiver 32 of the information. The first ACCS output 26 is connected to the first control input of the decoder operating mode control unit 11, to the control inputs of the sixth 16 and eighth 22 keys and to the first control input of the adaptive decoder distributor 27, the second ACCS 26 output is connected to the second control input of the control unit 11 of the decoder operation modes , with the control inputs of the fourth 14 and ninth 25 keys and with the second control input of the distributor 27 of the adaptive decoder, the third output of ACCS 26 is connected to the third control input of the control unit 11 modes Started decoders, to the control inputs of the fifth and seventh 15 and keys 21 with the third control input of the adaptive decoder 27 the distributor. The first and second outputs of the DCC 29 are connected to the inputs of the erase counter 13 and ACCS 26, respectively, the output of the second OR element 17 is connected to the control input of the memory element block 28, and the first, second, and third outputs of the adaptive decoder distributor 27 are connected to the control inputs of the first decoder 3 type code, decoder 6 of the second type of code and decoder 9 of the third type of code, while the input of demultiplexer 1 is the input of the adaptive decoder, the output of which is the output of the block 28 memory elements.

Демультиплексор 1 совместно с первым 2, вторым 5 и третьим 8 ключами предназначен для ввода информации из канала связи. Ключи 2, 5 и 8 выполняют роль коммутационных элементов, подключающих принятую информацию из канала связи на вход соответствующего декодера 3, 6 и 9. Они могут быть выполнены на основе схем «И».Demultiplexer 1 together with the first 2, second 5 and third 8 keys is designed to enter information from the communication channel. The keys 2, 5 and 8 act as switching elements connecting the received information from the communication channel to the input of the corresponding decoder 3, 6 and 9. They can be performed on the basis of “I” circuits.

Декодер 3 первого типа кода предназначен для декодирования поступающих из канала связи кодовых комбинаций кода типа (31, 25, 4).Decoder 3 of the first type of code is intended for decoding code combinations of a type code (31, 25, 4) coming from a communication channel.

Декодер 6 второго типа кода предназначен для декодирования поступающих из канала связи кодовых комбинаций кода типа (31, 15, 6).Decoder 6 of the second type of code is intended for decoding code combinations of a type code (31, 15, 6) coming from a communication channel.

Декодер 9 третьего типа предназначен для декодирования поступающих из канала связи кодовых комбинаций кода типа (31, 5, 16).The decoder 9 of the third type is intended for decoding code combinations of a type code (31, 5, 16) received from a communication channel.

Декодеры содержат делитель принимаемой кодовой комбинации длины n (n, k) кода на образующий полином g(x) циклического кода. При этом если ошибок на длине кодовой комбинации нет в результате ее деления на образующий полином или ошибка не обнаружена (n, k) кодом, то значение синдрома равно нулю.Decoders contain a divider of the received code combination of length n (n, k) code by the generatrix polynomial g (x) of the cyclic code. Moreover, if there are no errors along the length of the code combination as a result of dividing it by a polynomial or the error is not detected by the (n, k) code, then the value of the syndrome is zero.

Работа указанных декодеров основана на оценке состояния канала связи по значению коэффициента ошибок К_ош и выборе кодов, обеспечивающих обнаружение и исправление ошибок мажоритарным способом. При этом для канала связи с К_ош=10^-4÷10^-5 выбран код (31, 25, 4), имеющий отношение выбранного кратного к числа ошибок в канале связи к длине n (n=31) кодовой комбинации k/n=0,8. Для канала связи с коэффициентом К_ош=5·10^-3÷10^-4 использован код (31, 15, 6), имеющий отношение k/n=0,48, а для канала связи с К_ош=10^-3÷5·10^-2 выбран код (31, 5, 16) с k/n=0,16.The operation of these decoders is based on assessing the state of the communication channel by the value of the error coefficient K _OS and selecting codes that allow for the detection and correction of errors in a majority way. At the same time, for the communication channel with К _Ош = 10 ^-4 ÷ 10 ^-5 , the code (31, 25, 4) is selected that has the ratio of the selected multiple to the number of errors in the communication channel to the length n (n = 31) of the code combination k / n = 0.8. For the communication channel with the coefficient K _OSH = 5 · 10 ^-3 ÷ 10 ^-4 , the code (31, 15, 6) is used, which has the ratio k / n = 0.48, and for the communication channel with the K _OS = 10 ^-3 ÷ 5 · 10 ^-2 selected code (31, 5, 16) with k / n = 0.16.

Анализаторы 4, 7 и 10 синдрома (n, k) кода предназначены для анализа информации, поступающей из канала связи, вычисления синдрома для каждого типа кода и выработки сигнала «ошибка», с помощью которого осуществляется стирание искаженной кодовой комбинации.The analyzers 4, 7 and 10 of the syndrome (n, k) of the code are designed to analyze information coming from the communication channel, calculate the syndrome for each type of code, and generate an “error” signal that erases the distorted code combination.

Блок 11 управления режимами работы декодеров предназначен для управления демультиплексором 1 и первыми тремя ключами (2, 5 и 8) в процессе приема информации из канала связи.Block 11 control modes of operation of the decoders is designed to control the demultiplexer 1 and the first three keys (2, 5 and 8) in the process of receiving information from the communication channel.

Счетчик 13 стираний определяет порог ошибок, поступающих из канала связи, и управляет выводом информации к потребителю через коммутационные элементы - ключи 14 и 15.The counter 13 deletion determines the threshold of errors coming from the communication channel, and controls the output of information to the consumer through the switching elements - keys 14 and 15.

Регистр 18 сдвига, первый 19 и второй 23 блоки сумматоров по модулю два, первый 20 и второй 24 мажоритарные элементы совместно с шестым 16, седьмым 21, восьмым 22 и девятым 25 ключами выполняют функции устройства исправления ошибок мажоритарным способом.The shift register 18, the first 19 and second 23 adder blocks modulo two, the first 20 and the second 24 majority elements together with the sixth 16, seventh 21, eighth 22 and ninth 25 keys perform the functions of the error correction device in a majority way.

АККС 26 предназначен для определения пороговых значений коэффициента ошибок К_ош на интервале времени Т путем подсчета количества ошибок и выработки управляющих сигналов для коммутационных элементов (ключей), блока 11 управления режимами работы и распределителя 27 адаптивного декодера.AKKS 26 is designed to determine threshold values of the error coefficient K _OSH on the time interval T by counting the number of errors and generating control signals for the switching elements (keys), the block 11 control modes of operation and the distributor 27 of the adaptive decoder.

Блок 28 элементов памяти содержит элементы памяти на 5, 15 и 25 разрядов для хранения в них информации о кодовых комбинациях и выдачи их потребителю. Блок 28 элементов памяти выполняет функции элемента задержки m принимаемых кодовых комбинаций на время анализа качества канала связи на интервале m кодовых комбинаций, что способствует исключению возможности выдачи потребителю искаженной комбинации в период анализа состояния канала связи.Block 28 of memory elements contains memory elements of 5, 15 and 25 bits for storing information about code combinations in them and issuing them to the consumer. The block 28 of the memory elements performs the functions of a delay element m received code combinations for the time of analyzing the quality of the communication channel on the interval m code combinations, which helps to eliminate the possibility of giving the consumer a distorted combination during the analysis of the state of the communication channel.

Адаптивный декодер работает следующим образом.Adaptive decoder operates as follows.

Оптимальное сопряжение декодера с источником и приемником информации является одним из основных требований, обеспечивающих простоту реализации. Для последующего анализа возьмем циклические коды с длиной кодовой комбинации n=31, допускающих мажоритарную процедуру декодирования. При этом для канала связи с К_ош=10^-4÷10^-5 возьмем код (31, 25, 4), а для канала связи с К_ош=5·10^-3÷10^-4 код (31, 15, 6) и для канала связи с К_ош=10^-3÷5·10^-2 код (31, 5, 16).The optimal pairing of the decoder with the source and receiver of information is one of the main requirements ensuring ease of implementation. For the subsequent analysis, we take cyclic codes with a codeword length n = 31 that admit a majority decoding procedure. In this case, for the communication channel with K _OSH = 10 ^-4 ÷ 10 ^-5, we take the code (31, 25, 4), and for the communication channel with K _OSH = 5 · 10 ^-3 ÷ 10 ^{-4 the} code (31, 15, 6 ) and for the communication channel with K _OSH = 10 ^-3 ÷ 5 · 10 ^-2 code (31, 5, 16).

В процессе работы декодера АККС 26 на интервале времени Т определяет пороговые значения коэффициента ошибок (W_п≤10^-4, W_п≤10^-3, W_п<5·10^-2) и, в зависимости от фиксированного значения порога, выдает сигнал блоку 11 управления режимами работы декодера, который, в свою очередь, выдает сигналы на коммутационные элементы - соответствующие ключи, подключающие соответствующий декодер (3, 6 или 9). Одновременно блок 11 управления режимами работы декодера выдает сигнал на распределитель 27 адаптивного декодера и демультиплексор 1.In the process of operation of the decoder ACKS 26 on the time interval T determines the threshold values of the error coefficient (W _p ≤10 ^-4 , W _p ≤10 ^-3 , W _p <5 · 10 ^-2 ) and, depending on the fixed threshold value, gives a signal unit 11 control the operating modes of the decoder, which, in turn, provides signals to the switching elements - the corresponding keys that connect the corresponding decoder (3, 6 or 9). At the same time, the decoder operation mode control unit 11 provides a signal to the adaptive decoder distributor 27 and the demultiplexer 1.

При поступлении от ДКК 29 принятой из канала связи 30 информации о потоке ошибок, АККС 26 подсчитывает количество ошибок на длине Т и, если порог не превышает величину W_п≤10^-4, то посредством элементов коммутации (ключей) подключается декодер первого типа кода (31, 25, 4).Upon receipt of information about the error stream received from DCC 29 from the communication channel 30, the ACCS 26 calculates the number of errors along the length T and, if the threshold does not exceed the value of W _p ≤10 ^-4 , then a decoder of the first code type is connected using switching elements (keys) ( 31, 25, 4).

Далее 31-элементная кодовая комбинация из канала связи поступает на вход демультиплексора 1 и коммутируется на один из трех его выходов. Затем через открытый сигналом с блока 11 управления первый ключ 2 кодовая комбинация поступает на вход анализатора 4 синдрома первого типа кода (31, 25, 4). В течение тридцати одного такта происходит вычисление синдрома при делении 31-элементной комбинации на полином g(x)=х⁶+х⁵+х³+х²+х+1. Если при этом анализатор 4 синдрома зафиксировал нулевой остаток [S(x)=0], то 25-элементная комбинация (k=25), которая одновременно записывалась в регистр 18 сдвига через первый 12 элемент «ИЛИ», считывается с выхода регистра 18 сдвига через открытый ключ 22 в блок 28 элементов памяти. Так как S(x)=0, то сигнал «ошибка» не вырабатывается и из блока 28 информационная последовательность (k=25) считывается в приемник 32 информации.Next, the 31-element code combination from the communication channel is fed to the input of demultiplexer 1 and is switched to one of its three outputs. Then, through the open signal from the control unit 11, the first key 2, the code combination is input to the analyzer 4 of the syndrome of the first code type (31, 25, 4). Within thirty-one cycles, the syndrome is calculated by dividing the 31-element combination by the polynomial g (x) = x ⁶ + x ⁵ + x ³ + x ² + x + 1. If the analyzer 4 of the syndrome recorded a zero residue [S (x) = 0], then the 25-element combination (k = 25), which was simultaneously recorded in the shift register 18 through the first 12 OR element, is read from the output of the shift register 18 through the public key 22 in block 28 of the memory elements. Since S (x) = 0, the error signal is not generated and from the block 28 the information sequence (k = 25) is read into the information receiver 32.

Если S(x)≠0, то анализатор 4 синдрома вырабатывает сигнал «ошибка» (31), который стирает искаженную 25-элементную комбинацию из блока 28 элементов памяти. Для обработки информации (31, 25, 4) кодом адаптивного декодера с помощью сигнала W_п≤10^-4, выдаваемого с АККС 26, распределитель 27 вырабатывает необходимые временные подставки.If S (x) ≠ 0, then the analyzer 4 of the syndrome generates an error signal (31), which erases the distorted 25-element combination from block 28 memory elements. To process information (31, 25, 4) by the adaptive decoder code using a signal W _p ≤10 ^-4 , issued from ACKS 26, the distributor 27 generates the necessary temporary supports.

Если коэффициент ошибок К_ош в канале связи достигает порогового значения W_п≤5·10^-3, то аналогичным образом подключается анализатор 7 синдрома второго типа кода (31, 15, 6) и устройство исправления ошибок, реализованное на регистре 18 сдвига, сумматорах по модулю два (блок 19) и мажоритарном элементе 20 на восемь входов.If the error coefficient _Ksh in the communication channel reaches the threshold value W _p ≤5 · 10 ^-3 , then the analyzer 7 of the second code type syndrome (31, 15, 6) and the error correction device implemented on the shift register 18, adders according to module two (block 19) and a majority element 20 with eight inputs.

Если счетчик ошибок на длине п=31 зафиксировал порог w_п≤2, то после деления на полином g(x)=x¹⁶+x¹⁵+x¹²+x⁷+x⁶+x⁵+x⁴+1 кода (31, 15, 6) в течение 31 такта фиксируется отсутствие ошибок (S(x)=0) и, одновременно, после заполнения регистра 18 сдвига осуществляется исправление ошибок в течение 31 такта при включении обратной связи. Только после этой процедуры кодовая комбинация (k=15) записывается в блок 28 элементов памяти и выдается сигнал, разрешающий ее передачу приемнику 32 информации. Если число ошибок не превысило двух, то исправленная кодовая комбинация после деления ее на полином, независимо от (S(x)≠0), выдается через блок 28 элементов памяти потребителю (приемнику 32 информации).If the error counter at the length n = 31 fixed the threshold w _p ≤2, then after dividing by the polynomial g (x) = x ¹⁶ + x ¹⁵ + x ¹² + x ⁷ + x ⁶ + x ⁵ + x ⁴ + 1 code (31 , 15, 6) during 31 steps the absence of errors is recorded (S (x) = 0) and, at the same time, after filling in shift register 18, errors are corrected for 31 steps when feedback is turned on. Only after this procedure, the code combination (k = 15) is recorded in the block 28 of the memory elements and a signal is issued allowing it to be transmitted to the information receiver 32. If the number of errors did not exceed two, then the corrected code combination after dividing it by a polynomial, regardless of (S (x) ≠ 0), is issued through the block 28 of memory elements to the consumer (information receiver 32).

При работе адаптивного декодера кода (31, 15, 6) в режиме, когда величиныWhen the adaptive code decoder (31, 15, 6) operates in the mode when

W_п≤5·10^-3, w_п≥2 и S(x)≠0, выдается сигнал 31 ошибка, который не разрешает выдачу комбинаций потребителю (приемнику 32 информации) и формируется сигнал «стирание» последней.W _p ≤5 · 10 ^-3 , w _p ≥2 and S (x) ≠ 0, an error signal 31 is issued that does not allow the issuance of combinations to the consumer (information receiver 32) and the “erase” signal is generated last.

Аналогичным образом при W_п≤5·10^-2 подключается декодер 9 третьего типа кода (31, 5, 16), состоящий из анализатора 10 синдрома, регистра 18 сдвига на 31 разряд с сумматорами по модулю два (блок 23) и мажоритарного элемента 24 на 16 входов. При этом, если при W_п≤5·10^-2, w_п≤5 и S(x)≠0, то сигнал ошибка не вырабатывается и кодовая комбинация считывается из блока 28 потребителю, а еслиSimilarly, when W _p ≤5 · 10 ^-2 , a decoder 9 of the third type of code (31, 5, 16) is connected, consisting of a syndrome analyzer 10, a register of shift by 31 bits with adders modulo two (block 23) and the majority element 24 on 16 entrances. Moreover, if for W _p ≤5 · 10 ^-2 , w _p ≤5 and S (x) ≠ 0, then the error signal is not generated and the code combination is read from block 28 to the consumer, and if

W_п≤5·10^-2, w_п>5 и S(x)≠0, то вырабатывается сигнал ошибка, стирающий искаженную кодовую комбинацию.W _p ≤5 · 10 ^-2 , w _p > 5 and S (x) ≠ 0, then an error signal is generated that erases the distorted code combination.

Рассмотрим подробнее алгоритм работы адаптивного декодера кода (31, 5, 16).Let us consider in more detail the adaptive code decoder operation algorithm (31, 5, 16).

Кодовая комбинация кода (31, 5, 16) поступает из канала связи на вход демультиплексора 1 и через элементы коммутации - третий ключ 8 на вход анализатора 10 синдрома третьего типа и одновременно на вход регистра 18 сдвига. При этом 31-элементная кодовая комбинация в течение 31 такта записывается в анализатор 10 синдрома. При записи (сдвигах) осуществляется деление 31-элементной комбинации на образующий полиномThe code combination of the code (31, 5, 16) comes from the communication channel to the input of the demultiplexer 1 and through the switching elements - the third key 8 to the input of the analyzer 10 of the syndrome of the third type and simultaneously to the input of the shift register 18. At the same time, a 31-element code combination is recorded in the analyzer 10 of the syndrome for 31 cycles. When recording (shifts), a division of a 31-element combination into a polynomial is performed

g(x)=х²⁶+х²⁴+х²²+х²¹+х²⁰+х¹⁸+х¹⁷+х¹³+х¹²+х¹¹+х¹⁰+х⁹+х⁶+х⁵+х³+1, в результате которого получается синдром S(x), имеющий значение нуль при отсутствии ошибок в 31-элементной комбинации и не равен нулю в случае наличия хотя бы одной ошибки в указанной комбинации.g (x) = x ²⁶ + x ²⁴ + x ²² + x ²¹ + x ²⁰ + x ¹⁸ + x ¹⁷ + x ¹³ + x ¹² + x ¹¹ + x ¹⁰ + x ⁹ + x ⁶ + x ⁵ + x ³ + 1, which results in S (x) syndrome, which has a value of zero in the absence of errors in the 31-element combination and is not equal to zero if there is at least one error in the specified combination.

При отсутствии ошибок анализатор 10 синдрома не выдает сигнал ошибка 31 и не запрещает выдачу 5-элементной информационной комбинации получателю (приемнику 32 информации) из блока 28 элементов памяти.In the absence of errors, the analyzer 10 of the syndrome does not give a signal error 31 and does not prohibit the issuance of a 5-element information combination to the receiver (information receiver 32) from the block 28 of the memory elements.

Одновременно с записью в анализатор 10 синдрома 31-элементная комбинация записывается в регистр 18 сдвига в течение 31 такта. В это время выход сигнала с мажоритарного элемента 24 закрыт с помощью девятого ключа 25 временной подставкой с распределителя 27 адаптивного декодера. Следующие 31 такт осуществляется пошаговый сдвиг 31-элементной комбинации в регистр 18 сдвига устройства исправления ошибок. При этом мажоритарный элемент 24, реализующий схему разделенных проверок относительно разряда а₀, осуществляет исправление ошибок, то есть определяет значение разрядов а₀, а₁, а₂ … по очереди. Во временной интервал, начиная с 32 такта, выход мажоритарного элемента 24 разблокируется временной подставкой с распределителя 27 с помощью ключа 25, и информационные элементы с а₀ по а₄, то есть 5 разрядов, записываются в ОЗУ. Затем на 31 такте закрывается выход мажоритарного элемента 25, обнуляется регистр 18 сдвига и анализатор 10 (вычислитель) синдрома третьего типа кода.Simultaneously with the recording in the analyzer 10 of the syndrome, the 31-element combination is recorded in the shift register 18 for 31 clock cycles. At this time, the signal output from the majority element 24 is closed with the ninth key 25 by a temporary stand from the distributor 27 of the adaptive decoder. The next 31 clock steps is a stepwise shift of the 31-element combination into the shift register 18 of the error correction device. In this case, the majority element 24, which implements the scheme of divided checks with respect to bit a ₀ , corrects errors, that is, determines the value of the bits a ₀ , a ₁ , and ₂ ... in turn. In the time interval, starting with the 32th beat, the output of the majority element 24 is unlocked by the temporary stand from the distributor 27 using the key 25, and the information elements a ₀ through a ₄ , that is, 5 bits, are recorded in RAM. Then, at step 31, the output of the majority element 25 is closed, the shift register 18 and the analyzer 10 (calculator) of the syndrome of the third type of code are reset.

Счетчик ошибок на длине 31-элементной комбинации начинает счет с момента ввода указанной комбинации в регистр анализатора синдрома и устройства исправления ошибок. При этом, если количество ошибок в комбинации на длине n=31 не превышает пяти (5), то поступает сигнал, разрешающий считывание из блока 28 элементов памяти 5-элементной комбинации получателю (приемнику 32) информации. А если количество стираний на длине n=31 превышает значение пять (5), то счетчик ошибок разрешает с помощью ключа 14 выдачу сигнала «ошибка», поступающего из анализатора 10 синдрома третьего типа (S(x)≠0) для формирования сигнала стирание 5-элементной комбинации из блока 28 элементов памяти.An error counter along the length of the 31-element combination starts counting from the moment the specified combination is entered into the register of the syndrome analyzer and error correction device. Moreover, if the number of errors in the combination for a length n = 31 does not exceed five (5), then a signal is received that permits the information to be read from the block 28 of the memory elements of the 5-element combination to the receiver (receiver 32). And if the number of erasures over a length n = 31 exceeds five (5), then the error counter allows using key 14 to issue an “error” signal from analyzer 10 of the third type syndrome (S (x) ≠ 0) to generate the erase 5 signal -element combination of block 28 memory elements.

Таким образом, в зависимости от количества ошибок, фиксируемых счетчиком на длине 31 такта, происходит адаптация режимов исправления и обнаружения ошибок к состоянию канала связи. При этом за счет введения анализаторов синдрома и устройства исправления ошибок (регистра сдвига 18, сумматоров по модулю два 19 и 23, мажоритарных элементов 20 и 24) мажоритарным способом реализуются все возможности кода (31, 5, 16) по обнаружению ошибок.Thus, depending on the number of errors fixed by the counter over a 31-beat cycle, the correction and error detection modes are adapted to the state of the communication channel. In this case, due to the introduction of syndrome analyzers and error correction devices (shift register 18, adders modulo two 19 and 23, majority elements 20 and 24), all the code detection capabilities (31, 5, 16) are realized in a majority way.

На основании вышеизложенного алгоритма работы адаптивного декодера были определены с использованием известных методов его вероятностные характеристики.Based on the foregoing algorithm of the adaptive decoder, its probabilistic characteristics were determined using known methods.

Коды (31, 15, 6), (31, 5, 16), (31, 25, 4), при использовании их на каналах связи с коэффициентом ошибок К_ош=5·10^-2÷10^-4, обеспечивают вероятность необнаруженной ошибки Р_но в пределах 5·10^-10÷ 3·10^-11, а вероятность неисправленной ошибки Р_ош.ад на длине n=31 такт в пределах 4·10^-3÷3·10^-4 (1-Р_но=0,996÷0,9997).Codes (31, 15, 6), (31, 5, 16), (31, 25, 4), when used on communication channels with an error coefficient K _OS = 5 · 10 ^-2 ÷ 10 ^-4 , provide the probability of undetected errors P _but within 5 · 10 ^-10 ÷ 3 · 10 ^-11 , and the probability of an uncorrected error P _er.ad for a length n = 31 cycles within 4 · 10 ^-3 ÷ 3 · 10 ^-4 (1-Р _but = 0.996 ÷ 0.9997).

При введении режимов адаптивного декодирования и выбранных порогах адаптации w_п≤5 для кода (31, 5, 16) и р=5·10^-2 было получено значение вероятности Р_но=1,4·10^-5, а Р_ош.ад≈6·10^-8.With the introduction of adaptive decoding modes and the selected adaptation thresholds w _p ≤5 for the code (31, 5, 16) and p = 5 · 10 ^-2 , the probability value P _but = 1.4 · 10 ^-5 was obtained, and P _er.ad ≈6 · 10 ^-8 .

Для кода (31, 15, 6) при р=10^-3 и w_п≤3 получены значения вероятностей Р_но=1,8·10^-5, а Р_ош.ад≈9,2·10^-9.For the code (31, 15, 6) at p = 10 ^-3 and w _p ≤3, the probabilities P _but = 1.8 · 10 ^-5 were obtained, and P _er.ad ≈ 9.2 · 10 ^-9 .

Для кода (31, 25, 4) при р=10^-4 получены значения вероятностей Р_но=3·10^-4, а Р_ош.ад≈3·10^-11.For the code (31, 25, 4) at p = 10 ^-4 , the probabilities P _but = 3 · 10 ^-4 were obtained, and P _er.ad ≈3 · 10 ^-11 .

Результаты расчетов показали, что полученные значения вероятностей являются достаточными для устойчивой работы устройств асинхронного ввода (вывода) информации в смысле защиты от ошибок команд согласования скоростей и сведения к практическому минимуму сбоя фазы в широком диапазоне ошибок в канале связи.The calculation results showed that the obtained values of the probabilities are sufficient for the stable operation of devices for asynchronous input (output) of information in the sense of protecting against errors in speed matching commands and minimizing the phase failure in a wide range of errors in the communication channel.

Источники информацииInformation sources

1. Колесник В.Д., Мирончиков Е.Г. Декодирование циклических кодов. - М.: Связь, 1968.1. Kolesnik V.D., Mironchikov E.G. Decoding of cyclic codes. - M .: Communication, 1968.

2. Элементы теории передачи дискретной информации. Под редакцией Л.П.Пуртова. - М.: Связь, 1972.2. Elements of the theory of transmission of discrete information. Edited by L.P. Purtov. - M.: Communication, 1972.

3. SU, авторское свидетельство №563717, кл. Н03К 13/32, 1975 (прототип).3. SU, copyright certificate No. 563717, cl. H03K 13/32, 1975 (prototype).

Claims

An adaptive decoder containing the first OR element in series and a shift register, the first group of outputs of which is connected to the inputs of the first block of adders modulo two, the outputs of which are connected to the inputs of the first majority element, and also containing the first, second, third, fourth, fifth, sixth and a seventh key, characterized in that a demultiplexer, a serial decoder of a first type of code and an analyzer of a syndrome of a first type of code, a series-connected decoder of a second type are inserted into it ode and analyzer of the second type of code syndrome, sequentially connected decoder of the third type of code and analyzer of the third type of code syndrome, control unit for decoder operation modes, erase counter, second OR element, eighth and ninth keys, communication channel quality analyzer (ACCS), adaptive decoder distributor , a block of memory elements and a channel quality decoder (DCC), while the first, second and third outputs of the demultiplexer are connected to the inputs of the first, second and third keys, respectively, and the outputs of the first, second and third of the keys are connected to the inputs of the decoder of the first type of code, the decoder of the second type of code and the decoder of the third type of code, the first, second, third and fourth control outputs of the control unit for operating modes of the decoders are connected respectively to the control inputs of the demultiplexer, the first, second and third keys, and the outputs the first, second and third keys are connected respectively to the first, second and third inputs of the first OR element, the output of the analyzer of the second type code syndrome is connected to the first input of the fourth key, second the input of which is connected to the first output of the erase counter, the second output of which is connected to the first input of the fifth key, the second input of which is connected to the output of the analyzer of the syndrome of the third code type, the output of the analyzer of the syndrome of the first code type is connected to the input of the sixth key, the outputs of the fourth, fifth and sixth keys are connected respectively to the first, second and third inputs of the second OR element, the output of the first majority element is connected to the input of the seventh key, the second group of outputs of the shift register is connected to the input m of the second block of adders modulo two, the outputs of which are connected to the inputs of the second majority element, the output of which is connected to the input of the ninth key, the output of the shift register is connected to the input of the eighth key, the outputs of the seventh, eighth and ninth keys are connected respectively to the first, second and third inputs block of memory elements, the output of which is connected to the information receiver, the first ACCS output is connected to the first control input of the control unit of the decoder operating modes, with the control inputs of the sixth and eighth and with the first control input of the adaptive decoder distributor, the second ACCS output is connected to the second control input of the decoder operating mode control unit, with the control inputs of the fourth and ninth keys and with the second control input of the adaptive decoder distributor, the third ACCS output is connected to the third control input of the control unit modes of operation of the decoders, with the control inputs of the fifth and seventh keys and with the third control input of the distributor of the adaptive decoder, the first and second outputs of the DCC are connected to the inputs of the erasure counter and ACCS, respectively, which receives information about the error stream from the communication channel from the DCC, the output of the second OR element is connected to the control input of the memory element block, and the first, second and third outputs of the adaptive decoder distributor are connected to the control inputs of the decoder, respectively the first type of code, the decoder of the second type of code and the decoder of the third type of code, while the input of the demultiplexer is the input of the adaptive decoder, the output of which is the output of the block of memory elements.