RU2255340C1 - Device for measuring accelerations - Google Patents
Device for measuring accelerations Download PDFInfo
- Publication number
- RU2255340C1 RU2255340C1 RU2004106142/28A RU2004106142A RU2255340C1 RU 2255340 C1 RU2255340 C1 RU 2255340C1 RU 2004106142/28 A RU2004106142/28 A RU 2004106142/28A RU 2004106142 A RU2004106142 A RU 2004106142A RU 2255340 C1 RU2255340 C1 RU 2255340C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- pair
- inputs
- input
- circuits
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Description
Устройство предназначено для применения в качестве элемента в системах стабилизации, наведения и навигации. Изобретение может найти применение в приборах измерения механических величин компенсационного типа.The device is intended for use as an element in stabilization, guidance and navigation systems. The invention may find application in devices for measuring mechanical values of the compensation type.
Известно устройство для измерения ускорений (патент РФ №2098833, МПК6 G 01 P 15/13, опубл. 10.12.97), содержащее чувствительный элемент, включающий в себя два неподвижных электрода и подвижную пластину, три усилителя, два резистора, при этом выход первого усилителя подключен к первому резистору, а вход второго усилителя соединен со вторым резистором и является выходом устройства. Для повышения помехоустойчивости при воздействии электрических помех в него введен источник опорного напряжения, генератор электрического сигнала, две транзисторные пары, три резистора, два конденсатора, позволяющих за счет охвата усилителей отрицательной обратной связью, осуществить компенсацию электрических помех.A device for measuring accelerations is known (RF patent No. 2098833, IPC 6 G 01 P 15/13, publ. 10.12.97) containing a sensing element including two stationary electrodes and a movable plate, three amplifiers, two resistors, and the output the first amplifier is connected to the first resistor, and the input of the second amplifier is connected to the second resistor and is the output of the device. To increase the noise immunity under the influence of electrical noise, a reference voltage source, an electric signal generator, two transistor pairs, three resistors, two capacitors are introduced into it, which make it possible to compensate for electrical noise due to the coverage of amplifiers with negative feedback.
Недостатком данного устройства является низкая точность измерения, так как выбор коэффициента усиления в жесткой отрицательной обратной связи ограничен условием устойчивости системы.The disadvantage of this device is the low accuracy of the measurement, since the choice of gain in hard negative feedback is limited by the condition of stability of the system.
Наиболее близким по техническому решению является устройство (RU 2189046 С1, МПК7 G 01 P 15/13, опубл. 10.09.2002, Бюл. N 25), содержащее чувствительный элемент, датчик угла, усилитель и датчик моментов, включенный в обратную связь, два параллельных канала, один аналоговый, с выхода усилителя на один из входов датчика моментов через последовательно включенные первый логический элемент, схему исключающее "ИЛИ", первый прецизионный релейный элемент, сглаживающий фильтр, суммирующий элемент, сопряженный фильтр верхних частот, первый преобразователь напряжение - ток, другой, цифровой, с выхода усилителя на другой вход датчика моментов через последовательно включенные первый логический элемент, схему исключающее "ИЛИ", первый прецизионный релейный элемент, сглаживающий фильтр, суммирующий элемент, сопряженный фильтр нижних частот, релейный элемент, ждущие синхронные генераторы, RS-триггер, прецизионный релейный элемент, преобразователь напряжение - ток, итоговый регистр, схемы совпадения, реверсивный двоичный счетчик.The closest in technical solution is the device (RU 2189046 C1, IPC 7 G 01 P 15/13, publ. 09/10/2002, Bull. N 25), containing a sensing element, an angle sensor, an amplifier and a torque sensor included in the feedback, two parallel channels, one analog, from the amplifier output to one of the moment sensor inputs through a first logic element sequentially connected, an OR circuit excluding, first precision relay element, smoothing filter, summing element, coupled high-pass filter, first voltage converter - current, another, digital, from the amplifier output to another input of the moment sensor through the first logic element sequentially connected, the circuit excluding "OR", the first precision relay element, a smoothing filter, a summing element, a conjugated low-pass filter, a relay element, waiting for synchronous generators , RS-flip-flop, precision relay element, voltage-current converter, total register, matching circuit, reversible binary counter.
Существенным недостатком подобного устройства является невысокая точность измерения, вызванная дискретным характером выдачи информации о действующем ускорении в виде цифрового кода с итогового регистра.A significant drawback of such a device is the low measurement accuracy caused by the discrete nature of the output of information about the current acceleration in the form of a digital code from the final register.
Задачей предложенного технического решения является повышение точности измерения ускорения.The objective of the proposed technical solution is to increase the accuracy of measuring acceleration.
Поставленная цель достигается тем, что в устройство, содержащее чувствительный элемент, датчик угла, усилитель и датчик моментов, включенное в отрицательную обратную связь, введены два канала в цепь отрицательной обратной связи, один аналоговый канал введен с выхода усилителя на один из входов датчика моментов через последовательно соединенные первый логический элемент, первую схему исключающее "ИЛИ", другой вход который соединен с генератором опорного напряжения через второй логический элемент, первый прецизионный релейный элемент, сглаживающий фильтр, сопряженный фильтр верхних частот, первый преобразователь напряжение - ток, первый суммирующий элемент. Другой канал, цифровой, введен с выхода усилителя на другой вход датчика моментов через последовательно соединенные первый логический элемент, первую схему исключающее "ИЛИ", первый прецизионный релейный элемент, сглаживающий фильтр, сопряженный фильтр нижних частот, второй суммирующий элемент, второй релейный элемент, два выхода которого соединены с входами двух ждущих синхронных генераторов, триггер знака отклонения, первую пару схем исключающее "ИЛИ", первую пару схем логического умножения "И", первый реверсивный двоичный счетчик, один из выходов которого соединен с итоговым регистром, другой выход первого реверсивного двоичного счетчика через первый элемент задержки и схему собирания соединен с входом R “сброс нуля” первого реверсивного двоичного счетчика и выход первого реверсивного двоичного счетчика через вторую пару схем логического умножения "И" и триггер соединен с входами первой пары схем исключающее "ИЛИ", другой выход триггера соединен с другим входом итогового регистра, выход триггера знака отклонения соединен с входами второй пары схем логического умножения "И", выход итогового регистра соединен последовательно по информационным входам: с первым двоичным умножителем, пятой парой схем логического умножения "И", первой парой схем собирания, вторым реверсивным двоичным счетчиком, счетчиком текущей информации, триггером обратной связи, второй схемой исключающее "ИЛИ", вторым прецизионным релейным элементом, вторым преобразователем напряжение - ток, выход которого соединен с одним из входов датчика моментов, причем один из выходов второго реверсивного двоичного счетчика соединен с входом “R” второго реверсивного двоичного счетчика через второй элемент задержки, другой выход второго реверсивного двоичного счетчика соединен со вторыми входами первой пары схемы собирания, через третью пару схем логического умножения "И", триггер знака второго реверсивного двоичного счетчика, четвертую пару схем логического умножения "И", вторые входы третьей пары схем логического умножения "И" соединены с выходом итогового регистра, вторые входы пятой пары схем логического умножения "И" соединены с выходами второй пары схем исключающее "ИЛИ", входы которой соединены с выходами итогового регистра и триггера знака второго реверсивного двоичного счетчика, другие входы четвертой пары схем логического умножения "И" соединены с выходом второго двоичного умножителя, вход которого соединен с выходом второго реверсивного двоичного счетчика, вход второй схемы исключающее "ИЛИ" соединен с выходом триггера знака второго реверсивного двоичного счетчика, выход счетчика интервала преобразования соединен с входом счетчика текущей информации и триггером обратной связи, входы второго суммирующего элемента, ждущих синхронных генераторов, первой пары схем логического умножения "И", итогового регистра, первого и второго двоичного умножителя, счетчика текущей информации и счетчика интервала преобразования, схемы собирания соединены с устройством распределения синхроимпульсов, вход которого соединен с генератором пилообразного напряжения, а выход генератора несущей частоты соединен с входом датчика угла, выход которого соединен с усилителем, причем выход со второго реверсивного двоичного счетчика является выходом устройства с непрерывным цифровым кодом, пропорциональным действующему ускорению.This goal is achieved by the fact that in the device containing the sensing element, the angle sensor, the amplifier and the moment sensor included in the negative feedback, two channels are introduced into the negative feedback circuit, one analog channel is introduced from the amplifier output to one of the moment sensor inputs through connected in series with the first logic element, the first circuit exclusive "OR", another input which is connected to the reference voltage generator through the second logic element, the first precision relay element, with lazhivayuschy filter coupled high pass filter, a first inverter voltage - current, a first summing element. Another channel, digital, is introduced from the amplifier output to another input of the moment sensor through a first logic element connected in series, the first circuit excluding "OR", the first precision relay element, a smoothing filter, a coupled low-pass filter, a second summing element, a second relay element, two whose outputs are connected to the inputs of two waiting synchronous generators, a deviation sign trigger, the first pair of circuits excluding "OR", the first pair of logical multiplication circuits "AND", the first reversible binary counter, od n from the outputs of which is connected to the final register, the other output of the first reversible binary counter through the first delay element and the collection circuit is connected to the input R “reset zero” of the first reversible binary counter and the output of the first reversible binary counter through the second pair of logical multiplication circuits “AND” and the trigger is connected to the inputs of the first pair of circuits with an exclusive "OR", the other output of the trigger is connected to another input of the final register, the output of the trigger of the deviation sign is connected to the inputs of the second pair of circuits "I", the output of the final register is connected in series via information inputs: with the first binary multiplier, the fifth pair of logical multiplication circuits "AND", the first pair of collection circuits, the second reversible binary counter, the current information counter, the feedback trigger, the second circuit exclusive OR ", the second precision relay element, the second voltage-current converter, the output of which is connected to one of the inputs of the moment sensor, and one of the outputs of the second reversible binary counter is connected to the input R ”of the second reverse binary counter through the second delay element, the other output of the second reverse binary counter is connected to the second inputs of the first pair of collecting circuits, through the third pair of logical multiplication circuits“ AND ”, the sign trigger of the second reverse binary counter, the fourth pair of logical multiplication circuits“ AND ", the second inputs of the third pair of logical multiplication circuits" AND "are connected to the output of the final register, the second inputs of the fifth pair of logical multiplication circuits" AND "are connected to the outputs of the second pair of circuits exclusive" OR ", the inputs of which are connected to the outputs of the final register and the sign trigger of the second reversible binary counter, the other inputs of the fourth pair of logical multiplication circuits" AND "are connected to the output of the second binary multiplier, the input of which is connected to the output of the second reverse binary counter, the input of the second circuit exclusive" OR "connected to the output of the sign trigger of the second reversible binary counter, the output of the counter of the conversion interval is connected to the input of the current information counter and the feedback trigger, the inputs of the second a latency element, waiting for synchronous generators, the first pair of AND logic circuits, the final register, the first and second binary multipliers, the current information counter and the conversion interval counter, the collection circuits are connected to a clock distribution device, the input of which is connected to a sawtooth voltage generator, and the output of the carrier frequency generator is connected to the input of the angle sensor, the output of which is connected to the amplifier, and the output from the second reversible binary counter is the output of the device Features with a continuous digital code proportional to the current acceleration.
Введение двух каналов в отрицательную обратную связь - аналогового для стабилизации переходного процесса и цифрового канала съема цифрового кода с непрерывной цифровой фильтрацией выходной информации позволило создать устройство с выдачей текущей информации не в дискретные промежутки времени (как для прототипа), а непрерывно, тем самым повысив точность.The introduction of two channels into negative feedback - an analog one for stabilizing the transient process and a digital channel for digital code acquisition with continuous digital filtering of the output information, made it possible to create a device with the output of current information not at discrete time intervals (as for the prototype), but continuously, thereby increasing accuracy .
На чертеже изображена функциональная схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.
Устройство для измерения ускорений содержит чувствительный элемент 1, угловое положение которого фиксирует датчик угла 2. Обмотка возбуждения датчика угла 2 соединена с выходом генератора опорного напряжения 3. Выходная обмотка датчика угла 2 соединена с усилителем переменного тока со стабильным коэффициентом передачи 4, выход которого соединен с входом первого логического элемента 5. Вход второго логического элемента 6 соединен с выходом генератора опорного напряжения 3, а выход 6 соединен с одним из входов первой схемы исключающее "ИЛИ" 7, другой вход схемы исключающее "ИЛИ" 7 соединен с выходом первого логического элемента 5. Вход первого прецизионного релейного элемента 8 соединен с выходом схемы исключающее "ИЛИ" 7, а выход первого прецизионного релейного элемента 8 соединен с входом сглаживающего фильтра 9. Один из выходов сглаживающего фильтра 9 соединен с входом сопряженного фильтра верхних частот 10, выход которого через первый преобразователь напряжение - ток 11 соединен с входом первого суммирующего элемента 12. Выход первого суммирующего элемента 12 соединен с одним из входов (токовой обмоткой) датчика моментов 13. Другой выход сглаживающего фильтра 9 соединен с входом сопряженного фильтра нижних частот 14. Генератор пилообразного напряжения 15 через устройство распределения синхроимпульсов 16 соединен с одним из входов второго суммирующего элемента 17(U), второй вход которого соединен с выходом сопряженного фильтра нижних частот 14, а выход второго суммирующего элемента 17 соединен с входом релейного элемента 18. Выходы релейного элемента 18 соединены с входами ждущих синхронных генераторов 19 и 20, другие входы 19 и 20 соединены с выходами устройства распределения синхроимпульсов 16(U0). Ждущие синхронные генераторы 19 и 20 соединены с входами триггера знака отклонения 21, выходы которого соединены с входами первой пары схем исключающее "ИЛИ" 22 и 23. Выходы схем 22 и 23 соединены с входами первой пары схем логического умножения "И" 24, 25. Выходы 24 и 25 соединены с суммирующим и вычитающим входами первого реверсивного двоичного счетчика 26, один из выходов которого через первый элемент задержки 27 и схему собирания 28 соединен с входом R - “сброс нуля” первого реверсивного двоичного счетчика 26. Выход первого реверсивного двоичного счетчика 26 соединен с входами второй пары схем логического умножения "И" 29 и 30, выходы которых через триггер 31 соединены с одним из входов итогового регистра 32 и с входами первой пары схем исключающее "ИЛИ" 22 и 23. Выход триггера знака отклонения 21 соединен с входами второй пары схем логического схем умножения "И" 29 и 30. Другие входы первой пары схем логического умножения "И" 24, 25 и схемы собирания 28 соединены с выходами устройства распределения синхроимпульсов 16 (U3, U2). Выход первого двоичного реверсивного счетчика 26 соединен с входом итогового регистра 32, другой вход 32 соединен с устройством распределения синхроимпульсов 16(U1). Выход итогового регистра 32 соединен с входом первого двоичного умножителя 33 и с входами третьей пары схем логического умножения схем "И" 34 и 35, выходы которых соединены с входами R и S триггера знака второго реверсивного счетчика 36. Выход 36 соединен с входами четвертой пары схем логического умножения "И" 37 и 38. Выход триггера знака второго реверсивного счетчика 36 соединен также с одними из входов второй пары схем исключающее "ИЛИ" 39 и 40. Входы 39 и 40 соединены также с одним из выходов итогового регистра 32. Входы пятой пары схем логического умножения "И" 41 и 42 соединены с выходами второй пары схем исключающее "ИЛИ" 39 и 40 и с выходом первого двоичного умножителя 33, один из входов первого двоичного умножителя 33 соединен с устройством распределения синхроимпульсов 16(U4). Выходы триггера знака второго реверсивного счетчика 36 через схемы четвертой пары схем логического умножения "И" 37 и 38 соединены с одними из входов первой пары схем собирания 43 и 44, другие входы 43 и 44 соединены с выходами пятой пары схем "И" 41 и 42. Выходы первой пары схем собирания 43 и 44 соединены с суммирующим и вычитающим входами второго реверсивного двоичного счетчика 45, один из выходов которого через второй элемент задержки 46 соединен с входом “сброс нуля” второго реверсивного двоичного счетчика 45. Один из выходов 45 соединен с входами четвертой пары схем "И" 34 и 35.The device for measuring accelerations contains a sensing element 1, the angular position of which is fixed by the angle sensor 2. The field winding of the angle sensor 2 is connected to the output of the reference voltage generator 3. The output winding of the angle sensor 2 is connected to an AC amplifier with a stable transmission coefficient 4, the output of which is connected to the input of the first logical element 5. The input of the second logical element 6 is connected to the output of the reference voltage generator 3, and the output 6 is connected to one of the inputs of the first circuit exclusive "OR" 7, the other input of the exclusive "OR" circuit 7 is connected to the output of the first logic element 5. The input of the first precision relay element 8 is connected to the output of the exclusive "OR" 7 circuit, and the output of the first precision relay element 8 is connected to the input of the smoothing filter 9. One of the outputs of the smoothing the filter 9 is connected to the input of the conjugated high-pass filter 10, the output of which through the first voltage-current converter 11 is connected to the input of the first summing element 12. The output of the first summing element 12 is connected to one of odov (current winding) of the moment sensor 13. The other output of the smoothing filter 9 is connected to the input of the conjugated low-pass filter 14. The sawtooth voltage generator 15 is connected through the clock distribution device 16 to one of the inputs of the second summing element 17 (U), the second input of which is connected to the output of the conjugated low-pass filter 14, and the output of the second summing element 17 is connected to the input of the relay element 18. The outputs of the relay element 18 are connected to the inputs of the waiting synchronous generators 19 and 20, other inputs 19 and 20 are connected to the outputs of the clock distribution device 16 (U 0 ). Waiting synchronous generators 19 and 20 are connected to the inputs of the trigger of the deviation sign 21, the outputs of which are connected to the inputs of the first pair of circuits exclusive "OR" 22 and 23. The outputs of the circuits 22 and 23 are connected to the inputs of the first pair of logical multiplication circuits "AND" 24, 25. The outputs 24 and 25 are connected to the summing and subtracting inputs of the first reversible binary counter 26, one of the outputs of which through the first delay element 27 and the collection circuit 28 is connected to the input R - “reset zero” of the first reversible binary counter 26. The output of the first reversible binary counter 26 is connected to the inputs of the second pair of logical multiplication circuits “AND” 29 and 30, the outputs of which through trigger 31 are connected to one of the inputs of the final register 32 and to the inputs of the first pair of circuits exclusive “OR” 22 and 23. The output of the trigger of the deviation sign 21 is connected with the inputs of the second pair of AND circuits of logic multiplication circuits 29 and 30. Other inputs of the first pair of AND logic circuits 24, 25 and collection circuits 28 are connected to the outputs of the clock distribution device 16 (U 3 , U 2 ). The output of the first binary reversible counter 26 is connected to the input of the final register 32, the other input 32 is connected to the clock distribution device 16 (U 1 ). The output of the final register 32 is connected to the input of the first binary multiplier 33 and to the inputs of the third pair of logical multiplication circuits of the AND circuits 34 and 35, the outputs of which are connected to the inputs R and S of the sign trigger of the second reversible counter 36. The output 36 is connected to the inputs of the fourth pair of circuits logical multiplication "And" 37 and 38. The output of the sign trigger of the second reversible counter 36 is also connected to one of the inputs of the second pair of circuits exclusive "OR" 39 and 40. The inputs 39 and 40 are also connected to one of the outputs of the final register 32. The inputs of the fifth pair logic circuits multiplied The “AND” 41 and 42 are connected to the outputs of the second pair of exclusive XOR circuits 39 and 40 and to the output of the first binary multiplier 33, one of the inputs of the first binary multiplier 33 is connected to the clock distribution device 16 (U 4 ). The outputs of the sign trigger of the second reversible counter 36 through the circuits of the fourth pair of logical multiplication circuits “And” 37 and 38 are connected to one of the inputs of the first pair of circuits 43 and 44, the other inputs 43 and 44 are connected to the outputs of the fifth pair of circuits “And” 41 and 42 The outputs of the first pair of collecting circuits 43 and 44 are connected to the summing and subtracting inputs of the second reversible binary counter 45, one of the outputs of which through the second delay element 46 is connected to the input “reset zero” of the second reversible binary counter 45. One of the outputs 45 is connected to the inputs thursday grated pair of circuits "And" 34 and 35.
Выход второго реверсивного двоичного счетчика 45 соединен с входами второго элемента задержки 46, второго двоичного умножителя 47, так и с входом счетчика текущей информации 48. Выход второго элемента задержки 46 соединен с одним из входов второго реверсивного двоичного счетчика 45, а выход второго двоичного умножителя 47 соединен с входами четвертой пары схем "И" 37 и 38. Выход устройства распределения синхроимпульсов 16 соединен с входами 47(U5), 48(U6) и счетчиком интервала преобразования 49(U6). Выход счетчика интервала преобразования 49 соединен с S входом триггера обратной связи 50 и с входом 48. Вход триггера 50 “R” соединен с выходом счетчика текущей информации 48. Выходы 50 и 36 соединены с входом второй схемы исключающее "ИЛИ" 51, выход которой соединен с входом второго прецизионного релейного элемента 52. Датчик моментов 13 соединен с выходом прецизионного релейного элемента 52 через второй преобразователь напряжение - ток 53.The output of the second reversible binary counter 45 is connected to the inputs of the second delay element 46, the second binary multiplier 47, and to the input of the current information counter 48. The output of the second delay element 46 is connected to one of the inputs of the second reversible binary counter 45, and the output of the second binary multiplier 47 connected to the inputs of the fourth pair of circuits "And" 37 and 38. The output of the clock distribution device 16 is connected to the inputs 47 (U 5 ), 48 (U 6 ) and the counter of the conversion interval 49 (U 6 ). The output of the counter of the conversion interval 49 is connected to the S input of the feedback trigger 50 and to the input 48. The input of the trigger 50 “R” is connected to the output of the current information counter 48. The outputs 50 and 36 are connected to the input of the second circuit except “OR” 51, the output of which is connected with the input of the second precision relay element 52. The torque sensor 13 is connected to the output of the precision relay element 52 through a second voltage-current converter 53.
Внутреннее содержание блоков, реализующих устройство для измерения ускорения, описаны в книгах: Майоров С.А., Новиков Г.И. Принцип организации цифровых машин. Л.: Машиностроение, 1974, 432 с.; Хоровиц П., Хилл У. Искусство схемотехники. М.: Мир, т.1-3, 1993.The internal contents of the blocks that implement the device for measuring acceleration are described in the books: Mayorov SA, Novikov GI The principle of organization of digital machines. L .: Mechanical engineering, 1974, 432 p .; Horowitz P., Hill W. Art of circuitry. M.: Mir, t.1-3, 1993.
Работа предлагаемого устройства осуществляется следующим образом. Отклонение чувствительного элемента 1, вызванное действием ускорения (W), фиксируется датчиком угла 2, обмотка возбуждения которого соединена с генератором опорного напряжения 3. Выходной сигнал с датчика угла 2 усиливается усилителем переменного тока со стабильным коэффициентом передачи 4. С выхода первого логического элемента 5 сигнал с усилителя 4 представляется в виде сигнала прямоугольной формы с частотой генератора опорного напряжения 3. Для выделения фазы отклонения чувствительного элемента 1 в схеме предусмотрен второй логический элемент 6, на вход которого подается сигнал с генератора опорного напряжения 3. На выходе второго логического элемента 6 будет сигнал, аналогичный по форме сигналу с первого логического элемента 5. Выходные сигналы с 5 и 6, сдвинутые по фазе, поступают на соответствующие входы первой схемы исключающее "ИЛИ" 7 (схема сложения по модулю “2”), осуществляющей операцию логического сложения. Если сигналы с логических элементов 5 и 6 имеют нулевой фазовый сдвиг, то на выходе схемы 7 имеем логический “0”, если же сигналы с 5 и 6 имеют фазовый сдвиг, отличный от нуля, то на выходе 7 имеем логическую единицу “1”. По форме сигнал с выхода схемы 7 имеет аналогичную форму сигналов с выходов 5 и 6. Сигнал с выхода 7 поступает на вход первого прецизионного релейного элемента 8, переключение которого происходит на несущей частоте генератора 3, и осуществляется фиксация сигнала с выхода 7. Сглаживающий фильтр 9 выделяет уровень сигнала с выхода 8 в соответствии с фазой отклонения чувствительного элемента 1. Сопряженный фильтр верхних частот 10, включенный в аналоговый канал для формирования заданного переходного процесса, соединен с сглаживающим фильтром 9. Так как входом для датчика моментов 13 является ток, то с выхода сопряженного фильтра верхних частот 10 на вход 13 включены последовательно первый преобразователь напряжение - ток 11 и первый суммирующий элемент 12. Элементы 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 образуют аналоговый канал в цепи отрицательной обратной связи, осуществляющей стабилизацию переходного процесса в устройстве для измерения ускорений. Сглаженный сигнал в виде уровня с выхода 9 поступает на вход сопряженного фильтра нижних частот 14. На вход второго суммирующего элемента 17 поступают сигналы с выхода сопряженного фильтра нижних частот 14 и с генератора пилообразного напряжения 15 через устройство распределения синхроимпульсов 16 (U). На выходе второго суммирующего элемента 17 имеем сигнал в виде пилообразного напряжения, смещенного по уровню в зависимости от фазы отклонения чувствительного элемента 1. Второй прецизионный релейный элемент 18, включенный на выход 17, срабатывает по знаку сигнала с выхода второго суммирующего элемента 17 и сигнал в виде ШИМ (широтно-импульсная модуляция) поступает на входы ждущих синхронных генераторов 19 и 20, которые взводятся от прецизионного релейного элемента 18 и вырабатывают короткие, длительностью, определяемой частотой привязки U0 схемы распределения синхроимпульсов 16, импульсы, частота которых определяется частотой переключения 18. В зависимости от фазы отклонения чувствительного элемента 1 на RS-триггер (триггер знака отклонения) 21 подается импульс с ждущего синхронного генератора 19 либо с ждущего синхронного генератора 20. Если фаза отклонения чувствительного элемента 1 - “0”, то на одном из выходов триггера знака 21 имеем логический “0”, а на инверсном выходе триггера знака 21 логическую “1”. Сигналы с выхода 21 поступают как на входы первой пары схем логического "ИЛИ" 22 и 23, так и на входы второй пары схем логического умножения "И" 29 и 30. Если информация на выходе первого реверсивного двоичного счетчика 26 (равная разности числа “положительных” и “отрицательных” импульсов) отрицательна, то с одного из выходов 26 импульсы поступают на соответствующие входы второй пары схем "И" 29 и 30 и на вход “R” счетчика 26 через первый элемент задержки 27 и первую схему собирания 28. При этом на входе “R” счетчика 26 будет происходить “сброс нуля” по сигналу (U2) со схемы синхронизации 16, поданному на один из входов первой схемы собирания 28. На выходах второй пары схем логического умножения 29 и 30 при логическом перемножении сигналов с 21 и 26, имеем при нулевой фазе отклонения чувствительного элемента 1 логическую “1” со схемы 30 и логический “0” со схемы 29. Выходные сигналы со схем 30 и 29 поступают соответственно на S и R входы триггера 31, выходной сигнал (знак разряда) которого поступает на входы первой пары схем исключающее "ИЛИ" 22 и 23, а также на вход итогового регистра 32. В результате логического сложения по модулю “2” схемами исключающее "ИЛИ" 22 и 23 сигналов со схем 21 и 31 на выходе будем иметь в зависимости от фазы отклонения чувствительного элемента 1 логический “0” либо логическую “1”. Выходные сигналы с 22 и 23 подаются на входы первой пары схем "И" 24 и 25, на другие входы 24 и 25 подаются импульсы U3 (импульсы счета) от устройства распределения синхроимпульсов 16. В зависимости от состояния схем 22 и 23 эти импульсы будут подаваться либо на суммирующий, либо на вычитающий входы первого реверсивного двоичного счетчика 26. По окончании периода колебаний чувствительного элемента 1 информация из счетчика 26 (равная разности “положительных” и “отрицательных” импульсов) по сигналу импульса записи U1 со схемы синхронизации 16 переписывается в итоговый регистр 32 в соответствии со знаком разряда с триггера 31. Цифровой код с итогового регистра 32 поступает на вход первого двоичного умножителя 33 с тактовой частотой U1 со схемы синхронизации 16. На другой вход первого двоичного умножителя 33 поступают импульсы счета U4 со схемы 16. Импульс “0”, характеризующий знаковый разряд цифрового кода, с выхода 32 и импульс “1”, характеризующий инверсное значение знакового разряда цифрового кода, с выхода 32 подаются на выходы третьей пары схем "И" 34 и 35, на другие входы которой подаются импульсы с выхода второго реверсивного счетчика 45, и схемы 34 и 35 осуществляют операцию логического умножения над сигналами с выходов 45 и 32. На входы R или S триггера знака второго реверсивного двоичного счетчика 36 подаются импульсы либо с 34, либо с 35 в зависимости от фазы отклонения чувствительного элемента 1. С прямого выхода триггера знака 36 сигнал подается на схемы второй пары исключающее "ИЛИ" 39 и 40 и на один из входов третьей пары схемы логического умножения 37. Инверсный выход 36 соединен с входом третьей пары схемы логического умножения 38. На другие входы второй пары схемы исключающее "ИЛИ" 39 и 40 подаются сигналы, характеризующие знак разряда (“0” либо “1”) цифрового кода, с итогового регистра 32. Код знака с 32 подается на вход 39 и инверсный код на вход 40. В зависимости от состояния триггера знака 36 импульсы подаются на вход схем умножения 41 либо 42, на другие выходы схем 41 и 42 подаются импульсы с выхода первого двоичного умножителя 33. Импульс с 41 либо с 42 в зависимости от состояния первого двоичного умножителя 33 подается на входы пары схем собирания 43 либо 44. На другие входы пары схем собирания 43 и 44 подаются импульсы со схем 37 и 38, управление которыми осуществляется триггером 36 и вторым реверсивным двоичным умножителем 47. В зависимости от состояния схем собирания 43 и 44 импульсы будут подаваться либо на суммирующий, либо на вычитающий вход второго реверсивного счетчика 45, один из выходов которого через второй элемент задержки 46 подается на вход “сброс нуля” счетчика 45. Цифровой код с выхода второго реверсивного двоичного 45 поступает на входы второго двоичного реверсивного умножителя 47 (на другой вход 47 поступает импульс U5 счета цепи обратной связи) и на вход счетчика текущей информации 48. Элементы 45 и 46 реализуют цифровой фильтр с передаточной функцией W(S)=1/(TцS+1). На другие входы счетчика текущей информации 48 поступают сигналы с выхода счетчика интервала преобразования 49 и с устройства распределения синхроимпульсов 16 (U6). На вход счетчика 49 поступает также импульс счета счетчика преобразования интервала в ШИМ с устройства 16 (U6). Текущая информация с 48 и 49 поступает либо на вход R, либо на вход S триггера обратной связи 50, и в зависимости от его состояния (“0” либо “1”) импульсы подаются на один из входов второй схемы исключающее "ИЛИ" 51, которая осуществляет операцию логического сложения по модулю “2” сигналов с выхода триггера знака 36 и триггера обратной связи 50. Если сигналы с выходов триггера знака 36 и триггера обратной связи 50 в фазе, то на выходе второй схемы исключающее "ИЛИ" 51 имеем логический “0”, в противном случае “1”. Второй прецизионный релейный элемент 52, включенный на выход 51, переключается на частоте U6 с устройства 16, и сигнал в виде ШИМ поступает на вход второго преобразователя напряжение - ток 53. Непрерывная цифровая информация, пропорциональная действующему ускорению, снимается со второго реверсивного двоичного счетчика 45 (выход устройства). Сигнал с выхода первого суммирующего элемента 12 и выхода 53 поступает на вход датчика моментов 13, который возвращает чувствительный элемент 1 в исходное положение.The work of the proposed device is as follows. The deviation of the sensor element 1 caused by the action of acceleration (W) is detected by the angle sensor 2, the field winding of which is connected to the reference voltage generator 3. The output signal from the angle sensor 2 is amplified by an AC amplifier with a stable transmission coefficient 4. From the output of the first logic element 5, the signal from the amplifier 4 is represented in the form of a square wave with the frequency of the reference voltage generator 3. To highlight the phase of the deviation of the sensing element 1 in the circuit provides a second logical element 6, to the input of which a signal is supplied from the reference voltage generator 3. At the output of the second logic element 6, there will be a signal similar in shape to the signal from the first logic element 5. The output signals from phase 5 and 6 are phase-shifted to the corresponding inputs of the first circuit exclusive "OR" 7 (addition scheme modulo “2”), performing the operation of logical addition. If the signals from logic elements 5 and 6 have a zero phase shift, then at the output of circuit 7 we have a logical “0”, but if the signals from 5 and 6 have a phase shift other than zero, then at output 7 we have a logical unit of “1”. In shape, the signal from the output of circuit 7 has a similar waveform from outputs 5 and 6. The signal from output 7 is fed to the input of the first precision relay element 8, which is switched at the carrier frequency of generator 3, and the signal is fixed from output 7. Smoothing filter 9 selects the signal level from output 8 in accordance with the phase of the deviation of the sensing element 1. The conjugate high-pass filter 10 included in the analog channel to form a given transient is connected to a smoothing filter 9. Ta as the input for the moment sensor 13 is current, then from the output of the conjugated high-pass filter 10 to input 13, the first voltage converter - current 11 and the first summing element 12 are connected in series. Elements 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 form an analog channel in the negative feedback circuit, which stabilizes the transient in the device for measuring accelerations. The smoothed signal in the form of a level from the output 9 is fed to the input of the conjugated low-pass filter 14. The input of the second summing element 17 receives signals from the output of the conjugated low-pass filter 14 and from the sawtooth voltage generator 15 through the clock distribution device 16 (U). At the output of the second summing element 17, we have a signal in the form of a sawtooth voltage, shifted in level depending on the phase of deviation of the sensing element 1. The second precision relay element 18, connected to the output 17, is triggered by the sign of the signal from the output of the second summing element 17 and the signal in the form PWM (pulse width modulation) is applied to the inputs of waiting synchronous generators 19 and 20 which are cocked by precision relay element 18 and produce short duration determined by the frequency of bindings U 0 cx we have a distribution of clock pulses 16, pulses whose frequency is determined by the switching frequency 18. Depending on the phase of the deviation of the sensor 1, an RS-trigger (deviation sign trigger) 21 receives a pulse from the waiting synchronous generator 19 or from the waiting synchronous generator 20. If the phase of the deviation is sensitive element 1 is “0”, then at one of the outputs of the trigger of sign 21 we have a logical “0”, and at the inverse output of a trigger of sign 21 we have a logical “1”. The signals from output 21 go to the inputs of the first pair of logical OR circuits 22 and 23, and to the inputs of the second pair of logical multiplication circuits AND 29 and 30. If the information at the output of the first reversible binary counter 26 (equal to the difference in the number of “positive” ”And“ negative ”pulses) is negative, then from one of the outputs 26 the pulses are fed to the corresponding inputs of the second pair of“ And ”circuits 29 and 30 and to the input“ R ”of the counter 26 through the first delay element 27 and the first collecting circuit 28. at the input “R” of counter 26, a “zero reset” will occur the signal (U 2 ) from the synchronization circuit 16, applied to one of the inputs of the first collecting circuit 28. At the outputs of the second pair of logical multiplication circuits 29 and 30 with the logical multiplication of signals from 21 and 26, we have a logical “1 ”From circuit 30 and a logical“ 0 ”from circuit 29. The output signals from circuits 30 and 29 are respectively supplied to the S and R inputs of trigger 31, the output signal (discharge sign) of which is supplied to the inputs of the first pair of circuits exclusive“ OR ”22 and 23 , as well as the input of the final register 32. As a result, the logical th modulo "2" circuits exclusive "OR" 22 and 23 signals from circuits 21 and 31 output will be depending on the phase deviation of the sensor element 1 to logic "0" or logic "1". The output signals from 22 and 23 are fed to the inputs of the first pair of "And" circuits 24 and 25, to the other inputs 24 and 25 are pulses U 3 (counting pulses) from the clock distribution device 16. Depending on the state of the circuits 22 and 23, these pulses will be or fed to a summing or subtracting to inputs of the first reversible binary counter 26. When the oscillation period of the sensor element 1 information from the counter 26 (equal to the difference of "positive" and "negative" pulses) at the recording pulse signal U 1 at the synchronization circuit 16 rewriting tsya in the final register 32 in accordance with the sign of the discharge from the trigger 31. The digital code from the final register 32 is input to a first binary multiplier 33 with a frequency U 1 from the clock circuit 16. The other input of the first binary multiplier 33 receives the pulses from the counting U 4 circuit 16. Pulse “0”, characterizing the sign digit of the digital code, from output 32 and pulse “1”, characterizing the inverse value of the sign digit of the digital code, from output 32 are fed to the outputs of the third pair of circuits “And” 34 and 35, to other inputs which momentum from the output of the second reversible counter 45, and the circuits 34 and 35 perform a logical multiplication operation on the signals from the outputs 45 and 32. The pulses from either 34 or 35, depending on the phase of the deviation, are applied to the inputs R or S of the sign trigger of the second reversible binary counter 36 sensitive element 1. From the direct output of the sign trigger 36, the signal is supplied to the second pair circuit exclusive "OR" 39 and 40 and to one of the inputs of the third pair of the logical multiplication circuit 37. Inverse output 36 is connected to the input of the third pair of the logical multiplication circuit 38. To other e inputs of the second pair of the exclusive “OR” circuit 39 and 40 signals are sent that characterize the digit sign (“0” or “1”) of the digital code from the final register 32. The sign code from 32 is fed to input 39 and the inverse code to input 40. Depending on the state of the trigger of sign 36, pulses are fed to the input of the multiplication circuits 41 or 42, and pulses from the output of the first binary multiplier 33 are sent to other outputs of the circuits 41 and 42. A pulse from 41 or 42, depending on the state of the first binary multiplier 33, is fed to the inputs pairs of collecting circuits 43 or 44. To other inputs, pairs of collecting circuits 43 and 44, pulses are supplied from circuits 37 and 38, which are controlled by a trigger 36 and a second reversible binary multiplier 47. Depending on the state of the collection circuits 43 and 44, pulses will be supplied either to the summing or subtracting input of the second counter counter 45, one outputs of which via a second delay element 46 is input to the "zero reset" counter 45. The digital code output 45 of the second reversing binary data inputs to the second binary reversible multiplier 47 (the other input 47 is supplied with pulse U 5 eta feedback circuit) and the input current information counter 48. The elements 45 and 46 realize a digital filter with a transfer function W (S) = 1 / (T i S + 1). The other inputs of the current information counter 48 receive signals from the output of the counter of the conversion interval 49 and from the distribution device of the clock 16 (U 6 ). The input of the counter 49 also receives the count pulse of the counter for converting the interval into a PWM from device 16 (U 6 ). The current information from 48 and 49 goes either to the input R or to the input S of the feedback trigger 50, and depending on its state (“0” or “1”), the pulses are fed to one of the inputs of the second circuit, exclusive “OR” 51, which performs the operation of logical addition modulo “2” of the signals from the output of the sign trigger 36 and the feedback trigger 50. If the signals from the outputs of the sign trigger 36 and the feedback trigger 50 are in phase, then the output of the second circuit exclusive “OR” 51 has a logical “ 0 ”, otherwise“ 1 ”. The second precision relay element 52, connected to the output 51, is switched at a frequency U 6 from the device 16, and the signal in the form of a PWM is fed to the input of the second voltage-current converter 53. Continuous digital information proportional to the current acceleration is taken from the second reversible binary counter 45 (device output). The signal from the output of the first summing element 12 and the output 53 is fed to the input of the moment sensor 13, which returns the sensitive element 1 to its original position.
Передаточная функция сопряженного фильтра верхних частей W1(S) 10, осуществляющая стабилизацию переходного процесса, выбирается из условия, чтоThe transfer function of the conjugate filter of the upper parts of W 1 (S) 10, which performs the stabilization of the transition process, is selected from the condition that
где W2(S) - произведение передаточных функций сопряженного фильтра нижних частот 14
После подстановки передаточных функций получим:After substituting the transfer functions, we obtain:
Введение в устройство двух каналов в цепи отрицательной обратной связи один, аналоговый с W1(S) для стабилизации переходного процесса, другой, цифровой с непрерывной фильтрацией, позволяет создать устройство повышенной точности, т.к. в предлагаемом устройстве осуществляется одновременно аналоговая фильтрация и цифровая.The introduction of two channels into the device of the negative feedback circuit, one analogue with W 1 (S) to stabilize the transient, the other digital with continuous filtering, allows you to create a device with increased accuracy, because in the proposed device, both analog and digital filtering are carried out.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004106142/28A RU2255340C1 (en) | 2004-03-02 | 2004-03-02 | Device for measuring accelerations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004106142/28A RU2255340C1 (en) | 2004-03-02 | 2004-03-02 | Device for measuring accelerations |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2255340C1 true RU2255340C1 (en) | 2005-06-27 |
Family
ID=35836757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2004106142/28A RU2255340C1 (en) | 2004-03-02 | 2004-03-02 | Device for measuring accelerations |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2255340C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2478212C1 (en) * | 2011-11-16 | 2013-03-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Тульский государственный университет" (ТулГУ) | Compensation accelerometer |
| RU2754203C1 (en) * | 2021-02-25 | 2021-08-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Тульский государственный университет" (ТулГУ) | Acceleration measuring device |
-
2004
- 2004-03-02 RU RU2004106142/28A patent/RU2255340C1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2478212C1 (en) * | 2011-11-16 | 2013-03-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Тульский государственный университет" (ТулГУ) | Compensation accelerometer |
| RU2754203C1 (en) * | 2021-02-25 | 2021-08-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Тульский государственный университет" (ТулГУ) | Acceleration measuring device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63241416A (en) | Method and device for measuring measurand of object to be measured | |
| RU2255340C1 (en) | Device for measuring accelerations | |
| RU2359277C1 (en) | Compensation accelerometre | |
| US3714593A (en) | Synchronous demodulator having an improved driving circuit | |
| RU2255341C1 (en) | Device for measuring accelerations | |
| RU2447451C1 (en) | Compensation accelerometer | |
| RU2231075C1 (en) | Device for acceleration measurement | |
| RU2276372C1 (en) | Device for measuring accelerations | |
| TWI571064B (en) | Time domain switched analog-to-digital converter apparatus and methods | |
| RU2171995C1 (en) | Device for measurement of accelerations | |
| RU2793846C1 (en) | Device for measuring accelerations | |
| RU2313797C1 (en) | Arrangement for measuring of accelerations | |
| JPS62185174A (en) | Electronic type watthour meter | |
| RU2308039C1 (en) | Device for measuring accelerations | |
| RU2329513C1 (en) | Device for measurement of accelerations | |
| RU2190226C1 (en) | Gear measuring accelerations | |
| RU2018138C1 (en) | Device for measuring active and reactive current components | |
| RU2499226C2 (en) | Method and apparatus for digitising impedance | |
| SU723771A1 (en) | Analogue-digital conversion method | |
| RU60733U1 (en) | PHASOMETER | |
| RU2244311C1 (en) | Device for measuring accelerations | |
| RU2653140C1 (en) | Accelerometer | |
| RU2481588C1 (en) | Accelerometer | |
| SU599266A1 (en) | Pulse multiplying device | |
| RU2100813C1 (en) | Method for measurement of resistance, inductance and capacity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20060303 |