PL157632B1

PL157632B1 - Pulse shaping and regenerating circuit for linear code pulses in particular those of hdb-3 code

Info

Publication number: PL157632B1
Application number: PL27798989A
Authority: PL
Priority date: 1989-03-01
Filing date: 1989-03-01
Publication date: 1992-06-30

Abstract

The invention concerns a circuit for forming and regeneration of pulses of linear code particularly HDB-3, consisting of input transformer, regeneration flip-flops, on whose inputs is supplied reproduced clock, characterised in that outputs of input symmetrization transformer (TR) are symmetrically connected to two comparators (K1) and (K3) and non-reversing inputs are connected to symmetrization transformer (TR) via feed through capacitors (C2) and (C3) and are additionally connected to frame via accessory resistors (R2) and (R3), then one output of symmetrization transformer (TR) is connected to reversing input of the third comparator (K2), whose non-reversing input is connected to frame via fourth resistor (R4) and whose output is connected to anode of diode (D1), whereas centre of secondary winding of symmetrization transformer (TR) is connected to cathode of diode (D1) and first resistor (R1) and capacitor (C1), whose other ends are connected to frame, at the same time outputs of comparators (K1) and (K3) are connected to setting inputs (W) of the first pair of flip-flops (PP+) and (PP-), whose outputs are given on setting inputs (J) respectively of the second pair of flip-flops (PR+) and (PR-) and reproduced clock is connected to neutralizing inputs (Z) of the first pair of flip-flops (PR+) and (PR-) and clock inputs (CR) of the second pair of flip-flops (PR+) and (PR-), whereas reset inputs (K) of the second pair of flip-flops (PR+) and (PR-) are connected respectively to inputs (Q) of these flip-flops.<IMAGE>

Description

Przedmiotem wynalazku jest układ kształtowania i regeneracji impulsów kodu liniowego, zwłaszcza HDB-3 stosowany w cyfrowych urządzeniach teletransmisyjnych o przepływności 34 Mbit/s.The subject of the invention is a system for shaping and regenerating linear code pulses, especially HDB-3, used in digital teletransmission devices with a bit rate of 34 Mbit / s.

W znanych rozwiązaniach regeneratorów transformator wejściowy dołączony jest do wzmacniacza z automatyczną regulacją wzmocnienia. Na wyjściach wzmacniacza synfazowym i odwracającym występuje sygnał o stałej amplitudzie niezależnej od poziomu sygnału wejściowego. Oba wyjścia wzmacniacza dołączone są do wejść przerzutników regeneracyjnych. Na wejścia zegarowe tych przerzutników podaje sie odtworzony zegar. Na wyjściach przerzutników otrzymujemy zregenerowane impulsy z linii.In the known solutions of regenerators, the input transformer is connected to the amplifier with automatic gain control. At the outputs of the in-phase and inverting amplifier there is a signal with a constant amplitude, independent of the input signal level. Both amplifier outputs are connected to the regenerative trigger inputs. The reconstructed clock is fed to the clock inputs of these flip-flops. At the outputs of the flip-flops, we get the regenerated pulses from the line.

Wadą takiego rozwiązania jest występowanie na płytce cyfrowej dość rozbudowanego układu analogowego, który może być kłopotliwy w uruchamianiu a ponadto jest czuły na zakłócenia pochodzące z części cyfrowej. Także zależności fazowe występujące przy regeneracji impulsów B+ i B- zależą od ksztłatu i poziomu przychodzącego sygnału co ma wpływ na podstawowy parametr przy regeneracji - fluktuacje fazy tolerowane na wejściu.The disadvantage of such a solution is the presence of a rather complex analog circuit on the digital board, which can be troublesome to start up and, moreover, is sensitive to interference from the digital part. Also, the phase dependencies occurring during the regeneration of B + and B- pulses depend on the shape and level of the incoming signal, which has an impact on the basic parameter of regeneration - phase fluctuations tolerated at the input.

Istotą układu kształtownika według wynalazku jest to, że wyjścia wejściowego transformatora symetryzującego jest symetrycznie dołączone do dwóch komparatorów przy czym wejścia nieodwracające podłączone są do transformatora symetryzującego poprzez dwa kondensatory pomocnicze i dodatkowo dołączone do masy poprzez dwa rezystory pomocnicze. Następnie jedno wyjście transformatora symetryzującego dołączone jest do wejścia odwracającego trzeciego komparatora, którego wejście nieodwracające dołączone jest do masy poprzez czwarty rezystor i którego wyjście dołączone jest do anody diody, natomiast środek uzwojenia wtórnego transformatora symetryzującego dołączony jest do katody diody oraz pierwszego rezystora i kondensatora, których drugie końcówki dołączone są do masy.The essence of the profile system according to the invention is that the input outputs of the balancing transformer are symmetrically connected to two comparators, the non-inverting inputs are connected to the balancing transformer through two auxiliary capacitors and additionally connected to ground through two auxiliary resistors. Then, one output of the balancing transformer is connected to the inverting input of the third comparator, whose non-inverting input is connected to ground through the fourth resistor and whose output is connected to the diode anode, while the center of the secondary winding of the balancing transformer is connected to the cathode of the diode and the first resistor and capacitor, which the other ends are attached to the ground.

157 632157 632

Wyjścia dwóch komparatorów dołączone są dc wejść ustawiających pierwszej pary przerzutników, których v.’yjścia podane są r. wejścia ustawiające odpowiednio drugiej pary przerzutników. Odtworzony zegar dołączony jest do wejść zerujących pierwszej pary przerzutników oraz wejść zegarowych drugiej pary przerzutników;, natomiast wejścia kasujące drugiej pary przerzutników dołączone są odpowiednio do wyjść tych przerzutników.The outputs of the two comparators are connected to the dc setting inputs of the first pair of flip-flops, the outputs of which are given, respectively, of the inputs setting the second pair of flip-flops, respectively. The reconstructed clock is connected to the reset inputs of the first pair of flip-flops and the clock inputs of the second pair of flip-flops; while the reset inputs of the second pair of flip-flops are connected to the outputs of these flip-flops, respectively.

Zaletą układu według wynalazku jest mała ilość elementów, większa niezawodność i łatwość uruchamiania. Wynalazek zostanie bliżej przedstawiony na przykładzie wykonania pokazanym na rysunku, na którym fig. 1 przedstawia układ ideowy kształtowania i regeneracji impulsów kodu liniowego a fig. 2 - wykres przebiegów napięciowych w charakterystycznych punktach układu.The advantage of the system according to the invention is a small number of components, greater reliability and ease of commissioning. The invention will be illustrated in more detail on the embodiment shown in the drawing, in which Fig. 1 shows a system of shaping and regenerating linear code pulses, and Fig. 2 - a diagram of voltage waveforms at characteristic points of the system.

Układ pokazany na fig. 1 składa sie z transformatora symetryzującego TR, komparatorów Kl, K2, K3, przerzutników PP+, PP- PR+ i PR-, diody Dl, rezystora R1 i kondensatora Cl oraz kondensatorów C2 i C3 i rezystorów pomocniczych R2, R3 i R4. Sygnał wejściowy HDB-3 dołączony jest do uzwojenia pierwotnego transformatora symetryzującego TR. Wyjścia transformatora TR symetrycznie podane są na wejścia komparatorów Kl i K3, przy czym wejścia nieodwracające komparatorów sprzężone są z transformatorem poprzez kondensatory przepustowe C2 i C3 i dodatkowo połączone są z masą przez rezystory pomocnicze R2 i R3. Wejście odwracające komparatora K2 dołączone jest do wyjścia synfazowego UA transformatora TR a wejścia nieodwracające K2 dołączone jest poprzez rezystor R4 do masy. Wyjście komparatora K2 dołączone jest do anody diody Dl, której katoda dołączona jest do rezystora Rl, kondensatora Cl i środka uzwojenia wtórnego Up transformatora TR. Drugie końcówki Rl i Cl dołączone są do masy. Wyjścia komparatorów Kl i K3 dołączone są do wejść ustawiających W przerzutników PP+ i PP-. Wyjścia przerzutników PP+ i PP- dołączone są odpowiednio do wejść J przerzutników PR+ i PR-. Wejścia K przerzutników PR+ i PR- dołączone są odpowiednio do wyjść Q przerzutników PR+ i PR- a odtworzony zegar podawany jest na wejścia zerujące Z przerzutników PR+ i PP- oraz wejścia C przerzutników PR+ i PR-.The circuit shown in Fig. 1 consists of a balancing transformer TR, comparators Kl, K2, K3, PP +, PP- PR + and PR- flip-flops, diode Dl, resistor R1 and capacitor Cl, capacitors C2 and C3 and auxiliary resistors R2, R3 and R4. The HDB-3 input signal is connected to the primary winding of the TR balancing transformer. The outputs of the TR transformer are symmetrically fed to the inputs of the comparators Kl and K3, while the non-inverting inputs of the comparators are coupled to the transformer through the C2 and C3 bushing capacitors and additionally connected to the ground through the R2 and R3 auxiliary resistors. The inverting input of the K2 comparator is connected to the in-phase UA output of the TR transformer, and the K2 non-inverting inputs are connected to the ground through the R4 resistor. The output of the comparator K2 is connected to the anode of the diode D1, the cathode of which is connected to the resistor R1, the capacitor C1 and the center of the secondary winding Up of the transformer TR. The second Rl and Cl terminals are attached to ground. The outputs of the Kl and K3 comparators are connected to the W setting inputs of the PP + and PP- flip-flops. The outputs of the PP + and PP- flip-flops are connected to the J inputs of the PR + and PR-, respectively. The K inputs of the PR + and PR- flip-flops are connected to the Q outputs of the PR + and PR- flip-flops, respectively, and the reconstructed clock is fed to the Z reset inputs of the PR + and PP- flip-flops and the C inputs of the PR + and PR- flip-flops.

Układ przedstawiony powyżej działa w sposób następujący: Sygnał wejściowy HDB-3 podawany jest na transformator symetryzujący TR. Wyjścia UA transformatora TR steruje niesymetrycznie komparator K2. Zadaniem tego komparatora, diody Dl, kondensatora Cl i rezystora Rl jest podanie na środek uzwojenia wtórnego transformatora TR napięcia stałego równego amplitudzie przychodzących impulsów z linii. Na wyjściu komparatora K2 jest 1 wtedy gdy;, napięcie w punkcie UA osiągnie wartość poniżej 0V. Będzie to wtedy, gdy w linii jest impuls ujemny a napięcie stałe UP mniejsze od amplitudy impulsu. Kondensator Cl bedzie wtedy ładowany przez diodę Dl. Gdy napięcie UP jest większe od amplitudy impulsu komparator K2 nie zadziała i rezystor Rl będzie rozładowywał pojemność Cl. W stanie równowagi na pojemności Cl ustala się więc napięcie stałe Up równe amplitudzie przychodzących impulsów.The circuit presented above works as follows: The HDB-3 input signal is fed to the balancing transformer TR. The TR transformer UA outputs are controlled unbalanced by the K2 comparator. The task of this comparator, diode D1, capacitor C1 and resistor R1 is to supply a DC voltage to the middle of the secondary winding of the transformer TR equal to the amplitude of incoming pulses from the line. There is 1 on the output of the K2 comparator when, voltage at the point AU reaches a value below 0V. It will be when there is a negative pulse in the line and the DC voltage UP is smaller than the pulse amplitude. The capacitor C1 will then be charged by diode DI. When the UP voltage is greater than the pulse amplitude, the comparator K2 will not work and the resistor R1 will discharge the capacitance Cl. Thus, in the state of equilibrium on the capacitance Cl, a constant voltage Up is set equal to the amplitude of the incoming pulses.

Wyjścia transformatora TR sterują symetrycznie komparatory Kl i K3, przy czym wejścia nieodwracające dołączone są do transformatora TR przez kondensatory przepustowe C2 i C3. Zadaniem tych kondensatorów jest odcięcie składowej stałej sygnałów UA i UB od wejść nieodwracających komparatorów Kl, K3. Do wejść tych doprowadzone jest napięcie stałe 0V przez rezystory pomocnicze R2, R3.The outputs of the TR transformer are controlled symmetrically by the comparators Kl and K3, while the non-inverting inputs are connected to the TR transformer through the bushing capacitors C2 and C3. The task of these capacitors is to cut off the DC component of signals UA and UB from the inputs of non-inverting comparators Kl, K3. 0V DC voltage is supplied to these inputs through auxiliary resistors R2, R3.

Zadziałania komparatorów Kl i K3 będą wtedy, gdy napięcie UA - UP zrównuje się z napięciem UB oraz napięcie UB - UP zrównuje się z napięciem UA, co daje na wyjściach komparatorów Kl i K3 przebiegi B+ i B- będące ukształtowanymi, cyfrowymi impulsami kodu liniowego HDB-3. Przebiegi w charakterystycznych punktach układu przedstawia rysunek fig. 2. Ponieważ napięcie stałe UP jest równe amplitudzie przychodzących impulsów, przełączania komparatorów Kl, K3 będą zawsze następować w połowie amplitudy przychodzących impulsów, co zapewnia maksymalną odporność na zaktócenia równą 50% amplitudy impulsów wejściowych. Ukształtowane przebiegi B+ i B- ustawiają przerzutnikiThe actions of the comparators Kl and K3 will be when the voltage UA - UP is equal to the voltage UB and the voltage UB - UP is equal to the voltage UA, which gives the outputs of the comparators Kl and K3 the B + and B- waveforms, which are shaped, digital pulses of the HDB line code -3. The waveforms at the characteristic points of the system are shown in Fig. 2. Since the DC voltage UP is equal to the amplitude of the incoming pulses, the switching of comparators Kl, K3 will always take place in the half of the amplitude of the incoming pulses, which ensures a maximum noise immunity equal to 50% of the amplitude of the input pulses. Shaped B + and B- waveforms set the flip-flops

157 632 pomocnicze PP+ i pp-. Wyjścia tych przerzutników są ustawione od momentu pojawienia sie impulsów b+, B- do momentu przyjścia odczytującego zbocza odtworzonego zegara. W tym momencie stan przerzutników PP+ i PP- jest przepisywany do przerzutników regeneracyjnych PR+ t PR- a przerzutniki PP+, PP- są zerowane. Zastosowanie przerzutników pp+ i PP-przed przerzutnikami PR+ i PR- powoduje, że czas trwania impulsów wpisywanych aktywnym zboczem odtworzonego zegara do PR+ i PR- nie zależy od fizycznej szerokości impulsów B+ i B-. Wejścia K przerzutników PR+ i PR- dołączone są do wyjść Q przerzutników PR+ i PR-. Połączenie to uniemożliwia wpisanie do PR+ i PR- jedynek w dwóch kolejnych taktach zegara co stanowi prostą korekcje błędów mogących powstać przy regeneracji przebiegu HDB-3.157 632 auxiliary PP + and pp-. The outputs of these flip-flops are set from the appearance of pulses b +, B- until the arrival of the reading edge of the reconstructed clock. At this point, the status of the PP + and PP- triggers is assigned to the PR + t PR- regenerative triggers and the PP +, PP- triggers are reset. The use of pp + and PP-flip-flops before PR + and PR- flip-flops causes that the duration of pulses written on the active edge of the reconstructed clock to PR + and PR- does not depend on the physical width of B + and B- pulses. The K inputs of the PR + and PR- flip-flops are connected to the Q outputs of the PR + and PR- flip-flops. This connection makes it impossible to write to PR + and PR- 1s in two consecutive clock ticks, which is a simple correction of errors that may arise during the HDB-3 waveform regeneration.

157 632157 632

Fig. 2Fig. 2

157 632157 632

Odtworzony zegarClock recreated

Fig. 1.Fig. 1.

Zakład Wydawnictw UP RP. Nakład 90 egz.Department of Publishing of the UP RP. Circulation of 90 copies

Cena 5000 zł.Price PLN 5,000.

Claims

Patent claim

A system for shaping and regenerating linear code pulses, especially HDB-3, containing an input transformer, regenerative flip-flops, on the inputs of which a gesture is reproduced by a clock, characterized in that the outputs of the symmetrizing transformer (TR) are symmetrically connected to two comparators (KI) and ( K3), the non-inverting inputs are connected to the balancing transformer (TR) through the bushing capacitors (C2) and (C3) and additionally they are connected to the ground through auxiliary resistors (R2) and (R3), then one output of the balancing transformer (TR) is connected is to the inverting input of the third comparator (K2), whose non-inverting input is connected to ground through the fourth resistor (R4) and whose output is connected to the diode anode (Dl), while the center of the secondary winding of the balancing transformer (TR) is connected to the cathode of the diode ( Dl) and the first resistor (R1) and capacitor Cl), the second ends of which are connected to ground, one at the same time, the comparator outputs (KI) and «3) are connected to the setting inputs (W) of the first pair of flip-flops (PP +) and (PP-), the outputs of which are connected to the inputs (J) setting respectively the second pair of flip-flops (PR +) and (PR -) where the reconstructed clock is connected to the reset inputs (Z) of the first pair of flip-flops (PP +) and (PP-) and the clock inputs (C) of the second pair of flip-flops (PR +) and (PR-), while the reset inputs (K) of the second pair of the flip-flops (PR +) and (PR-) are connected to the inputs (Q, of these flip-flops, respectively).

***