Nothing Special   »   [go: up one dir, main page]

KR970072377A - 보호 회로 - Google Patents

보호 회로 Download PDF

Info

Publication number
KR970072377A
KR970072377A KR1019970013413A KR19970013413A KR970072377A KR 970072377 A KR970072377 A KR 970072377A KR 1019970013413 A KR1019970013413 A KR 1019970013413A KR 19970013413 A KR19970013413 A KR 19970013413A KR 970072377 A KR970072377 A KR 970072377A
Authority
KR
South Korea
Prior art keywords
electrically connected
node
effect transistor
field effect
potential
Prior art date
Application number
KR1019970013413A
Other languages
English (en)
Other versions
KR100364876B1 (ko
Inventor
데쓰로 야나이
Original Assignee
사와무라 시꼬
오끼덴끼고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시꼬, 오끼덴끼고오교 가부시끼가이샤 filed Critical 사와무라 시꼬
Publication of KR970072377A publication Critical patent/KR970072377A/ko
Application granted granted Critical
Publication of KR100364876B1 publication Critical patent/KR100364876B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Elimination Of Static Electricity (AREA)
  • Logic Circuits (AREA)

Abstract

제1NMOS 트랜지스터(5)는 전원단자와 입력단자(3)사이에 설치된다. 제2NMOS트랜지스터(6)는 접지단자(2)와 입력단자(3) 사이에 설치된다. 제1NMOS트랜지스터(5)는 노드(8)에 전기적으로 접속되고 저항기(9)는 노드(8)와 다른 접지단자(2)에 전기적으로 접속된다. 제2트랜지스터(6)의 게이트는 접지단자(2)에 전기적으로 접속된다. 음의 펄스형 정전기가 상기 된 바와 같이 구성된 회로에 인가되면, 제1NMOS 트랜지스터(5)의 게이트에 인가되는 전위가 저항(9)에 발생된 전압 강하에 의해 낮게 억제된다. 따라서, 제1NMOS 트랜지스터(5)의 소스와 드레인 사이에 흐르는 전류가 낮게 제어될 수 있고 충돌 전리에 의해 발생되는 기판 전류가 흐르지 못하도록 방지될 수 있다. 그러므로 반도체 집적 회로 장치의 더욱 안정된 동작을 얻을 수 있다.

Description

보호 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 나타낸 회로도, 제2도는 본 발명의 제2실시예를 나타낸 회로도, 제3도는 본 발명의 제4실시예를 나타낸 회로도, 제4도는 본 발명의 제5실시예를 나타낸 회로도.

Claims (11)

  1. 제1전위를 갖는 제1전원단자에 전기적으로 접속된 하나의 전극과, 패드에 전기적으로 접속된 다른 전극과, 제1노드에 전기적으로 접속된 게이트를 갖는 제1전계 효과 트랜지스터, 설정치보다 낮은 음의 전위가 패드에 인가될 때 제1노드로부터 패드까지 연장하는 전류 경로를 형성하며 제1노드와 패드 사이에 전기적으로 접속된 소자, 제2전위를 갖는 제2전원단자와 제1노드 사이에 설치된 저항 수단을 구비한 것을 특징으로 하는 보호 회로.
  2. 제1항에 있어서, 상기 소자가 다이오드인 것을 특징으로 하는 보호 회로.
  3. 제1항에 있어서, 상기 소자가 제2전계 효과 트랜지스터인 것을 특징으로 하는 보호 회로.
  4. 제3항에 있어서, 제2전계 효과 트랜지스터의 임계치가 제1전계 효과 트랜지스터의 임계치보다 낮게 설정된 것을 특징으로 하는 보호 회로.
  5. 제1항에 있어서, 상기 저항 수단이 제3전계 효과 트랜지스터인 것을 특징으로 하는 보호 회로.
  6. 제1전위를 갖는 제1전원단자에 전기적으로 접속된 하나의 단자와, 패드에 전기적으로 접속된 다른 전극과, 제1노드에 전기적으로 접속된 게이트를 갖는 제1전계 효과 트랜지스터, 제1노드로부터 패드까지 연장하는 전류 경로를 형성하며 제1노드와 패드 사이에 전기적으로 접속된 소자, 한 전극이 패드에 전기적으로 접속되고, 다른 전극은 제2전위를 갖는 제2전원단자에 전기적으로 접속되며 게이트가 제1노드에 전기적으로 접속된 제4단계 효과 트랜지스터, 제1노드와 제2전원단자 사이에 설치된 저항 수단을 구비한 것을 특징으로 하는 보호 회로.
  7. 제6항에 있어서, 상기 소자가 다이오드인 것을 특징으로 하는 보호 회로.
  8. 제6항에 있어서, 상기 소자가 제2전계 효과 트랜지스터인 것을 특징으로 하는 보호 회로.
  9. 제8항에 있어서, 제2전계 효과 트랜지스터의 임계치가 제1전계 효과 트랜지스터의 임계치보다 낮게 설정된 것을 특징으로 하는 보호 회로.
  10. 제6항에 있어서, 상기 저항 수단이 제3전계 효과 트랜지스터인 것을 특징으로 하는 보호 회로.
  11. 제1전위를 갖는 제1전원단자에 전기적으로 접속된 하나의 전극과, 패드에 전기적으로 접속된 다른 전극과, 제1노드에 전기적으로 접속된 게이트를 갖는 하나 이상의 전계 효과 트랜지스터, 제1설정치보다 낮은 음의 전위가 패드로 인가될 때 제1노드에서의 전위를 제2설정치보다 낮은 전위로 조정하는 전위 조정 수단을 구비한 것을 특징으로 하는 보호 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970013413A 1996-04-19 1997-04-11 보호회로 KR100364876B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09784396A JP3464340B2 (ja) 1996-04-19 1996-04-19 半導体集積回路装置
JP96-097843 1996-04-19

Publications (2)

Publication Number Publication Date
KR970072377A true KR970072377A (ko) 1997-11-07
KR100364876B1 KR100364876B1 (ko) 2003-02-19

Family

ID=14203009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013413A KR100364876B1 (ko) 1996-04-19 1997-04-11 보호회로

Country Status (7)

Country Link
US (1) US5942931A (ko)
EP (1) EP0802604B1 (ko)
JP (1) JP3464340B2 (ko)
KR (1) KR100364876B1 (ko)
CN (1) CN1096747C (ko)
DE (1) DE69737378T2 (ko)
TW (1) TW399366B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487413B1 (ko) * 1998-04-22 2006-04-21 주식회사 하이닉스반도체 이에스디(esd)보호회로

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191633B1 (en) * 1997-09-12 2001-02-20 Nec Corporation Semiconductor integrated circuit with protection circuit against electrostatic discharge
FR2782581B1 (fr) * 1998-08-18 2000-09-22 St Microelectronics Sa Dispositif de protection contre les decharges electrostatiques
JP3720999B2 (ja) * 1999-02-18 2005-11-30 沖電気工業株式会社 入力保護回路
US6968157B2 (en) * 2001-08-22 2005-11-22 University Of Maryland System and method for protecting devices from interference signals
US6563360B1 (en) * 2002-01-15 2003-05-13 Hewlett Packard Development Company, L.P. System for controlling electrical signal level
US6949961B2 (en) * 2003-10-06 2005-09-27 Semiconductor Components Industries, L.L.C. Power switch structure with low RDSon and low current limit
KR100612945B1 (ko) * 2005-03-31 2006-08-14 주식회사 하이닉스반도체 정전방전 보호회로
CN102624226A (zh) * 2012-03-12 2012-08-01 苏州佳世达电通有限公司 一种升压电路及具有该升压电路的电子装置
CN103151014A (zh) * 2013-03-12 2013-06-12 上海贝岭股份有限公司 一种用于液晶驱动电路的保护电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916263A (en) * 1971-12-13 1975-10-28 Honeywell Inf Systems Memory driver circuit with thermal protection
US3790856A (en) * 1973-06-04 1974-02-05 Gte Automatic Electric Lab Inc Overvoltage protection circuit for dual outputs of opposite polarity
US3909674A (en) * 1974-03-28 1975-09-30 Rockwell International Corp Protection circuit for MOS driver
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
JPH0695545B2 (ja) * 1988-01-07 1994-11-24 株式会社東芝 半導体集積回路
US4980792A (en) * 1988-02-02 1990-12-25 National Semiconductor Corporation BiCMOS power transition circuit
US4808839A (en) * 1988-04-04 1989-02-28 Motorola, Inc. Power field effect transistor driver circuit for protection from overvoltages
US4839769A (en) * 1988-05-09 1989-06-13 Motorola, Inc. Driver protection circuit
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
US5001373A (en) * 1990-01-09 1991-03-19 Ford Motor Company Active clamp circuit with immunity to zener diode microplasmic noise
US5488321A (en) * 1993-04-07 1996-01-30 Rambus, Inc. Static high speed comparator
US5473500A (en) * 1994-01-13 1995-12-05 Atmel Corporation Electrostatic discharge circuit for high speed, high voltage circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487413B1 (ko) * 1998-04-22 2006-04-21 주식회사 하이닉스반도체 이에스디(esd)보호회로

Also Published As

Publication number Publication date
EP0802604B1 (en) 2007-02-21
JPH09284119A (ja) 1997-10-31
US5942931A (en) 1999-08-24
DE69737378D1 (de) 2007-04-05
DE69737378T2 (de) 2007-11-29
KR100364876B1 (ko) 2003-02-19
EP0802604A3 (en) 1998-06-10
TW399366B (en) 2000-07-21
CN1096747C (zh) 2002-12-18
CN1170280A (zh) 1998-01-14
EP0802604A2 (en) 1997-10-22
JP3464340B2 (ja) 2003-11-10

Similar Documents

Publication Publication Date Title
CA1215142A (en) Cmos circuit overvoltage protection
KR960005986A (ko) 반도체 집적회로장치
KR940017215A (ko) 과전압 보호기능을 지니는 저(low)전압 입력 및 출력회로
US6239958B1 (en) Electrostatic damage protection circuit and dynamic random access memory
KR870008243A (ko) 기준전압발생 회로
KR880012008A (ko) 전원절환회로
KR970031339A (ko) 반도체 장치(semiconductor device)
KR910008954A (ko) 파워-업 펄스 발생기 회로 및 파워-업 검출용 회로
KR950012707A (ko) 반도체 장치
KR970072377A (ko) 보호 회로
JP7038531B2 (ja) 電源逆接続保護機能を備えた負荷駆動回路
KR940006258A (ko) 반도체장치 및 고체촬상장치의 수평레지스터
KR910016146A (ko) 반도체 릴레이 회로
KR970072376A (ko) 절연기판상의 반도체 장치 및 그 보호 회로
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
KR910010707A (ko) 기준전압 발생장치
KR940025175A (ko) 반도체 집적회로의 중간전위 발생회로
KR100204375B1 (ko) 공급 전압원에서 공급되는 집적 회로의 입력을 과 전압으로부터 보호하기 위한 회로 장치
KR940020669A (ko) 바이어스 회로(bias circuit)
KR960019691A (ko) 고전압 차단용 반도체 장치 및 고전압 차단 방법
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
EP0457737B1 (en) MOS/BIP protection circuit
KR100226741B1 (ko) 정전기보호회로
JP3455001B2 (ja) 半導体装置
KR0126631B1 (ko) 정전기 보호회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970411

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000307

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970411

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020131

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051123

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20061124

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20071123

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20081126

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20091123

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20101124

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121109