Nothing Special   »   [go: up one dir, main page]

KR960003843Y1 - 반도체 테스트 장치 - Google Patents

반도체 테스트 장치 Download PDF

Info

Publication number
KR960003843Y1
KR960003843Y1 KR92013469U KR920013469U KR960003843Y1 KR 960003843 Y1 KR960003843 Y1 KR 960003843Y1 KR 92013469 U KR92013469 U KR 92013469U KR 920013469 U KR920013469 U KR 920013469U KR 960003843 Y1 KR960003843 Y1 KR 960003843Y1
Authority
KR
South Korea
Prior art keywords
wafer
test
central processing
processing unit
flop
Prior art date
Application number
KR92013469U
Other languages
English (en)
Other versions
KR940004353U (ko
Inventor
석주한
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92013469U priority Critical patent/KR960003843Y1/ko
Publication of KR940004353U publication Critical patent/KR940004353U/ko
Application granted granted Critical
Publication of KR960003843Y1 publication Critical patent/KR960003843Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음.

Description

반도체 테스트 장치
제1도는 종래의 반도체 프로브 테스트 장치 구성도.
제2도는 제1도의 부분별 회로도.
제3도는 본 고안의 반도체 프로브 테스트 장치 구성도.
제4도는 제3도의 부분별 회로도.
* 도면의 주요부분에 대한 부호의 설명
TR1: 트렌지스터 L : 램프
DFF1: 디 플립플롭 I1: 인버터
1 : 표시부 2 : 중앙처리장치
3 : 피드백부 4 : 물림쇠
5 : 웨이퍼 6 : 테스트 용기
7 : 웨이퍼 센서
본 고안은 반도체 테스트 장치에 관한 것으로, 특히 반도체 테스트시 에러가 발생하면 시스템이 에러를 제거하여 계속적인 테스트가 진행될 수 있어 생산성 향상에 적당하도록한 반도체 테스트 장치에 관한 것이다.
제1도는 종래의 반도체 프로브 테스트 장치 구성도로서, 이에 도시된 바와 같이 테스트 하고자하는 웨이퍼(5)를 테스트한후 이송시키는 물림쇠(4)와, 그 물림쇠(4)의 이동에 의해 테스트한 웨이퍼(5)를 저장하기 위해 비어 있는 빈 테스트 용기(6')와, 테스트하고자 하는 웨이퍼(5)를 저장하고 있는 테스트 용기(6)와, 상기 룸림쇠(4)에 의해 웨이퍼(5)가 테스트되는 상태를 외부로 표시하는 표시부(1)로 구성된다.
제2도는 제1도의 부분별 상세 회로도로서, 이에 도시된 바와 같이 반도체 테스트 시작을 조작하는 스위치(S1)와, 그 스위치(S1)의 조작으로 인해 구동되는 트랜지스터(TR1)의 그 트랜지스터(TR1)의 구동에 의해 전원전압(Vcc)을 인가 받아 점등되는 램프(L)와, 시스템 전체를 제어하여 구동하는 중앙처리장치(2)로 구성된다.
이와 같이 구성된 종래의 반도체 테스트 장치의 동작과정 및 문제점을 설명하면 다음과 같다.
프로브 장비인 테스트 용기(6)에 웨이퍼(5)를 담은 이송기를 놓는다. 이는 테스트 시스템과의 인터페이스에 의하여 웨어퍼(5)를 물림쇠(4)위에 놓고 셀(cell)을 하나씩 하나씩 테스트한후 웨이퍼(5)를 빈테스트 용기(6')의 이송기에 놓는다. 이때 프로브는 테스트 시스템의 명령을 받아 불량 셀에 잉크를 찍어 표시하며 이상태들을 표시부(1)를 통해 외부로 표시한다.
이 과정중 테스트 용기(6)의 웨이퍼(5) 존재 유무 테스트를 상세히 설명하면 다음과 같다.
테스트 시스템이 정상적인 운행을 할 수 있도록 모든 조건을 만족시켜준 후 제1도의 스위치(S1)를 단락시키면 이송기는 밑으로 내려가며 스위치(S2)를 조작하면 이송기는 뒤로 올라간다. 이때 스위치(S2)의 동작은 하단의 웨이퍼 센서(7)가 웨이퍼(5)가 있음을 감지할때 까지 하강한후 웨이퍼(5)가 감지되면 이동을 중지하고, 트랜지스터(TR1)를 구동시켜 렌즈(L1)를 점등시킨다.
가동 테스트시에는 상기의 과정이 연속적으로 이루어지며 테스트 용기(6)는 웨이퍼(5)를 한장씩 할 수 있도록 최하단의 웨이퍼(5)가 물림쇠(4)에 의해 이동되면 바로 위에 웨이퍼(5)가 이동될 수 있도록 0.8cm씩 하단으로 움직이면, 이를 중앙처리장치(2)는 웨이퍼(5)가 존재하고 있음을 하단의 웨이퍼 센서(7)를 통해 인식한다.
이상에서 설명한 바와 같이 동작하는 종래의 반도체 테스트 장치는 기기의 정밀성의 노후와, 먼지등으로 인한 센서의 오동작 또는 조작하는 사람에 의한 스위치의 오조작 등의 여러 오차로 인해 웨이퍼 센서가 웨이퍼를 감지하지 못하면 프로브 시스템은 에러를 발생시키고 작업의 진행을 전면 중단시킨다.
이 에러의 발생시 스타트 스위치를 한번 단락시켜주면 정상적인 동작이 가능하나 사람이 없는 상태에서는 전체 시스템이 중단되어 생산성을 저하시키는 문제점이 있었다.
본 고안은 상기와 같은 문제점을 감안하여 반도체 프로브 테스트의 에러가 발생하여 전체 시스템이 중단될때 이 에러를 이용하여 스위치를 조작함으로써 시스템이 계속적으로 동작할 수 있게 하여 생산성을 향상하고자 한다.
제3도는 본 고안의 반도체 프로브 테스트 장치 구성도로서, 이에 도시한 바와 같이 여러 단위 공정을 통해 제조되어 정불량으로 테스트 되는 웨이퍼(5)와, 그 웨이퍼(5)의 기본셀을 테스트하고 이동시키는 물림쇠(4)와, 그 물림쇠(4)의 이동에 따라 웨이퍼(5)를 이송받아 저장하고자 하는 빈 테스트 용기(6')와, 웨이퍼(5)를 저장하며 그 웨이퍼(5)의 존재 유무를 웨이퍼 센서(7)로 인식하여 중앙처리장치(2)에 인가하는 테스트 용기(6)와, 웨이퍼(5)를 테스트하는 등의 과정을 외부로 표시하는 표시부(1)와, 상기의 전체 시스템을 제어하여 정상적인 동작이 가능하도록 하며 시스템에 에러가 발생하는지를 감지하여 에러 발생시 이를 피드백부(3)에 인가하는 중앙처리장치(2)와, 그 중앙처리장치(2)로 부터 시스템에 발생하는 에러를 인가받아 이를 상기 웨이퍼(5)를 테스트 하고자하는 빈 테스트 용기(6')와 웨이퍼(5)를 저장하고 있는 테스트 용기(6)의 스위치(S1)(S2)를 제어하여 에러 발생시에도 정상적인 동작이 가능하도록 하는 피드백부(3)로 구성한다.
한편, 제4도는 제3도인 본 고안의 반도체 프로브 테스트 장치중 피드백부의 상세 회로도로서, 이에 도시한 바와 같이 중앙처리장치(2)의 에러 출력단자(E1)는 디플립플롭(DFF1)의 클럭단자(CK)에 접속됨과 아울러 인버터(I1)를 통해 그 디플립플롭(DFF1)의 프리세트 단자(PR)에 접속되고, 그 디플립플롭(DFF1)의 출력단자(Q)는 스위치(S1) 및 상기 중앙처리장치(2)에 접속된 트랜지스터(TR1)의 베이스에 접속되며, 그 트랜지스터(TR1)의 콜렉이후 에러가 존재하지 않은 경우는 중앙처리장치(2)에서 상기 피드백부(3)에 저전위신호를 인가하여 그의 디플립플롭(DFF1)을 프레세트 시킴으로써 그 디플립플롭(DFF1)의 출력단자(Q)에 고전위신호가 출력되고, 이에 따라 계속해서 반도체 프로브 테스트 기능을 수행할 수 있으며 에러신호를 소프트 웨어적으로 변형하여 같은 효과를 기대할 수 있다.
이상에서 상세히 설명한 바와 같이 본 고안은 반도체 프로브 테스트시 에러가 발생할 경우 이를 이용하여 스위치를 단락시킴으로 인해 계속적으로 정상적인 테스트 기능을 수행할 수 있게 하므로 생산시 자동화가 가능하여 생산성을 향상시키는 효과가 있다.

Claims (1)

  1. 반도체 테스트 장치의 동작 제어를 위한 중앙처리장치의 에러 출력단자를 디플립플롭의 클럭단자에 접속함과 아울러 인버터(I1)를 통해 그 디플립플롭의 프리세트단자에 접속하고, 그 디플립플롭의 입력단자에 접지신호가 인가되게 접속한 후 그의 출력단자를 상기 중앙처리장치의 출력신호 및 스위치의 단락에 의해 도통제어를 받는 트랜지스터의 베이스에 공통 접속하여 구성된 것을 특징으로 하는 반도체 테스트 장치.
KR92013469U 1992-07-21 1992-07-21 반도체 테스트 장치 KR960003843Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92013469U KR960003843Y1 (ko) 1992-07-21 1992-07-21 반도체 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92013469U KR960003843Y1 (ko) 1992-07-21 1992-07-21 반도체 테스트 장치

Publications (2)

Publication Number Publication Date
KR940004353U KR940004353U (ko) 1994-02-24
KR960003843Y1 true KR960003843Y1 (ko) 1996-05-09

Family

ID=19337088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92013469U KR960003843Y1 (ko) 1992-07-21 1992-07-21 반도체 테스트 장치

Country Status (1)

Country Link
KR (1) KR960003843Y1 (ko)

Also Published As

Publication number Publication date
KR940004353U (ko) 1994-02-24

Similar Documents

Publication Publication Date Title
KR960013678B1 (ko) 피가공물 자동 검사 시스템
US4816730A (en) Autosampler
US3806800A (en) Method and apparatus for determining the location of electrically conductive members on a structure
CN106154134B (zh) 一种晶闸管四象限触发特性参数测试装置
KR960003843Y1 (ko) 반도체 테스트 장치
CN211979083U (zh) 一种用于无功补偿装置的测试装置
CN104198871B (zh) 一种电子器件测试仪及其测试方法
CN211905577U (zh) 一种芯片测试探针装置
CN110385271B (zh) 自动化控制实验装置的平面台架和自动化控制实验装置
KR0120529B1 (ko) 소형 lcd 모듈 테스트장치
JPS61276003A (ja) 電子機器の制御装置
JP2021174879A (ja) 基板作業システム、基板作業ライン用の電源スイッチおよび基板作業ラインの電源管理方法。
JP2530664B2 (ja) 電子回路モジュ―ルの試験方法
CN218727435U (zh) 一种用于测试电容笔pcba功耗和功能的检测设备
JPH08292230A (ja) Icの電気特性測定装置およびその方法
JPH11186349A (ja) ウェハバーンイン装置
US3971204A (en) Circuit for driving a DC motor for a clock
CN210741823U (zh) 直线型开关寿命测试装置
KR950012914B1 (ko) 본드점의 극성설정장치
KR950002821Y1 (ko) 설비 가동시간 기록장치
JPH11121996A (ja) 基板サポートピンの配設方法およびその配設装置
KR0119771Y1 (ko) 롬 테스트회로
JPH0553931A (ja) 記憶装置
JPS5923941B2 (ja) 加工間隙制御方法及び装置
JPS63246686A (ja) 半導体装置のテスト装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee