KR960003528B1

KR960003528B1 - 전류원회로

Info

Publication number: KR960003528B1
Application number: KR1019930011156A
Authority: KR
Inventors: 히데히코 아오키
Original assignee: 가부시키가이샤 도시바; 사토 후미오
Priority date: 1992-06-19
Filing date: 1993-06-18
Publication date: 1996-03-14
Also published as: JP2825396B2; KR940001165A; JPH066147A; US5402011A

Abstract

내용 없음.

Description

전류원회로

제1도는 본 발명의 제1실시예를 나타낸 회로구성도.

제2도는 본 발명의 제1실시예의 전류특성을 나타낸 도면.

제3도는 본 발명의 제2실시예를 나타낸 회로구성도.

제4도는 본 발명의 제3실시예를 나타낸 회로구성도.

제5도는 본 발명의 제4실시예를 나타낸 회로구성도.

제6도는 본 발명의 제5실시예를 나타낸 회로구성도.

제7도는 본 발명의 제6실시예를 나타낸 회로구성도.

제8도는 종래의 미소전류원을 나타낸 회로구성도.

제9도는 종래의 미소전류원의 전류특성을 나타낸 도면.

제10도는 종래의 미소전류원을 나타낸 회로구성도.

제11도는 종래의 미소전류원의 전류특성을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

Qi : 트랜지스터 또는 PN접합 다이오드 Ii : 정전류원회로

[산업상의 이용분야]

본 발명은 전류원회로에 관한 것으로, 특히 바이폴라 집적회로에 사용되는 미소전류원회로에 관한 것이다.

[종래의 기술 및 그 문제점]

종래 널리 사용되고 있는 미소전류원회로를 제8도에 나타내었다. 이것은 기본적인 전류미러(current mirror)인데, 입출력 간에는 이미 알려져 있는 바와 같이

I_in=I_outㆍexp(I_outㆍR/V_r) …………… (1)

(V_T= kT/q)

V_T; 열전압, k ; 볼츠만정수, T ; 접합온도[℃], q ; 전자의 단위전하라는 관계가 있다. 예컨대 10μA의 입력전류로 부터 0.1μA의 출력전류를 얻으려고 하면, R = 1.2MΩ으로 할 필요가 있는데, 이것은 IC에 내장하기에는 너무 고저항이다. 또 식을 보아서 알 수 있는 바와 같이, 입출력관계는 선형적인 관계로는 되어 있지 않고, 또 저항의 온도계수를 0으로 해도 온도의존성이 있다. 이 상태를 제9도에 나타내었다.

또, 제10도의 회로도 널리 사용되는 회로로, 이 경우의 입출력관계는

I_out=I_inㆍexp(-I_inㆍR/V_r) …………… (2)

로 된다. 10μA의 입력전류로 부터 0.1μA의 출력전류를 얻으려고 하면, R = 12kΩ으로 되어 제8도의 경우와 같이 특별한 고저항이 필요한 이유는 없다. 그렇지만, 입출력관계는 제11도와 같이 단조증가로도 되어 있지 않아서, 실제로 미소전류원으로서 사용하는 영역에서는 입력전류가 증가하면 출력전류는 감소하는 관계에 있다.

또 R에서의 전압강하가 커지고 Q₁이 포화상태로 들어가면, (2)식은 성립하지 않게 된다. 더욱이, 당연한 것으로서 저항의 온도계수를 0으로 해도 온도의존성이 있다.

이상와 같이, 제8도의 종래회로에서는 미소저류원회로를 실현하고자 하면, IC에 내장하기에는 너무 큰 고저항을 사용하기 때문에, 대폭적인 칩사이즈의 증가를 초래하여 비용상승의 원인으로 되고, 또 정밀도도 취할 수 없게 된다. 이것을 회피하기 위한 제10도의 종래회로에서는 입력전류가 증가하면 출력전류는 감소하는 관계에 있고, 입력전류의 변화에 대한 출력전류의 변화가 카서 트랜지스터가 포화 상태로 들어갈 가능성이 있다.

더욱이, 제8도 및 제10도의 회로에 공통하는 결점으로서, 입출력관계가 선형적인 관계가 아니므로, 입력전류에 비례하는 출력전류를 얻을 수 없다는 결점이 있다. 또 온도특성을 갖기 때문에, 온도가 변화하면 출력전류도 변화한다는 결점이 있다.

[발명의 목적]

본 발명은 상기와 같은 점을 감안해서 이루어진 것으로, 저항을 사용하지 않아 입력전류와 출력전류가 선형적인 관계에 있고, 그 관계가 온도특성을 갖지 않도록된 미소전류원회로를 제공하고자 함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위해 본 발명에서는, 제1, 제2트랜지스터로 이루어진 차동증폭회로와, 기준전위와 상기 제1트랜지스터의 베이스와의 사이에 접속된 적어도 하나의 PN접합을 포함하는 제1레벨시프트회로, 상기 기준전위와 상기 제2트랜지스터의 베이스와의 사이에 접속되고 상기 제1레벨시프트회로의 PN접합의 단수와 같은 단수의 PN접합을 포함하는 제2레벨시프트회로, 상기 제1트랜지스터의 베이스에 접속되어 상기 차동증폭회로에 흐르는 전류에 비례하는 전류를 흘리는 제1정전류원회로 및, 상기 제2트랜지스터의 베이스에 접속되어 상기 차동증폭회로에 흐르는 전류에 비례하는 전류를 흘리는 제2정전류원회로를 구비하고, 상기 제1레벨시프트회로의 PN접합에 흐르는 전류의 전류밀도와 상기 제2레벨시프트회로의 PN접합에 흐르는 전류의 전류밀도가 다르며, 상기 제1트랜지스터의 콜렉터를 출력으로 하는 것을 특징으로 하는 전류원회로를 제공한다.

또, 상기 제1레벨시프트회로의 PN접합의 단수가 복수단인 것을 특징으로 하는 전류원회로를 제공한다.

또, 상기 제1레벨시프트회로의 PN접합에 흐르는 전류의 전류밀도가 상기 제2레벨시프트회로의 PN접합에 흐르는 전류의 전류밀도보다도 큰 것을 특징으로 하는 전류원회로를 제공한다.

또, 상기 제1트랜지스터의 에미터면적과 상기 제2트랜지스터의 에미터면적이 다른 것을 특징으로 하는 전류원회로를 제공한다.

[작용]

상기와 같이 구성된 본 발명에 있어서는, 제1레벨시프트회로와 제2레벨시프트회로에 흐르는 전류의 전류밀도의 차를 이용하여 차동증폭회로의 2개의 바이폴라 트랜지스터의 베이스인가전압에 차이를 내고, 그에 따라 바이폴라 트랜지스터의 콜렉터전류를 제어한다. 이와 같이 하면 온도에 의존하지 않고 차동증폭회로에 흐르는 전류에 비례하는 전류를 흘리는 전류원회로를 얻을 수 있게 된다. 더욱이, 전류밀도를 크게 변화시킴으로써, 미소전류원회로로 할 수 있게 된다.

[실시예]

이하, 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.

본 발명의 실시예를 제1도에 나타낸다. 기준전위(V_BIAS)에 트랜지스터(Q₁)의 베이스가 접속되고, Q₁의 에미터에 Q₃의 베이스가 접속되며, Q₃의 에미터에 Q₅의 베이스가 접속되는 방식으로 Q_2M-1까지 M개의 트랜지스터의 달링톤접속으로 되어 있다(M은 1 이상의 정수). 마찬가지로 기준전위(V_BIAS)에 트랜지스터(Q₂)의 베이스가 접속되고, Q₂의 에미터에 Q₄의 베이스가 접속되며, Q₄의 에미터에 Q₆의 베이스가 접속되는 방식으로 Q_2M까지 M개의 트랜지스터의 달링톤접속으로 되어 있다. 또 트랜지스터(Q_2M-1)의 베이스는 Q_2M-1의 에미터에 접속되고, Q_2M-2의 베이스는 Q_2M의 에미터에 접속되어 있다. Q_2M-1의 에미터는 L개의 다이오드(Q_2M-3∼Q_2M-2L-1)를 매개해서, 또 Q_2M-2의 에미터는 L개의 다이오드(Q_2M-4∼Q_2M-2L-2)를 매개해서 전류원(I_in)에 접속되어 있다(L은 0 이상의 정수). Q₁, Q₂, Q₃, Q₄, …, Q_2M-1, Q_2M의 각 에미터에는 I_in에 비례하는 전류원 I₁, I₂, I₃, I₄, …, I_2M-1, I_2M이 접속되어 있고, 각각의 비례정수는 k₁, k₂, k₃, k₄, …, k_2M-1, k_2M로 되어 있다. 또 Q₁, Q₂, Q₃, Q₄, …, Q_2M-1, Q_2M-2의 트랜지스터 및 Q_2M-3, Q_2M-4, …, Q_2M-2L-1, Q_2M-2L-2의 다이오드의 에미터면적비는 각각 N₁, N₂, N₃, N₄, …, N_2M-1, N_2M-2및 N_2M-3, N_2M-4, …, N_2M-2L-1, N_2M-2L-2로 되어 있다.

이하, 이 회로의 동작을 설명한다. V_BE(Q₁)∼V_BE(Q₃)∼…∼V_BE(Q_2M-1)∼VF(Q_2M-3)∼…∼V_BE(Q_2M-2L-1)∼V_BE(Q_2M-2L-2)∼…∼VF(Q_2M-4)∼V_BE(Q_2M+2)∼…∼V_BE(Q₄)∼V_BE(Q₂)의 루프로 전압의 식을 세우면, V_BE= V_Tln(I_C/NI_S)로 표현된다(V_T: 열전압, I_C: 콜렉터전류, N : 에미터면적비, I_S: 콜렉터포화전류)는 점에서,

로 된다. 한편,

이므로, (1)∼(4)식으로 부터 I_out에 대해 구하면,

단, 여기서

이다.

미소전류원으로 하기 위해서는 (5)식의 1/{1+(Nk)^1/(L+1)}이 1보다도 충분히 작은 값으로 설정되는 것이 필요하지만, (6), (7)식으로 부터 N과 k를 1보다도 큰 값, 예컨대 100이나 1000으로 설정하는 것은 충분히 가능한 것이고, 또 L은 현실의 회로에서는 크게해도 10 이하이기 때문에, 1/{1+(Nk)^1/(L+1)}은 1보다도 충분히 작은 값으로 된다.

또, (5)식을 살펴보면 알 수 있는 바와 같이, 입력전류(I_in)와 출력전류(I_out)의 관계는 선형적이고, 비선형항목은 들어 있지 않다. 또 저항이나 온도에는 전혀 의존하지 않는다는 것도 알 수 있다. 이 회로의 입출력특성은 제2도와 같이 된다.

제3도는 제1도에 있어서 M=1, L=0으로 한 경우의 회로로서, 가장 간단한 회로이다. 여기서, Q₁∼Q₈의 에미터면적비가 N₁∼N₈로 되어 있고, N₆=N₈=1로 하면 I_C(Q₆)=I_in이므로, (5), (6)식에 M=1, L=0을 대입해서,

로 된다. N₆=N₈=1로 했으므로, k₁, k₂에 관해서는 k₁=N₅, k₂=N₇이기 때문에, (7-1)식으로 부터

k=N₅/N₇…(7-1')

이다. 이상으로 부터 이들 식을 종합해 보면,

(단, N₆=N₈=1)

로 된다. 예컨대, N₁=N₃=N₆=N₇=N₈=1, N₂=N₄=N₅=10으로 하면, I_out=(1/1001)I_in으로 되어 출력전류(I_out)는 입력전류(I_in)의 1/1001의 크기의 전류가 출력되게 된다. 이것은, 출력전류가 입력전류에 정비례하는 것으로 되어 저항의존성이나 온도의존성이 없다는 것을 의미하는 것이다.

제4도는 제3도와 마찬가지로 M=1, L=0의 경우이지만, 제3도에서의 트랜지스터(Q₁, Q₂)를 다이오드로 한 경우이다. 기본적인 동작은 제1도의 경우와 완전히 동일한 바, 이 경우에도 Q₁∼Q₈의 에미터면적비가 N₁∼N₈이고 N₆=N₈=1로 되어 있다고 하면, 제3도와 경우와 마찬가지로 (8)식이 성립한다.

또한, 여기서는 Q₁, Q₂를 모두 다이오드로 하고 있지만, 한 쪽만 다이오드로 하는 것도 가능하다. 예컨대, Q₁만을 다이오드로 하고 Q₂를 트랜지스터로 하는 경우, Q₂의 에미터는 Q₄의 베이스에, Q₂의 베이스는 Q₁의 애노드에, Q₂의 콜렉터는 전원 단자(Vcc)에 접속시키면 된다. 이 경우에도 (8)식이 성립하는 것은 당연하다.

제5도는 제4도의 회로의 Q₁, Q₂의 다이오드의 극성의 접속을 반대로 한 것으로, 전류는 상측으로 부터 유입되고 있다. 이 회로에서도 제3도, 제4도에 대응하는 소자번호는 그대로 붙이고 있다. 또 Q₁∼Q₁₀의 에미터면적비는 N₁∼N₁₀으로 되어 있는 것으로 한다.

여기서, V_BE(Q₁)∼V_BE(Q₃)∼V_BE(Q₄)∼V_BE(Q₂)의 루프로 전압의 식을 세우면,

로 된다. 한편,

이므로, (9), (10)식으로부터 N₆=N₈=1로 하여 I_out에 대해 구하면,

로 된다. (11)식을 (8)식과 비교하면 알 수 있듯이, (11)식은 (8)식과 다르지만 형태는 동일함으로, 동일한 효과도 기대할 수 있다.

제6도는 M=2, L=0으로 한 경우의 예이다. 여기서, Q₁~Q₁₁의 에미터면적비가 N₁~N₁₁로 되어 있고, N₈=N₁₁=1로 하면 I_C(Q₈)=I_in이므로, (5), (6)식에 M=2, L=0을 대입해서,

로 된다. N₈=N₁₁=1로 했으므로, k₁∼k₄에 관해서는 k₁=k₃=N₇, k₂=k₄=N₉이기 때문에, (7-2)식으로 부터

이다. 이상으로부터 이들 식을 종합해 보면,

(단, N₈=N₁₁=1)

로 된다. 예컨대, N₁=N₃=N₅=N₈=N₉=N₁₁=1, N₂=N₄=N₆=N₇=4로 하면 I_out=(1/1025)I_in으로 되어 출력전류(I_out)는 입력전류(I_in)의 1/1025의 크기의 전류가 출력되게 된다. 당연히 저항의존성이나 온도의존성은 없다.

제7도는 M=3, L=1로 한 경우의 예이다. 여기서, Q₁∼Q₁₅의 에미터면적비가 N₁∼N₁₅로 되어 있고, N₁₃=N₁₅=1로 하면 I_C(Q₁₃)=I_in이므로, (5), (6)식에 M=3, L=1을 대입해서,

로 된다. N₁₃=N₁₅=1로 했으므로, k₁∼k₆에 관해서는 k₁=k₃=N₁₁, k₅=k₁₂, k₂=k₄=k₆=N₁₄이기 때문에, (7-3)식으로부터

이다. 이상으로부터 이들 식을 종합해보면,

(단, N₁₃=N₁₅=1)

로 되어, I_out과 I_in의 관계는 에미터면적비만으로 결정되고, 저항이나 온도에는 의존하지 않게 된다.

본 실시예에서의 차동증폭회로는 트랜지스터(Q₇, Q₈)의 에미터에 접속된 다이오드(Q₉, Q₁₀)를 포함한다. 이것도 특허청구의 범위에 포함되는 것은 말할 필요도 없다.

한편, 본 발명의 특허청구의 범위의 각 구성요건에 병기한 참조부호는 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명의 기술적 범위를 도면에 도시된 실시예에서 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상에서 설명한 바와 같이 본 발명에 의하면, 입력전류와 출력전류의 관계가 입출력전류나 저항 혹은 온도에는 전혀 의존하지 않고 트랜지스터의 면적비만으로 결정되는 전류원회로를 실현할 수 있게 된다. 또 입출력전류의 관계는 선형적이므로, 입력전류에 비례하는 전류를 얻을 수 있게 된다. 더욱이, 이것은 입력전류가 바이어스전류와 전류변화분으로 되어 있을 때에도 성립함으로, 선형성이 우수한 전류감쇠기(current attenuator)로서 사용할 수 있게 된다.

Claims

제1, 제2트랜지스터(Q_2M+1, Q_2M+2)로 이루어진 차동증폭회로와, 기준전위(V_BIAS)와 상기 제1트랜지스터(Q_2M+1)의 베이스와의 사이에 접속된 적어도 하나의 PN접합을포함하는 제1레벨시프트회로(Q₁, Q₃, Q₅, …, Q_2M-1), 상기 기준전위와 상기 제2트랜지스터(Q_2M+2)의 베이스와의 사이에 접속되고 상기 제1레벨시프트회로의 PN접합의 단수와 같은 단수의 PN접합을 포함하는 제2레벨시프트회로(Q₂, Q₄, Q₆, …, Q_2M), 상기 제1트랜지스터(Q_2M+1)의 베이스에 접속되어 상기 차동증폭회로에 흐르는 전류에 비례하는 전류를 흘리는 제1정전원회로(I_2M-1) 및, 상기 제2트랜지스터(Q_2M+2)의 베이스에 접속되어 상기 차동증폭회로에 흐르는 전류에 비례하는 전류를 흘리는 제2정전류원회로(I_2M)를 구비하고, 상기 제1레벨시프트회로의 PN접합에 흐르는 전류의 전류밀도와 상기 제2레벨시프트회로의 PH접합에 흐르는 전류의 전류밀도가 다르며, 상기 제1트랜지스터(Q_2M+1)의 콜렉터를 출력으로 하는 것을 특징으로 하는 전류원회로.
제1항에 있어서, 상기 제1레벨시프트회로의 PN접합의 단수가 복수단인 것을 특징으로 하는 전류원회로.
제1항에 있어서, 상기 제1레벨시프트회로의 PN접합에 흐르는 전류의 전류밀도가 상기 제2레벨시프트회로의 PN접합에 흐르는 전류의 전류밀도보다도 큰 것을 특징으로 하는 전류원회로.
제1항에 있어서, 상기 제1트랜지스터(Q_2M+1)의 에미터면적과 상기 제2트랜지스터(Q_2M+2)의 에미터 면적이 다른 것을 특징으로 하는 전류원회로.