KR960009902B1 - 디지탈 오디오 적외선 수신기의 에러 처리 회로 - Google Patents

Abstract

요약없슴

Description

디지탈 오디오 적외선 수신기의 에러 처리 회로

제1도는 종래의 에러 처리회로 블럭도.

제2도는 제1도의 각부 동작파형도.

제3도는 본 발명에 의한 에러 처리 회로 블럭도.

제4도는 제3도의 실시회로 상세도.

제5도는 제3도의 각부 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 초기 지연부2 : 연속 지연부

3 : 연속 지연 리세트부5 : 신호 동기부

4, 6 : 논리-AND 게이트7 : D/A 변환부

11, 13, 22 : 인버터12,21 : 타이머

31 : MMV(Monostable Multi Vibrator)

51 : D-플립플롭S1 : 에러신호

S2 : 좌우 채널 분리 신호S3 : 디지탈 데이터 입력신호

S4 : 디지탈 데이터 출력신호

본 발명은 적외선을 전송 매체로 하여 디지탈 오디오 신호를 수신하는 상태에서 노이즈에 의해 에러가 발생되는 경우 일정시간 동안 무신호를 출력시켜 아날로그 오디오 신호로의 변환시 에러에 의한 잡음을 제거하는데 적당하도록 하는 디지탈 오디오 적외선 수신기의 에러처리 회로에 관한 것이다.

종래의 에러처리 회로는 도면 제1도와 같이 저항 및 콘덴서 등으로 이루어져 에러 발생시 임의 시간동안 논리 0 값을 출력하는 지연부(1)와, 지연부(1)의 에러 검출 디지탈 데이터 입력(DATA-IN)을 차단시키기 위한 논리-AND게이트(6)와, 디지탈 데이터 출력(DATA-OUT) 값을 아날로그 오디오 신호로 변환시키기 위한 D/A 변환부(7)로 구성되어 있다.

이러한 종래 기술의 동작은 도면 제2도와 같이 어느 시점에서 (가)파형과 같은 에러 신호가 발생되면 지연부(1)에서 (다) 파형과 같이 임의시간 동안 논리 0 신호가 출력되어 (나)파형과 같은 전체 디지탈 오디오 데이터 중 일부분의 데이터가 논리-AND 게이트(6)를 통해 (라) 파형과 같이 차단되어 D/A변환부(7)에 입력되도록 되어 있다.

그러나, 상기와 같은 종래 기술에서는 지연부(1)의 출력은 에러발생시 임의 시간 동안 논리 0를 내보내기 때문에 논리-AND 게이트(6)의 디지탈 오디어 데이터 출력(DATA-OUT) 값은 16비트 데이터의 경우 16비트 미만의 데이터가 출력되는 오류를 발생하게 되어 D/A 변환 결과 충격성이 잡음이 발생하게 되는 문제점이 있었으며, 또한 지연부의 동작이 저항 및 콘덴서의 충방전에 의해 이루어지기 때문에 지연부출력의 상승에지에 대해서는 노이즈가 발생하게 되고, 따라서, 입력되는 디지탈 오디어 데이터(제2도(나))가 존재하는 구간에서 지연부(1)의 출력신호가 하이레벨로 세트되어 원래의 데이터가 변형되어, (제2도 (라)의 오류 발생 부분)D/A변환부(7)에 입력되는 경우가 발생하게 되어 오류를 야기시키는 문제점이 지적된다.

본 발명은 상기와 같은 종래 기술의 문제점을 해소하기 위해, 입력 데이터에 정확하게 동기된 데이터 차단 신호를 만들어 연속 발생되는 에러에 의한 노이즈를 제거하고 출력 데이터의 오류를 방지하는데 목적을 두는 디지털 오디오 적외선 수신기의 에러처리 회로를 제공하고자 한 것으로서, 이하 본 발명을 첨부도면에 의해 상세히 설명하면 다음과 같다.

제3도는 본 발명에 의한 에러 처리회로 블럭도로서, 도면에 도시된 바와 같이 처음 발생되는 에러신호(S1)를 검출하여 일정시간동안 지연신호를 만들기 위한 초기지연부(1)와, 초기 에러발생 이후 연속되어 발생되는 에러 신호를 검출해 내여 최종 신호에 대해 일정시간의 지연신호를 만들기 위한 연속 지연부(2)와, 연속 발생되는 에러신호에 의해 상기 연속지연부(2)를 리세트시키기 위한 연속 지연 리세트부(3)와, 상기 초기지연부(1)와 연속지연부(2) 출력을 논리곱하여 연속되는 에러를 고려한 지연신호를 발생시키는 제1논리-AND게이트(4)와, 좌우채널 분리 신호(S2)에 상기 논리-AND 게이트 지연 신호를 동기시키기 위한 신호동기부(5)와, 이 신호동기부의 최종 지연 신호에 의해 디지탈 데이터 입력신호(S3)를 제어하기 위한 제2논리-AND 게이트(6)와, 디지탈 데이터를 아날로그로 변환 출력하기 위한 D/A 변환부(7)로 구성하여 에러발생시 일정 시간동안 논리 0 레벨의 데이터 값을 출력하며 일정시간 경과후에는 디지탈 오디오 데이터를 정확히 동기시켜 출력시키므로 충격성의 잡음을 발생시키지 않도록 한 것이다.

제4도는 본 발명에 의한 상기 에러처리 회로의 각 블럭 실시예를 나타낸 것으로서, 도면에 도시된 바와같이, 초기지연부(1)는 에러신호를 반전입력시키는 인버터(11)와 시정수 소자인 저항(R1) 및 콘덴서(C1)(C2)로 주변회로가 구성되는 타이머(12)와 이 타이머 출력을 반전출력시키는 인버터(13)로 구성되며, 연속 지연부(2)는 시정수 소자인 저항(R3)과 콘덴서(C3)(C4)로 주변회로가 구성되는 타이머(21)와 이 타이머 출력을 반전 출력시키는 인버터(22)로 구성되고, 연속 지연 리세트부(3)는 저항(R3)과 콘덴서(C5)로 주변회로가 구성되는 리트리거블모노스테이블 멀티 바이브레이터(MMV ; 31)으로 구성되며, 신호동기부(5)는 좌, 우 채널 분리 신호가 클럭(CLK)단자로 들어오는 D-플립플롭(51)로 구성된다.

이와 같이 구성되는 본 발명의 작용 및 효과는 다음과 같다.

도면 제5도의 각부 동작 파형도를 참고로 하여 (가)파형과 같은 에러신호 (S1)가 입력되면 초기지연부(1)에서는 에러신호의 초기 상승에지에서 구동되어 (나) 파형과 같이 일정시간 동안 논리 0 레벨의 신호를 출력하게 되고, 연속지연부(2)에서는 연속지연리세트부(3)로부터의 에러 상승에지 검출 신호를 받아 타이머(21)의 리세트 신호로 사용하므로 연속되는 에러 신호에 대해 (다) 파형과 같이 계속 리세트되며, 최종 에러신호에 대해 일정시간 논리 0 레벨의 신호를 출력하게 되므로 초기지연부(1)와 연속지연부(2)를 논리곱하는 제1논리-AND 게이트(4)의 출력은 (라) 파형과 같이 에러가 발생한 전체구간을 고려한 지연신호가 발생하며, 이는 신호동기부(5)의 (마) 파형과 같은 좌우 채널 분리신호(S2)에 동기되어 (바) 파형과 같이 최종의 지연 신호가 제2논리-AND 게이트(6)로 입력되어 (사)와 같은 데이터 입력신호(S3)와 합산되므로 에러발생에 대한 일정시간 이외의 구간에서는 (아) 파형과 같이 동기가 정확한 디지탈 오디오 데이터가 D/A 변환부(7)에 입력된다.

이상에서와 같이 본 발명은 디지탈 오디오 및 비디오 등 데이터 수신시 에러발생에 대해 입력 데이터와 정확히 동기된 데이터 차단 신호를 사용할 수 있으므로 데이터 비동기에 의한 자체 노이즈를 제거할 수 있을 뿐만 아니라 내부 노이즈에 의한 충격음 발생을 방지할 수 있는 유용함이 있다.

Claims (1)

1. 디지탈 입력신호에 대해 처음 발생되는 에러신호를 검출하여 일정시간동안 지연신호를 만들기 위한 초기지연부(1)와, 연속되어 발생되는 각 에러신호마다 출력 펄스를 형성시켜 연속지연부(2)를 리세트시키는 연속 지연리세트부(3)와, 초기 에러발생 이후 연속되어 발생되는 에러신호를 상기 연속 지연 리세트부의 출력펄스로 검출하여 최종 에러신호에 대해 일정시간 동안의 지연 신호를 만들기 위한 연속지연부(2)와, 상기 초기지연부(1)와 연속지연부(2)의 출력을 논리곱하여 연속되는 에러를 고려한 지연신호를 발생시키는 제1논리-AND 게이트(4)와, 좌, 우 채널 분리신호에 대해 상기 논리-AND 게이트 지연신호를 동기시켜 동기된 최종지연 신호를 발생시키는 신호동기부(5)와, 이 신호동기부 출력인 최종 지연 신호에 의해 디지탈 데이터 입력(DATA-IN)신호를 제어하는 제2논리-AND 게이트(6)와, 동기된 디지탈 데이터를 아날로그로 변환하는 D/A 변환부(7)로 구성하는 것을 특징으로 하는 디지탈 오디오 적외선 수신기의 에러 처리 회로.