KR960008146Y1 - Current source circuit - Google Patents
Current source circuit Download PDFInfo
- Publication number
- KR960008146Y1 KR960008146Y1 KR2019930020318U KR930020318U KR960008146Y1 KR 960008146 Y1 KR960008146 Y1 KR 960008146Y1 KR 2019930020318 U KR2019930020318 U KR 2019930020318U KR 930020318 U KR930020318 U KR 930020318U KR 960008146 Y1 KR960008146 Y1 KR 960008146Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- current
- mos transistor
- voltage
- resistance
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 10
- 238000011982 device technology Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using an operational amplifier as final control device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
요약없슴No summary
Description
제1도는 (가)는 종래의 엔모드 트랜지스터를 이용한 전류원 회로중 저항비를 이용한 회로도, (나)는 종래의 피모스 트랜지스터를 이용한 전류원 회로중 저항비를 이용한 회로도.1 is a circuit diagram using a resistance ratio in a current source circuit using a conventional N-mode transistor, (B) a circuit diagram using a resistance ratio in a current source circuit using a conventional PMOS transistor.
제2도의 (가)는 종래의 엔모스 트랜지스터를 이용한 전류원 회로중 캐스코드 형태로 연결된 회로도, (나)는 종래의 피모스 트랜지스터를 이용한 전류원 회로중 캐스코드 형태로 연결된 회로도.2A is a circuit diagram connected in cascode form of a current source circuit using a conventional NMOS transistor, and (B) is a circuit diagram connected in cascode form of a current source circuit using a conventional PMOS transistor.
제3도는 (가)는 본 고안 엔모스 트랜지스터를 이용한 전류원 회로도, (나)는 본 고안 피모스 트랜지스터를 이용한 전류원 회로도.3 is (a) a current source circuit diagram using the NMOS transistor of the present invention, and (b) a current source circuit diagram using the PMOS transistor of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 기준전압 발생부AMP1: 차동증폭기1: Reference voltage generator AMP 1 : Differential amplifier
M1: 모스트랜지스터R1: 저항M 1 : Most transistor R 1 : Resistance
본 고안은 전류원(current sorce)회로에 관한 것으로 특히, 모스트랜지스터의 소자기술에 의하여 조절하던 출력저항을 회로적으로 조절할 수 있게하여 정확한 전류를 발생 시킬수 있게 한 전류원 회로에 관한 것이다.The present invention relates to a current sorce circuit, and more particularly, to a current source circuit capable of generating an accurate current by controlling an output resistance controlled by a device technology of a MOS transistor.
제1도의 (가)는 종래의 엔모스 트랜지스터를 이용한 전류원 회로도중 저항비를 이용한 회로도로서 이에 도시한 바와같이 전원전압단(VDD)은 저항(R2)을 통하여 소스가 저항(R1)을 통해 접지된 모스트랜지스터(M1)의 드레인 접속되고, 모스트랜지스터(M1)(M2)의 게이트의 접속점은 모스트랜지스터(M1)의 드레인에 공통 접속되며, 모스트랜지스터(M2)의 소스는 접지측에 접속되어 구성된다.A first-degree (A) is the source resistance (R 1) through a power supply voltage terminal (V DD) has a resistance (R 2), as shown In a circuit using a resistance ratio of the current source circuit using a conventional NMOS transistor The drain connected to the ground of the MOS transistor (M 1 ) grounded through, the connection point of the gate of the MOS transistor (M 1 ) (M 2 ) is commonly connected to the drain of the MOS transistor (M 1 ), the MOS transistor (M 2 ) The source is configured to be connected to the ground side.
이와같이 구성된 종래회로의 전류발생량(I1, I2) 및 출력저항(RO)을 구해보면 다음과 같다.The current generation amount (I 1 , I 2 ) and the output resistance (R O ) of the conventional circuit configured as described above are as follows.
모스트랜지스터(M1)이 드레인에 전원전압(VDD)를 인가하면 전류(I1)는When the MOS transistor M 1 applies the power supply voltage V DD to the drain, the current I 1 is
(단, μs : 채널내의 전자이동도(Μs: Electron mobility in channel
Cox : 단위면적당 게이트 용량Cox: Gate capacity per unit area
VT: 문턱전압V T : Threshold voltage
W1: 모스트랜지스터(M1)의 게이트 폭W 1 : Gate width of most transistors (M 1 )
L1: 모스트랜지스터(M1)의 게이트 길이)L 1 : Gate length of the MOS transistor (M 1 )
가 되어, 식(1)과 식(2)을 연립하여 풀면 전압(VGS,M1) 및 전류(I1)를 구할 수 있고, 두개의 소스-게이트 접합부를 포함하는 루프에 대해 KVL을 적용하면,By solving equations (1) and (2) together, we can find the voltages V GS, M1 and currents I 1 , and applying KVL to a loop containing two source-gate junctions. ,
R1I1+ VGS,M1= R3I2+ VGS,M2------------------(3)R 1 I 1 + V GS, M1 = R 3 I 2 + V GS, M2 ------------------ (3)
가 되고, 전류(I2)는Becomes the current (I 2 )
가 되어 식(3) 및 식(4)를 연립하여 풀면 전압(VGS,M1) 및 전류(I2)를 구할 수 있으며 이때, 출력저항(RO)는When the equations (3) and (4) are combined and solved, the voltages ( VGS, M1 ) and currents (I 2 ) can be obtained, and the output resistance (R O ) is
RO=rO,M2(1+gm,M2R3)--------------(5)R O = rO, M2 (1 + gm, M2 R 3 ) -------------- (5)
(단,rO,M2: 모스 트랜지스터(M2)의 채널길이 변동에 의해 나타나는 드레인-소스간의 저항(Where rO, M2 : drain-source resistance caused by fluctuation in channel length of MOS transistor M 2 )
gm,M2: 상호 콘덕턴스로서 gm,M2= μs Cox () (VGS,M2-VT)2---(6)gm, M2 : mutual conductance gm, M2 = μs Cox ( ) (V GS, M2 -V T ) 2 --- (6)
가 도어 출력저항(RO)이 채널길이 변동에 의해 영향을 받는 다는 것을 알 수 있다.It can be seen that the door output resistance R O is affected by the channel length variation.
제1도 (나)의 종래의 피모스 트랜지스터를 이용한 전류원 회로중 저항비를 이용한 회로도의 전류발생량과 출력저항도 같은 방법으로 구할 수 있다.The current generation amount and output resistance of the circuit diagram using the resistance ratio in the current source circuit using the conventional PMOS transistor of FIG. 1B can also be obtained in the same manner.
한편, 제2도 (가)는 종래의 피모스 트랜지스터를 이용한 전류원 회로중 캐스코드 형태로 연결한 전류원 회로도로서 이에 도시한 바와같이 전원전압단(VDD)은 저항(R1)을 통해 모스트랜지스터(M1)의 드레인에 접속되고 모스트랜지스터(M1)(M3)의 게이트의 접속점은 모스트랜지스터(M1)의 드레인에 공통접속되며 상기 모스트랜지스터(M1)의 소스는 소스가 접지축과 접속된 모스트랜지스터(M2)의 드레인에 접속되고 모스트랜지스터(M2)(M4)의 게이트의 접속점은 모스트랜지스터(M2)의 소스는 모스트랜지스터(M4)의 드레인에 접속되고 상기 모스트랜지스터(M4)의 소스는 접지측과 접속되어 구성된다.FIG. 2A is a current source circuit diagram of a current source circuit using a conventional PMOS transistor connected in a cascode form. As shown therein, the power supply voltage terminal V DD is connected to a MOS transistor through a resistor R 1 . (M 1) is connected to the drain MOS transistor of (M 1) (M 3) the gate connection point MOS transistors (M 1) is connected in common to the drain of the MOS transistor (M 1) of the source is a source connected to ground axes of the and the MOS is connected to the drain of the transistor (M 2) MOS transistor connected (M 2) connection points of the gates of the (M 4) is a source of the MOS transistor (M 2) is connected to the drain of the MOS transistor (M 4) the The source of the morph transistor M 4 is connected to the ground side.
이와같이 구성된 종래 회로의 전류발생량(I1, I2) 및 출력저항(RO)을 구해보면 다음과 같다.The current generation amount (I 1 , I 2 ) and the output resistance (R O ) of the conventional circuit configured as described above are as follows.
모스트랜지스터(M1)의 드레인에 전원전압(VDD)을 인가하면 전류(I1)는When the power supply voltage V DD is applied to the drain of the MOS transistor M 1 , the current I 1 is
가 되어 (7), (8) 및 식(9)를 연립하여 풀면 전류(I1), 전압(VGS,M1) 및 전압(VGS,M2)를 구할 수 있다.If (7), (8) and equation (9) are combined and solved, current (I 1 ), voltage (V GS, M1 ) and voltage (V GS, M2 ) can be obtained.
이때, VGS,M2= VGS,M4---------------(10)Where V GS, M2 = V GS, M4 --------------- (10)
이므로 전류(I2)는Since current (I 2 ) is
가되어 식(10)과 식(11)을 연립하여 풀면 전류(I2)를 구할 수 있으며, 출력저항(RO)은 다음과 같다.When the equations (10) and (11) are combined to solve, the current (I 2 ) can be obtained, and the output resistance (R O ) is as follows.
RO= gm,M3ro3ro4+ro3+ro4 ---------------(12)R O = gm, M3 ro 3 ro 4 + ro 3 + ro 4 --------------- (12)
(단,ro3 :: 모스트랜지스터(M3)의 채널길이 변동에 의해 나타나는 드레인-소스간의 저항(However, ro 3 :: Drain-source resistance caused by fluctuation in channel length of the MOS transistor (M 3 )
ro4 :: 모스트랜지스터(M4)의 채널길이 변동에 의해 나타나는 드레인-소스간의 저항ro 4:: Drain-source resistance caused by fluctuation in channel length of morph transistor (M 4 )
gm,M3: 상호 콘덕턴스로서gm, M3 : as mutual conductance
gm,M3= μs Cox () (VGS,M3-VT)-----------(13)gm, M3 = μs Cox ( ) (V GS, M3 -V T ) ----------- (13)
이와같이 캐스코드 형태로 연결된 종래의 회로에서도 출력저항은 채널길이 변동에 의해 영향을 받음을 알수 있다.In the conventional circuit connected in cascode form as described above, it can be seen that the output resistance is affected by the channel length variation.
제2도 (나)의 종래의 피모스 트랜지스터를 이용한 전류원 회로중 캐스코드 형태로 연결된 회로도의 전류발생량과 출력저항도 같은 방법으로 구할 수 있다.The current generation amount and output resistance of the circuit diagram connected in cascode form among the current source circuit using the conventional PMOS transistor of FIG. 2B can also be obtained in the same manner.
이와같이 종래의 회로는 출력저항이 채널길이 변동에 의해 영향을 받음으로 종래의 회로를 사용하여 출력저항을 조절하려면 모스트랜지스터 소자기술에 의존해야만 되는 문제점이 있었다.As described above, the conventional circuit has a problem in that the output resistance is affected by the channel length variation, so that the output resistance can be adjusted by using the conventional circuit.
본 고안은 이러한 종래의 문제점을 해결하기 위하여 모스트랜지스터의 출력저항을 소자기술이 아닌 회로적으로 조절할 수 있게 하여 정확한 전류를 발생시킬수 있는 전류원 회로를 안출한 것으로 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention provides a current source circuit that can generate an accurate current by controlling the output resistance of the MOS transistor in a circuit rather than a device technology to solve this conventional problem, and will be described in detail with reference to the accompanying drawings. As follows.
제3도 (가)는 본 고안 엔모스 트랜지스터를 이용한 전류원회로도로서 이에 도시한 바와같이 일정한 전압을 출력하는 기준 전압 발생부(1)와, 상기 기준전압 발생부(1)에서 출력된 기준전압(VR)과 궤환전압(Vf)을 비교하여 그 차를 증폭하여 출력하는 차동증폭기(AMP1)와, 상기 차동증폭기(AMP1)의 출력에따라 출력전류(1)를 조절하는 모스 트랜지스터(M1)와, 상기 모스 트랜지스터(M1)에서 상기 차동증폭기(AMP1)로 궤환되는 전압(Vf)의 레벨을 설정해 주는 저항(R1) 으로 구성한다.3 (a) is a current source circuit diagram using the inventive NMOS transistor, and as shown therein, a reference voltage generator 1 for outputting a constant voltage and a reference voltage output from the reference voltage generator 1 V R ) and a differential amplifier (AMP 1 ) for comparing the feedback voltage (V f ) by amplifying and outputting the difference, and a MOS transistor for adjusting the output current (1) according to the output of the differential amplifier (AMP 1 ) ( M 1 ) and a resistor R 1 that sets the level of the voltage V f fed back from the MOS transistor M 1 to the differential amplifier AMP 1 .
이와같이 구성한 본 고안의 작용 및 효과에 대해 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured in this way as follows.
소정의 전압 (VDD, VGS)에 의해 모스 트랜지스터(M1)가 온상태이고 출력전류(I)가 흐르고 있는 정상상태에서 기준전압 발생부(1) 에서 출력된 기준전압(VR)과 출력전류(I)와의 관계식은 다음과 같다.The reference voltage V R output from the reference voltage generator 1 and the MOS transistor M 1 are turned on by the predetermined voltages V DD and V GS . The relation with the output current I is as follows.
VR = R1I----------------(14)VR = R1I ---------------- (14)
따라서, 정상상태보다 출력전류(I)가 증가하면 저항(R1)의 양단의 전압도 증가하고 상기 증가한 저항(R1)양단의 전압(Vf)은 상기 차동증폭기(AMP1)의 반전 입력단자(-)에 궤환 된다.Therefore, if the output current (I) increases also increase the voltage across the resistor (R 1) than the normal state and the increase of the resistance (R 1) a voltage (V f) across the inverting input of the differential amplifier (AMP 1) It is fed back to the terminal (-).
상기 전압(Vf)을 입력받은 차동증폭기(AMP1)는 이를 기준전압 발생부(1)에서 출력된 기준전압(VR)과 비교하여 그 차를 증폭하여 모스 트랜지스터(M1)의 게이트에 출력한다.The differential amplifier AMP 1 receiving the voltage V f is compared with the reference voltage V R output from the reference voltage generator 1 and amplifies the difference to the gate of the MOS transistor M 1 . Output
이때, 정상상태보다 궤환된 전압(Vf)이 증가한 상태이므로 상기 차동증폭기(AMP1)의 출력은 모스 트랜지스터(M1)의 게이트-소스간 역바이어스 전압을 증가시켜 결국 출력전류(I)는 감소한다.At this time, since the feedback voltage Vf is higher than the normal state, the output of the differential amplifier AMP 1 increases the reverse bias voltage between the gate and the source of the MOS transistor M 1 , so that the output current I decreases. do.
또한, 정상상태보다 출력전류(I)가 감소하면 저항(R1) 양단의 전압도 감소하고 상기 감소한 저항(R1)양단의 전압(Vf)은 차동증폭기(AMP1)의 반전입력단자(-)에 궤환 된다.In addition, the inverting input terminal of the output current (I) is reduced than the steady-state resistance (R 1) also reduced the voltage across and the decreased resistance (R 1) a voltage (V f) across the differential amplifier (AMP 1) ( -) Is fed back.
상기 전압(Vf)을 입력받은 차동증폭기(AMP1)의 이를 기준전압 발생부(1)에서 출력된 기준전압(VR)과 비교하여 그 차를 증폭하여 모스 트랜지스터(M1)의 게이트에 출력한다.The differential amplifier AMP 1 receives the voltage V f and compares it with the reference voltage V R output from the reference voltage generator 1 to amplify the difference to the gate of the MOS transistor M 1 . Output
이때, 정상상태보다 궤환되어진 전압(Vf)이 감소한 상태이므로 상기 차동증폭기(AMP1)의 출력은 모스 트랜지스터(M1)의 게이트-소스간 역바이어스 전압을 감소시켜 결국, 출력전류(I)는 증가한다.At this time, since the feedback voltage V f is reduced from the normal state, the output of the differential amplifier AMP 1 decreases the reverse bias voltage between the gate and the source of the MOS transistor M 1 , and eventually, the output current I Increases.
이와같이 저항(R1)양단에 흐르는 전류(I)의 전류(I)의 변화가 전압으로 환산되어 궤환된 전압(Vf)과 기준전압발생부(1)에서 출력된 기준전압(VR)을 비교하여 그 차를 증폭하여 출력하는 차동증폭기(AMP1)의 출력전압이 모스트랜지스터(M1)의 게이트-소스간 전압을 조절할 수 있어 결과적으로 출력전류(I)를 일정하게 유지할 수 있다.In this way, the change of the current I of the current I flowing across the resistor R 1 is converted into a voltage and fed back to the voltage V f and the reference voltage V R output from the reference voltage generator 1. In comparison, the output voltage of the differential amplifier AMP 1 that amplifies and outputs the difference can adjust the gate-source voltage of the MOS transistor M 1 , so that the output current I can be kept constant.
상기 식 (14)에서 전류(I)는In formula (14), the current I is
가 되고, 출력저항(RO)은 다음과 같다.The output resistance (R O ) is as follows.
RO= ro.M1(gm,M1R1AV,AMP1+ 1) ------------------(16)R O = ro.M1 (gm, M1 R 1 A V, AMP 1 + 1) ------------------ (16)
(단, ro,M1: 모스트랜지스터(M1)의 채널길이 변동에 의해 나타나는 드레인-소스간의 저항.(However, ro, M1 : Drain-source resistance caused by fluctuation in channel length of the MOS transistor M 1 ).
AV,AMP1: 차동증폭기(AMP1)의 전압이득A V , AMP 1 : Voltage gain of differential amplifier (AMP1)
gm,M1: 상호콘덕턴스gm, M1 : mutual conductance
제3도 (나)의 본 고안 피모스 트랜지스터를 이용한 전류원회로의 전류 및 출력저항도 기준전압은 차동증폭기의 반전입력단자에 입력하고 궤환전압은 비반전 입력단자에 입력하여 같은 방법으로 구할 수 있다.The reference voltage of the current and output resistance of the current source circuit using the inventive PMOS transistor of FIG. 3 (b) can be obtained by inputting the inverting input terminal of the differential amplifier and the feedback voltage to the non-inverting input terminal. .
이상에서 상세히 설명한 바와같이 본 고안은 모스트랜지스터 소자기술에 의존하던 출력저항의 조절을 회로적으로 조절할 수 있고 출력전류를 일정하게 유지할 수 있어 정확한 전류발생이 가능한 효과가 있다.As described in detail above, the present invention can control the output resistance, which was dependent on the MOS transistor device technology, and maintain the output current constant, so that accurate current generation is possible.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930020318U KR960008146Y1 (en) | 1993-10-05 | 1993-10-05 | Current source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930020318U KR960008146Y1 (en) | 1993-10-05 | 1993-10-05 | Current source circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012680U KR950012680U (en) | 1995-05-17 |
| KR960008146Y1 true KR960008146Y1 (en) | 1996-09-24 |
Family
ID=19365088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930020318U KR960008146Y1 (en) | 1993-10-05 | 1993-10-05 | Current source circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008146Y1 (en) |
-
1993
- 1993-10-05 KR KR2019930020318U patent/KR960008146Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012680U (en) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512817A (en) | Bandgap voltage reference generator | |
| US9715245B2 (en) | Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator | |
| US5200654A (en) | Trim correction circuit with temperature coefficient compensation | |
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US5744999A (en) | CMOS current source circuit | |
| KR0153545B1 (en) | Reference voltage generating circuit | |
| JP2592234B2 (en) | Semiconductor device | |
| KR100324452B1 (en) | Feedback Amplifier for Increased Adjusted Cascode Gain | |
| US6064267A (en) | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices | |
| JPH03114305A (en) | Current mirror circuit | |
| KR960019289A (en) | Voltage generator with compensation for changes in temperature | |
| US7042289B2 (en) | Transconductance control circuit of rail-to-rail differential input stages | |
| KR0141157B1 (en) | The circuit for reference voltage generating | |
| US5672993A (en) | CMOS current mirror | |
| KR950010335A (en) | Cascode circuit with high output impedance, capable of operating at low operating voltages | |
| KR920010237B1 (en) | Amplification circuit | |
| KR960008146Y1 (en) | Current source circuit | |
| JP3839651B2 (en) | Stabilized power circuit | |
| US20050140423A1 (en) | CMOS exponential function generating circuit with temperature compensation technique | |
| EP2467936B1 (en) | Circuit with reference source to control the small signal transconductance of an amplifier transistor | |
| JPH0774977B2 (en) | Voltage source | |
| US6538496B1 (en) | Low voltage, high impedance current mirrors | |
| US6400185B2 (en) | Fixed transconductance bias apparatus | |
| US4839577A (en) | Current-controlling circuit | |
| US5748030A (en) | Bias generator providing process and temperature invariant MOSFET transconductance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19931005 |
|
| UA0201 | Request for examination |
Patent event date: 19931005 Patent event code: UA02012R01D Comment text: Request for Examination of Application |
|
| UG1501 | Laying open of application | ||
| UG1604 | Publication of application |
Patent event code: UG16041S01I Comment text: Decision on Publication of Application Patent event date: 19960830 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19961223 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19970120 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19970120 |
|
| UR1001 | Payment of annual fee |
Payment date: 19990831 Start annual number: 4 End annual number: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20000821 Start annual number: 5 End annual number: 5 |
|
| UR1001 | Payment of annual fee |
Payment date: 20010817 Start annual number: 6 End annual number: 6 |
|
| UR1001 | Payment of annual fee |
Payment date: 20020820 Start annual number: 7 End annual number: 7 |
|
| UR1001 | Payment of annual fee |
Payment date: 20030814 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20040820 Year of fee payment: 9 |
|
| UR1001 | Payment of annual fee |
Payment date: 20040820 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |