KR960007997B1 - Converter using zero voltage switching - Google Patents
Converter using zero voltage switching Download PDFInfo
- Publication number
- KR960007997B1 KR960007997B1 KR1019930024241A KR930024241A KR960007997B1 KR 960007997 B1 KR960007997 B1 KR 960007997B1 KR 1019930024241 A KR1019930024241 A KR 1019930024241A KR 930024241 A KR930024241 A KR 930024241A KR 960007997 B1 KR960007997 B1 KR 960007997B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- power supply
- voltage
- switching means
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/24—Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.
제2도는 제1도의 전원 전압 안정화 회로도.2 is a power supply voltage stabilization circuit diagram of FIG.
제3도는 제1도의 스위칭부의 상세도.3 is a detailed view of the switching part of FIG.
제4도는 제1도의 각부 파형도.4 is a waveform diagram of each part of FIG.
제5도는 제어회로부에 대한 블록 구성도.5 is a block diagram of a control circuit unit.
제6도는 제5도의 톱니파 발생회로도.6 is a sawtooth wave generating circuit diagram of FIG.
제7도는 제5도의 구형파 발생회로도.7 is a square wave generating circuit diagram of FIG.
제8도는 제5도의 구동전류 차단회로도.8 is a circuit diagram illustrating a driving current blocking circuit of FIG.
제9도는 제5도의 각부 파형도.9 is a waveform diagram of each part of FIG.
제10도는 종래의 회로도.10 is a conventional circuit diagram.
제11도는 종래의 회로에 대한 동작 파형도이다.11 is an operation waveform diagram of a conventional circuit.
본 발명은 형광 램프와 같은 방전부하를 동작시키는데 적합한 전자식 안정기에 관한 것이다.The present invention relates to an electronic ballast suitable for operating a discharge load such as a fluorescent lamp.
안정기는 형광등을 비롯한 모든 방전등(dischaarge lamp)에 있어서 방전후의 전류를 제한해 주는 목적으로 반드시 필요한 장치이다. 전자식 안정기의 수요가 최근 들어서 급속히 확산 및 보급되면서 안정기의 관심을 갖게 되고 이에 따라서 많은 기술직 문제점들이 발견되었다. 왜냐하면 안정기로서 종래에는 주로 쵸크코일(choke coil)을 이용하였기 때문에 무겁고 부피가 크며 가청 소음 발생 및 시스템 효율등이 낮다는 등의 단점이 있었던 것이다. 이러한 문제의 발견과 그 해결책으로 보완된 것이 고주파 스위칭 방식의 DC/AC 콘버어터를 이용한 전자식 안정기이다.Ballasts are essential devices for the purpose of limiting the current after discharge in all discharge lamps including fluorescent lamps. As the demand for electronic ballasts has recently been rapidly spreading and spreading, there has been a growing interest in ballasts and many technical job problems have been discovered. Because the ballast is conventionally used mainly choke coil (choke coil) has a disadvantage such as heavy and bulky, audible noise generation and low system efficiency. The discovery of this problem and the solution to it are an electronic ballast using a high frequency switching DC / AC converter.
제10도는 보완된 기존의 스위칭 방식의 공진형 컨버터 회로를 보인 것이다. 상용교류 전원 전압을 전파정류 및 평탄화한 직류전압으로부터 제어회로부 및 트랜스포머(200)에 의해 영전압 구간을 (+), (-)를 교번하는 구형파 펄스가 생성되며, 상기 구형파 펄스에 의해 스위칭 소자(340,380)가 교대로 스위칭된다. 그리고, 상기 스위칭 소자(340,380)의 동작에 따른 공진전류(iL)가 부하에 공급되어 방전등을 구동시키는 것이다.FIG. 10 shows a resonant converter circuit of a conventional switching method, which is supplemented. A square wave pulse is formed by alternating the zero voltage section (+) and (-) by the control circuit unit and the transformer 200 from the DC voltage obtained by full-wave rectification and planarization of the commercial AC power supply voltage. 340 and 380 are switched alternately. In addition, the resonance current i L according to the operation of the switching elements 340 and 380 is supplied to the load to drive the discharge lamp.
기존의 부하구동을 위한 스위칭 방식의 공진형 컨버터는 주전력 스위칭 소자를 동작시킴에 있어서 제10도와 같이 전압 트랜스포머(200)에 가하는 Vt신호를 출력하는 4개의 구동 트랜지스터(T1~T4)가 스위칭 동작을 할 때 각각의 트랜지스터는 이를테면 수십 ns~ns만큼 매우 짧은 순간 동안 서로 직렬로 연결된 트랜지스터 즉, 제10도의 T1, T2및 T3, T4가 동시에 온되는 구간이 존재함으로써 제11도와 같이 단락전류(ip)가 트랜지스터 베이스에 온/오프신호가 인가되는 순간마다 나타나게 된다.In the conventional resonant converter for load driving, four driving transistors T 1 to T 4 outputting a V t signal applied to the voltage transformer 200 as shown in FIG. 10 in operating a main power switching device. In the switching operation, each transistor has a period in which transistors connected to each other in series for a very short time, for example, tens of ns to ns, that is, a section in which T 1 , T 2 , T 3 , and T 4 of FIG. 10 are simultaneously turned on. As shown in FIG. 11, the short-circuit current i p appears every time the on / off signal is applied to the transistor base.
이와 같은 단략전류는 출력 트랜지스터의 스위칭 손실분이 될 뿐만 아니라 X, Y 신호를 생성하는 회로에 대한 잡음원으로 작용하여 X, Y 제어신호를 불안정하게 하므로 오동작의 원인이 된다.This short-circuit current not only becomes a switching loss of the output transistor, but also acts as a noise source for the circuits generating the X and Y signals, thereby causing the X and Y control signals to be unstable, thereby causing malfunction.
본 발명의 목적은 이와 같은 문제점을 해결하는 것 뿐만 아니라 이에 더하여 전력 소비면에서도 유리한 방전부하구동에 적합한 영전압 방식의 공진형 컨버터를 제공하는 것이다.It is an object of the present invention not only to solve this problem but also to provide a zero voltage resonant converter suitable for discharge load driving which is advantageous in terms of power consumption.
이와 같은 목적을 달성하는 본 발명의 제1국면에 의한 장치는 제1 및 제2전원 공급라인을 통해 공급되는 직류전압을 받는 전원 전압 안정화 회로와, 상기 전압 안정화 회로에 따라서 제1구형파 하강에지보다 소정구간 앞서 발현되는 제2구형파를 생성하는 구동신호 발생회로와, 상기 제1 및 제2구형파를 받는 제1 및 제2스위칭 수단과, 제1스위칭 수단과 상기 전원 전압 안정화 회로간에 연결된 구동전류 차단회로와, 상기 제1 및 제1스위칭 수단의 출력을 받는 제1권선과, 스위칭 신호를 번갈아 출력하는 제2, 제3권선과 회생된 전류를 상기 제1권선에 출력하는 제4권선을 갖는 트랜스포머와, 상기 트랜스포머의 출력에 각각 연결된 부하구동 스위칭 수단과, 스위칭된 신호에 따라 부하에 고주파 스위칭 신호를 전달하는 인덕터와, 제2전원 공급라인과 상기 제1 및 제2스위칭 수단에 각각 병렬로 연결된 제1, 제2다이오드와, 상기 다이오드와 제1권선을 연결하고 이 연결점과 상기 전원 전압 안정화 회로를 연결하는 제3, 제4다이오드로 구성된 것을 특지으로 한다.The apparatus according to the first aspect of the present invention for achieving the above object is a power supply voltage stabilization circuit that receives a DC voltage supplied through the first and second power supply line, and than the first square wave falling edge in accordance with the voltage stabilization circuit A driving signal generating circuit for generating a second square wave which is expressed before a predetermined section, first and second switching means receiving the first and second square waves, and blocking a driving current connected between the first switching means and the power supply voltage stabilization circuit. A transformer having a circuit, a first winding receiving the output of the first and first switching means, a second winding, and a third winding for alternately outputting a switching signal and a fourth winding for outputting the regenerated current to the first winding. A load driving switching means connected to an output of the transformer, an inductor for transmitting a high frequency switching signal to a load according to the switched signal, a second power supply line, and the first power supply line; And first and second diodes connected in parallel to a second switching means, respectively, and third and fourth diodes connecting the diode and the first winding and connecting the connection point and the power supply voltage stabilization circuit. .
또한 본 발명의 제2국면에 의한 장치는 제1 및 제2전원 공급라인을 통해 공급되는 직류전압을 받는 전원 전압 안정화 회로와, 상기 전압 안정화 회로에 따라서 제로 레벨 구간을 갖는 양, 부로 교번하는 스위칭 구동펄스를 생성하는 제어회로와, 상기 제어회로의 출력을 받는 제1권선과, 스위칭 신호를 번갈아 출력하는 제2, 제3권선과 희생된 전류를 상기 제1권선에 출력하는 제4권서을 갖는 트랜스포모와, 상기 트랜스포머의 출력에 각각 연결된 부하구동 스위칭 수단과, 스위칭된 신호에 따라 부하에 고주파 스위칭 신호를 전달하는 인덕터로 구성되고, 상기 제어회로는 톱니파 발생회로와, 톱니파에 의해 4-상의 동일 폭을 갖는 구형파를 생성하는 구형파 발생회로와, 구형파를 받아 톱니파 발생 시점마다 교대로 나타나고 톱니파주기보다 상기 상구간 더욱 연장한 제1 및 제3구형파를 출력하는 구동신호 발생회로와, 제1 및 제2구동신호를 받는 제1 및 제2스위칭 수단과, 상기 제1스위칭 수단과 상기 전원 전압 안정화 회로간에 연결된 구동전류 차단회로와, 제2전원 공급라인과 상기 제1 및 제2스위칭 수단에 각각 병렬로 연결된 제1, 제2다이오드와, 상기 다이오드와 제1권선을 연결하고 이 연결점과 상기 전원 전압 안정화 회로를 연결하는 제3, 제4다이오드로 구성된 것을 특징으로 한다.In addition, the apparatus according to the second aspect of the present invention is a power supply voltage stabilization circuit for receiving a DC voltage supplied through the first and second power supply line, and a positive and negative switching having a zero level interval in accordance with the voltage stabilization circuit A transformer having a control circuit for generating a driving pulse, a first winding for receiving the output of the control circuit, a second winding for alternately outputting a switching signal, and a fourth winding for outputting the sacrificed current to the first winding; Formed with a form, load drive switching means connected to the output of the transformer, and an inductor for transmitting a high frequency switching signal to the load in accordance with the switched signal, the control circuit is a sawtooth wave generator circuit and the sawtooth wave by the same four-phase Square wave generating circuit for generating a square wave having a width, and the square wave is alternately displayed at the time of sawtooth wave receiving the square wave, and the upper section is longer than the sawtooth period. A drive signal generating circuit for outputting first and third extended square waves, first and second switching means receiving first and second driving signals, and driving connected between the first switching means and the power supply voltage stabilization circuit. A current interrupting circuit, first and second diodes connected in parallel to the second power supply line and the first and second switching means, respectively, and the diode and the first winding. It is characterized by consisting of the third and fourth diodes for connecting.
상기 구성에서 알 수 있듯이, 본 발명에서는 주전력 회로로부터 희생된 에너지를 제어회로부의 전원으로 이용함으로써, 종래와 같이 시스템 전원으로부터 저항과 캐패시터를 통해 제어회로부의 전원으로 사용하던 방식보다는 경제적인 잇점이 있는 것이다. 즉, 본 발명에서는 시스템이 정상동작중에 있을 때, 주전력 스위칭의 온, 오프 스위칭 작용을 위한 제어회로부로부터의 다른 전력이 요구되지 않는 것이다. 종래의 방식에서는 스위칭 순간마다 주전력 스위치를 구동하기 위한 전력을 제어회로부로부터 공급하였으나 본 발명은 순수하게 주전력 회로부로부터 희생된 에너지만을 이용하여 주전력 스위치를 온, 오프하므로 별도의 전력이 요구되지 않는다.As can be seen from the above configuration, in the present invention, by using the energy sacrificed from the main power circuit as the power source of the control circuit, it is more economical than the method used as the power source of the control circuit through the resistor and capacitor from the system power as in the prior art. It is. That is, in the present invention, when the system is in normal operation, no other power from the control circuit portion for the on / off switching action of the main power switching is required. In the conventional method, power for driving the main power switch is supplied from the control circuit unit at every switching moment, but the present invention does not require a separate power since the main power switch is turned on and off using only energy sacrificed from the main power circuit unit. Do not.
본 발명에서는 주전력 스위치의 내부에 구성되어 있는 바디(body) 다이오드의 역회복시간을 이용하여 스위칭 동작에 적극적으로 활용함으로써 주전력 스위치의 게이트-소오스 전압이 Vg3(on)에 도달하는 동안까지의 공진 인덕터전류(iL)를 상기 다이오드의 캐소드를 통해 애노드쪽으로 흐르도록 하는 스위칭 메카니즘을 갖게 한다.In the present invention, the reverse recovery time of the body diode configured in the main power switch is actively used for the switching operation until the gate-source voltage of the main power switch reaches V g3 (on) . Has a switching mechanism that causes the resonant inductor current i L to flow through the diode's cathode toward the anode.
그리고 본 발명에서 제어회로부의 출력 트랜지스터의 턴-오프 시점은 베이스신호에 의존하는 것이 아니라 트랜지스터와 병렬 연결된 다이오드의 도통이 끝나는 시점 즉, 2차전류(is)가 제로-크로싱하는 시점이되며, 상기 출력 트랜지스터의 콜렉터-에미터 전압의 상승 기울기는 공진 인덕터전류(iL) 및 제1차 제어권선의 인덕턴스의 함수인 2차전류(is)에 의존적이 된다.In the present invention, the turn-off time point of the output transistor of the control circuit part is not dependent on the base signal but is a time point at which the conduction of the diode connected in parallel with the transistor ends, that is, a time point at which the secondary current i s is zero-crossing. The rising slope of the collector-emitter voltage of the output transistor is dependent on the resonant inductor current i L and the secondary current i s which is a function of the inductance of the primary control winding.
또한, 본 발명은 제어회로부의 전원 전압 안정화 회로가 있어서, 시스템 전원이 인가되는 스타트-업 순간 또는 제어회로부의 전원이 임의의 전압 레벨 이하인 조건에서만 동작하며, 시스템이 정상동작을 시작한 후에는 노말 턴-오프 모드에 머물고 있는 동작을 갖는다.In addition, the present invention has a power supply voltage stabilization circuit of the control circuit portion, and operates only at the start-up moment when the system power is applied or when the power supply of the control circuit portion is below an arbitrary voltage level, and after the system starts normal operation, the normal turn -Have operation staying in off mode.
상기한 구성과 작용에 대하여 본 발명의 일실시예를 보인 첨부한 도면을 참조하여 다음에 보다 상세히 설명한다.With reference to the accompanying drawings showing an embodiment of the present invention for the above configuration and operation will be described in more detail.
제1도는 본 발명의 장치를 포함하는 전체회로구성을 보인 것이며, 회로에서 직류전원으로 표시된 Ed 직류전원(1)은 상용교류전원을 정류하여 평활화시켜 얻어진 직류전원을 나타내고 있다. 전원 공급은 제1전원 공급라인(1A)과 접지(G)로 표시되기도 한 제2전원 공급라인(1B)을 통해 각종 기능의 회로 블록에 공급되고 있다. 즉, 전원은 본 발명의 구성에 따라서 전원 전압 안정화 회로부(100), 주전력 스위치부(300)와, 주전력 회로부(400)에 공급되고 있다. 그리고 제어회로부(500)는 상기 전원 전압 안정화 회로(100)로부터 전원을 공급받아 주전력 스위칭부(300)에 제어신호를 출력하고 있다. 먼저 제어회로(500)의 내부구성 설명을 제외하고 제1도의 회로 구성 및 작용을 다음에 설명한다.FIG. 1 shows the overall circuit configuration including the apparatus of the present invention, wherein the Ed DC power source 1 indicated by the DC power source in the circuit shows a DC power source obtained by rectifying and smoothing a commercial AC power source. The power supply is supplied to the circuit block of various functions through the first power supply line 1A and the second power supply line 1B, which is also referred to as ground (G). That is, power is supplied to the power supply voltage stabilization circuit unit 100, the main power switch unit 300, and the main power circuit unit 400 according to the configuration of the present invention. The control circuit 500 receives power from the power supply voltage stabilization circuit 100 and outputs a control signal to the main power switching unit 300. First, except for the internal configuration of the control circuit 500, the circuit configuration and operation of FIG. 1 will be described next.
제2도는 제1도의 전원 전압 안정화 회로부(100)에 대한 상세한 회로 구성을 나타낸 회로도이다. 본 발명의 특징적 사항중 하나로서 제어회로부(500)의 전원 전압 안정화 회로(100)는 시스템 전원, Ed가 인가되는 초기 동작개시(start-up) 시점 또는 나중에 기술되겠지만 제어회로부(400)의 전원공급(Vcc) 레벨이 임의의 전압 레벨 이하인 조건하에서만 동작하고, 시스템이 정상동작을 시작한 후에는 턴-오프 모드에 놓이도록 하므로써 정상동작모드에서 제어회로는 주전력 회로로부터 희생된 전력만으로 동작하게 하여 효율적으로 전력을 사용하게 하는 것이다.FIG. 2 is a circuit diagram showing a detailed circuit configuration of the power supply voltage stabilization circuit unit 100 of FIG. As one of the features of the present invention, the power supply voltage stabilization circuit 100 of the control circuit unit 500 is a system power supply, the initial operation start (start-up) time when Ed is applied or will be described later, but the power supply of the control circuit unit 400 In the normal operation mode, the control circuit operates only with power sacrificed from the main power circuit by operating only under the condition that the (Vcc) level is below an arbitrary voltage level, and in the turn-off mode after the system starts normal operation. It is to use power efficiently.
다음에 제2도에 도시한 전원 전압 안정화 회로(100)에 대해서 설명한다.Next, the power supply voltage stabilization circuit 100 shown in FIG. 2 will be described.
직류전원(Ed)이 제1전원 공급라인(1A)과 제2전원 공급라인(1B)을 통해 초기에 인가되면 저항(140), (145), (150)에 의해 전한 바 비율대로 배분되고, 따라서 저항(145), (150)에 의해서 배분된 직류전압은 제너 다이오드(155)의 전압에 의해 클램프(clamp)되어 이 전압을 받는 MOS 트랜지스터(110)의 게이트로 인가되어 스위칭 온상태로 만든다. 그러면 MOS 트랜지스터(110)가 턴-온되면서 전원이 저항(105)과 캐패시터(120)에 인가되므로 캐패시터는 전하를 축적하기 시작한다.When the DC power source Ed is initially applied through the first power supply line 1A and the second power supply line 1B, the DC power Ed is distributed at a ratio as transmitted by the resistors 140, 145, and 150, Therefore, the DC voltage distributed by the resistors 145 and 150 is clamped by the voltage of the zener diode 155 to be applied to the gate of the MOS transistor 110 which receives the voltage, thereby making it switched on. Then, as the MOS transistor 110 is turned on, power is applied to the resistor 105 and the capacitor 120, so the capacitor starts to accumulate charge.
캐패시터(120)에 유기된 전압은 신호라인(3)을 통해 제어회로(500)에 공급된다. 즉, 캐패서터에 전압은 제어회로를 동작시키는데 충분한 전압 레벨(Vcc)에 이르도록 설계된다.The voltage induced in the capacitor 120 is supplied to the control circuit 500 through the signal line 3. That is, the voltage at the capacitor is designed to reach a voltage level Vcc sufficient to operate the control circuit.
초기 전원투입시 캐패시터는 전하가 없으므로 서서히 전하가 축적되어 Vcc에 이르게 될 때 제어회로부(500)는 정상동작하여 제1도의 시스템 전체가 정상동작되면서 뒤에 설명되겠지만 주전력 회로부(400)로부터 희생된 전류는 제2도에 일부 도시된 구동용 트랜스포머(200)로부터 A, B라인을 따라 이 신호라인의 성분에 의해 캐패시터(120)가 충전된다.When the initial power is turned on, since the capacitor has no charge, when the charge gradually accumulates and reaches Vcc, the control circuit 500 operates normally and the entire system of FIG. 1 operates normally, but will be described later, but the current sacrificed from the main power circuit unit 400. The capacitor 120 is charged by the components of this signal line along the A and B lines from the driving transformer 200 partially shown in FIG.
캐패시터는 전원(Ed)에 의한 충전 뿐만 아니라 희생전류에 의해서도 충전되어 캐패시터 전압은 계속 상승하나 이 캐패시터에 병렬로 연결된 제어다이오드(115)에 의해서 제한되고, 이 시점에서 상기 캐패시터에 병렬로 연결된 직렬저항(125), (130)에 의해서 이 저항에 연결된 스위칭 트랜지스터(135)는 턴-온되고 이 트랜지스터(135)의 콜렉터와 접지(1B)간 연결된 저항(150)은 단선되는 결과에 의해서 따라서 MOS 트랜지스터(110)는 오프가 된다.The capacitor is charged not only by the power supply Ed but also by the sacrificial current so that the capacitor voltage continues to rise, but is limited by the control diode 115 connected in parallel with the capacitor, and at this point, a series resistor connected in parallel to the capacitor. The switching transistor 135 connected to this resistor by 125 and 130 is turned on and the resistor 150 connected between the collector of this transistor 135 and ground 1B is disconnected, thus resulting in a MOS transistor. 110 is off.
상기의 일련의 동작은 초기 전원 투입시 일어나는 작용이고 이후 동작상태에서는 MOS 트랜지스터(110)가 오프되어 있어 직류전원(Ed)은 이 회로에 더 이상 공급되지 않는다. 그러므로 제어회로(500)는 상기 전원 전압 안정화 회로(100)가 아닌 주전력 회로부로부터의 희생된 전류에 의해 동작된다.The series of operations described above occurs when the initial power is turned on. In the subsequent operation state, the MOS transistor 110 is turned off so that the DC power supply Ed is no longer supplied to the circuit. Therefore, the control circuit 500 is operated by the sacrificed current from the main power circuit portion, not the power supply voltage stabilization circuit 100.
상기 과정에서 제어회로(500)의 동작하여 제4도(a)와 같이 'Vt'전압을 생성한다. 그러나 제어회로에 대해서는 후에 기술한다.In the process, the control circuit 500 operates to generate a 'Vt' voltage as shown in FIG. However, the control circuit will be described later.
상기 제어회로(500)는 스위칭 제어신호(Vt)는 영전압구간을 갖고 교번하는 구형파 펄스로서 제1도에서 보듯이 트랜스포머(200)의 제1차 코일에 인가되고 따라서 2차측 코일에는 제4도(b)와 (c)와 같이 'Vgs1'과 'Vgs2' 신호를 생성하게 된다.In the control circuit 500, the switching control signal Vt is an alternating square wave pulse having a zero voltage section and is applied to the primary coil of the transformer 200 as shown in FIG. As shown in (b) and (c), 'Vgs 1 ' and 'Vgs 2 ' signals are generated.
제3도는 제1도의 트랜스포머(200)과 트랜스포머(200)의 출력에 연결된 주전력 스위칭부(300)를 설명하기 위해서 다시 도전한 것으로 이에 대해 다음에 제4도의 파형도를 참조하여 설명한다.3 is again challenged to explain the transformer 200 of FIG. 1 and the main power switching unit 300 connected to the output of the transformer 200, which will be described with reference to the waveform diagram of FIG. 4.
언급하였듯이 트랜스포머(200)의 1차측이 제1권선(220) 전압에 의해서 2차측인 제2 및 제3권선(240), (260)의 출력은 제4도(b) 및 (c)와 같으나, 제1출력(Vgs1)이 정(+) 레벨의 온 구간에 대해서 제2출력(Vgs2)은 부(-) 레벨의 오프 구간이 되고 공히 제로 레벨 구간을 가진 후에 상기 상태는 반대로 나타나며 따라서 스위칭 수단(320)과 (370)은 동시에 턴-온되는 경우는 없다.As mentioned, the outputs of the second and third windings 240 and 260 in which the primary side of the transformer 200 is the secondary side by the voltage of the first winding 220 are the same as those of FIGS. 4B and 4C. The state is reversed after the first output (Vgs 1 ) is in the positive level and the second output (Vgs 2 ) is in the off period of the negative level. The switching means 320 and 370 are never turned on at the same time.
상기 트랜스포머(200) 2차측에 나타나는 2개의 번갈아 나타나는 펄스는 주전력 스위칭 수단(320), (370)을 교대로 온/오프시키는데 적합하다. 먼저, 스위칭 수단으로서 사용된 MOS 트랜지스터(320)가 시간(t1~t2)구간에서 온상태에 있다고 할 때, 코일(410)에 흐르는 공진전류(iL)는 제4도(j)와 같이 주전력 회로부(400)의 공진특성에 따라 계속 증가한다.The two alternating pulses appearing on the secondary side of the transformer 200 are adapted to alternately turn on / off the main power switching means 320, 370. First, when the MOS transistor 320 used as the switching means is in the on state at the time t 1 to t 2 , the resonance current i L flowing in the coil 410 is shown in FIG. 4 (j). As described above, the main power circuit 400 continues to increase according to the resonance characteristics of the main power circuit unit 400.
시간 t2에서 제어회로부(400)을 통해 트랜스포머 제2차 권선출력(Vgs1)이 제4도(b)와 같이 제로 레벨로 되면 제1 MOS 트랜지스터(340)의 드레인으로 흐르던 드레인 전류(ip)는 제1 MOS 트랜지스터(340)의 드레인과 소오스간에 연결된 캐패시터(330)를 통해서 계속하여 흘러 제4도(h)와 같이 되고 따라서 이에 나타나는 캐패시터 전압(Vs1)은 제4도(d)와 같이 상승되어 나타난다. 상승되는 Vs1전압이 직류전압(Ed)레벨과 같아질 동안, 제2 MOS 트랜지스터(380)의 드레인-소오스간 나타나는 전압(Vs2)은 트랜지포머 제3차 권선출력(Vgs2)과 마찬가지로 시간구간(t2~t3)에서 제로구간을 갖고 있어 제4도(e)와 같이 시간(t2~t3) 구간에서 제로 레벨까지 감소한다. 이때 공진전류(iL)은 제2 MOS 트랜지스터의 드레인-소오스간 연결된 다이오드(390)에 의해서 프리휠(free-wheel)하므로 상기 공진전류는 계속 감소한다. 전류(iL)가 제로-크로스(zero-cross)할 때까지의 즉 시간, t4까지 스위칭 신호 전압(Vgs1), (Vgs2) 모두가 영전압 상태를 유지하고 있으며 공진전류(iL)가 제로-크로싱하는 순간부터 상기 다이오드(390)는 역회복(reverse recovery) 모드에 돌입하게 된다. 따라서 전류(iL)는 다시 반대 방향으로 공진을 하면서 레벨이 증가하게 되는데, 이때의 전류흐름로를 보면 다이오드(390)의 역회복시간(trr) 동안에 다이오드의 캐소드에서 애노드쪽으로 역전류가 흐름에 의해 상기 동작이 달성된다. 그런데 공진전류(iL)가 제로-크로싱하는 시점에서 제1차 제어권선(220)의 전압(Vt)이 제4도(a)에서 보듯이 부(-) 방향으로 증가되므로, 트랜스포머 제3차 권선출력(Vgs2)이 제4도(4)에서 보듯이 시간(t5)에서 Vgs(on) 레벨에 도달되면 이때 다이오드(390)의 역회복 동작이 종료되고, 제2 MOS 트랜지스터(370)의 드레인쪽으로 공진전류(iL)는 흐름이 반대로 되어 계속 흐르게 된다.When the transformer secondary winding output Vgs 1 becomes zero level as shown in FIG. 4 (b) through the control circuit unit 400 at time t 2 , the drain current i p that flows to the drain of the first MOS transistor 340. ) Flows continuously through the capacitor 330 connected between the drain and the source of the first MOS transistor 340, as shown in FIG. 4 (h), and thus the capacitor voltage Vs 1 appears in FIG. Rises together. While the rising Vs 1 voltage becomes equal to the DC voltage Ed level, the voltage Vs 2 appearing between the drain and the source of the second MOS transistor 380 is the same as that of the transistor third winding output Vgs 2 . has a zero interval in the time interval (t 2 ~ t 3) it decreases to 4 degrees claim (e) time as shown in (t 2 ~ t 3) agent at the regional level. At this time, since the resonant current i L is free-wheeled by the drain-source connected diode 390 of the second MOS transistor, the resonant current continuously decreases. The switching signal voltages Vgs 1 and Vgs 2 until the current i L is zero-crossed, i.e., to time t 4 , remain at zero voltage and the resonant current i L From the moment zero-crossing), the diode 390 enters reverse recovery mode. Therefore, the current i L resonates in the opposite direction and increases in level. In this current flow path, the reverse current flows from the cathode of the diode to the anode during the reverse recovery time (trr) of the diode 390. This operation is achieved by this. However, since the voltage Vt of the first control winding 220 is increased in the negative direction as shown in FIG. 4 (a) at the time when the resonance current i L crosses zero, the transformer third order When the winding output Vgs 2 reaches the Vgs (on) level at time t 5 as shown in FIG. 4 (4), the reverse recovery operation of the diode 390 ends at this time, and the second MOS transistor 370 The resonant current i L flows in the reverse direction to the drain of the gate and continues to flow.
제2스위칭 소자(370)은 시간구간(t3~t6)에서 온상태가 되어 있다가 시간, t6에서 다시 제2 MOS 트랜지스터가 턴-오프로 되면, 이에 병렬 연결된 캐패시터(395)가 충전하게 되고 상기 설명한 바와같은 형태로 동작이 진행된다.The second switching device 370 is the time interval (t 3 ~ t 6) that is on at the time, from t 6 again, the second turn-MOS transistor when turned off, this parallel-connected capacitor 395 is charged The operation proceeds in the form as described above.
상기 동작에서 트랜스포머의 제1차 권선에 인가되는 전압(Vt)은 제4도(a) 또는 제9도에(i)에서 보듯이 제로 레벨 구간을 갖는 교번하는 구형파 펄스이며 이 신호는 본 발명에서 제공되고 있는 제어회로(500)로부터 제공된다. 그런데 이 제어회로(500)는 앞에서 언급하였듯이 초기 스타트시에만 주전원을 공급받고 노말동작시에는 주전력 회로부(400)부의 희생된 전력을 사용하여 동작된다.In this operation, the voltage Vt applied to the primary winding of the transformer is an alternating square wave pulse having a zero level interval as shown in FIG. 4 (a) or (i). It is provided from the control circuit 500 being provided. However, as described above, the control circuit 500 is supplied with the main power only at the initial start and operated using the sacrificed power of the main power circuit unit 400 during the normal operation.
주전력 회로부(400)는 인덕터(410)와 방전부하된 형광 램프(420)와 전하를 축적, 방전하는 캐패시터(440), (450)와 다이오드(460), (470)으로 구성되고 있다.The main power circuit unit 400 includes an inductor 410, a discharge-loaded fluorescent lamp 420, and capacitors 440, 450, diodes 460, and 470 that accumulate and discharge charges.
제5도는 제어회로부에 대한 블록구성도이며, 제6도는 제어회로부의 톱니파 발생회로(600)에 대한 상세도이며, 제7도는 제어회로의 구형파 발생회로(650), 구동신호 발생회로(700)에 대한 상세도이며, 제8도는 제어회로의 구동전류 차단회로(750)에 대한 상세 회로도이다. 그리고 제9도는 제어회로에 관련된 동작파형도이다. 다음에 제어회로(500)의 구성과 작용에 대해서 설명한다.5 is a block diagram of the control circuit, and FIG. 6 is a detailed view of the sawtooth wave generating circuit 600 of the control circuit. FIG. 7 is a square wave generating circuit 650 and a driving signal generating circuit 700 of the control circuit. 8 is a detailed circuit diagram of the driving current blocking circuit 750 of the control circuit. 9 is an operation waveform diagram related to the control circuit. Next, the configuration and operation of the control circuit 500 will be described.
초기 전원 투입에 의해서는 제2도의 캐패시터(120) 전압을 출력라인(3)을 통해 제어회로의 각 회로블럭에 인가하여 초기동작을 진행시킨다. 상기 전원 공급을 위한 라인(3)에 연결된 회로는 제5도에서 보듯이 기준전압 발생회로(550)와, 구형파 발생회로(650), 구동신호 발생회로(700) 그리고 구동전류 차단회로(750)이다.By the initial power-on, the capacitor 120 voltage of FIG. 2 is applied to each circuit block of the control circuit through the output line 3 to perform the initial operation. The circuit connected to the line 3 for power supply includes a reference voltage generator 550, a square wave generator 650, a drive signal generator 700 and a drive current blocking circuit 750, as shown in FIG. to be.
기준전압 발생회로(550)는 공급받은 전원에 의해서 톱니파 발생회로(600)에 일정 전압을 인가한다. 기준 전압을 받는 톱니파 발생회로(600)에 대한 상세도는 제6도에 도시하였다. 톱니파 발생회로(600)는 이미 잘 알려진 회로를 채택할 수 있고 또는 본 실시예에서 사용한 회로를 사용할 수 있다.The reference voltage generator 550 applies a predetermined voltage to the sawtooth wave generator circuit 600 by the supplied power. A detailed view of the sawtooth wave generating circuit 600 receiving the reference voltage is shown in FIG. The sawtooth wave generating circuit 600 may adopt a well-known circuit or use the circuit used in the present embodiment.
본 회로는 소스(E)에 의해 발생되는 정전류원(605)으로 캐패시터(610)의 상승되는 전압과 기준전압()(620)을 비교하는 비교기와, 비교기 출력의 상승 시점에서 스위칭 온되어 상기 캐패시터 전하를 방전하는 스위칭 수단(615)으로 구성되어 있고, 그리고 캐패시터 전압은 톱니파로서 출력되고 있다.This circuit is a constant current source 605 generated by the source E, the voltage of the capacitor 610 and the reference voltage ( 620 and a switching means 615 which is switched on at the time of rise of the comparator output and discharges the capacitor charge, and the capacitor voltage is output as a sawtooth wave.
즉, 정전류원(605)으로부터 캐패시터(610)의 전압이 선형적으로 증가하여 기준전압()와 같아지면, 비교기(625)의 출력이 하이 레벨로 나타나고 따라서 이 신호는 트랜지스터(615)의 베이스에 인가되어 트랜지스터를 턴-온시킨다. 이로써 캐패시터(610)의 전압은 제9도(a)의 V610과 같이 톱니파로 나타나게 된다. 이 톱니파 전압은 구형파 발생회로(650)에 인가되어 4-상(phase) 구형파를 생성한다.That is, the voltage of the capacitor 610 increases linearly from the constant current source 605 so that the reference voltage ( ), The output of comparator 625 appears to be at a high level and thus this signal is applied to the base of transistor 615 to turn on the transistor. As a result, the voltage of the capacitor 610 is represented by a sawtooth wave as shown by V 610 of FIG. This sawtooth voltage is applied to the square wave generating circuit 650 to generate a four-phase square wave.
제7도는 톱니파를 받아 4개의 서로 다른 시점에서 발생하는 구형파 발생회로를 나타낸 것이다. 구형파 발생회로(650)는 입력되는 톱니파와 기준전압(660)을 비교하는 비교기(655)와, 비교기 출력을 클럭으로 하는 제2 D형 플립플롭(670)과, 비교기 출력의 반전된 신호를 클럭으로 하는 제1 D형 플립플롭(665)으로 구성되고, 제1 D형 플립플롭(665)의 반전 출력은 제2 D형 플립플롭(670)의 입력에 그리고 제2 D형 플립플롭(670)의 출력은 제1 D형 플립플롭의 입력에 연결하고 있다.7 shows a square wave generating circuit generated by receiving sawtooth waves at four different time points. The square wave generation circuit 650 clocks the comparator 655 which compares the input sawtooth wave with the reference voltage 660, the second D flip-flop 670 having the comparator output as a clock, and an inverted signal of the comparator output. A first D-type flip-flop 665, and the inverted output of the first D-type flip-flop 665 is input to the second D-type flip-flop 670 and the second D-type flip-flop 670 Is connected to the input of the first D flip-flop.
비교기(655)는 제9도(a)의 기준전압(Vr) 레벨과 톱니파 레벨을 비교하여 제9도(b)에 나타낸 바와같은 구형파 파형을 출력한다. 그러면 제9도(b)의 출력과 인버터(675)를 통한 반전된 비교기 출력이 D형 플립플롭의 클럭으로 작용하여 제1 D형 플립플롭의 출력(Q1), (Q1)은 제9도(c)와 (e)와 같이 나타나고, 제2의 D형 플립플롭의 출력(Q2), (Q1)은 제9도(d)와 (f)와 같이 나타나며 따라서 a, b, c, d 출력은 4개의 서로 다른 시점에서 발현하는 동일폭의 구형파가 된다. 4개의 구형파는 구동신호 발생회로(700)에 인가되어 제9도(g), (h)와 같이 2개의 구형파를 출력한다.The comparator 655 compares the reference voltage Vr level of Fig. 9 (a) with the sawtooth level and outputs a square wave waveform as shown in Fig. 9 (b). Then, FIG. 9 (b) the output (Q 1), (Q 1 ) of the output and the comparator output is the D-type flip-flop of claim 1 D-type flip-flop serves as a clock inverted by the inverter 675 of the ninth (C) and (e), and the outputs Q 2 and Q 1 of the second D-type flip-flop are shown in FIGS. 9 (d) and (f), and thus a, b, and c. The output d is a square wave of the same width which is expressed at four different time points. Four square waves are applied to the driving signal generation circuit 700 to output two square waves as shown in FIGS. 9 (g) and 9 (h).
구동신호 발생신호(700)는 2개의 NAND 게이트(705), (710)로 구성되어 있고 제1 및 제2의 D형 플립플롭의 출력(a)와 (b)는 제1의 NAND 게이트(705)에 입력되고, 제1 및 제2의 D형 플립플롭의 반전출력(c)과 (d)는 제2의 NAND 게이트(710)에 입력된다. 구동신호 발생회로(700)의 2개의 구형파는 일부분에서 서로 중첩되고 이 부분은 제로-레벨 구간에 대응한다.The driving signal generation signal 700 is composed of two NAND gates 705 and 710, and the outputs a and b of the first and second D-type flip-flops are the first NAND gate 705. ), And the inverting outputs (c) and (d) of the first and second D-type flip-flops are input to the second NAND gate 710. The two square waves of the drive signal generation circuit 700 overlap each other in part and this part corresponds to the zero-level interval.
톱니파 발생 시점마다 번갈아 가며 발생하고 톱니파 주기보다 상(phase)간격만큼 긴 펄스폭을 갖는 2개의 구형파(X), (Y)는 제8도에 나타낸 바와같이 구동부에 입력되어 출력 트랜지스터(815),(835)를 턴-온시켜 제9도(i)와 같이 제로-레벨 구간을 갖는 교번하는 구형파(Vt)를 출력하여 트랜스포머(200)의 제1차 권선에 입력한다.Two square waves (X) and (Y), which are alternately generated at each time of sawtooth wave generation and have a pulse width longer than the sawtooth period by a phase interval, are input to the driving unit as shown in FIG. 8 to output transistor 815, 835 is turned on to output an alternating square wave Vt having a zero-level interval as shown in FIG. 9 (i) and input it to the primary winding of the transformer 200.
다음에, 전원 투입 초기에 Vcc 전압이 제8도에 출력라인(3)을 통해 구동전류 차단회로(750)에 인가되면 PNP형 트랜지스터(760)는 온상태에 있으므로 이 트랜지스터(760)의 베이스 전류에 의하여 캐패시터(765)의 전압이 서서히 상승하며 Vcc와 동일해지면 PNP 트랜지스터(760)는 턴-오프된다. 따라서 초기에 전원전압 안정화 회로부(100)로부터 공급되는 전압(Vcc)이 공급차단된다.Next, when the Vcc voltage is applied to the drive current blocking circuit 750 through the output line 3 in FIG. 8 at the beginning of power-on, the PNP transistor 760 is in an on state, and thus the base current of the transistor 760 is turned on. As a result, the voltage of the capacitor 765 gradually rises and becomes equal to Vcc so that the PNP transistor 760 is turned off. Therefore, the voltage Vcc supplied from the power supply voltage stabilization circuit unit 100 is initially blocked.
그러나 주전력 스위치의 온/오프 동작을 위해서는 구동전력이 필요한데, 상기한 바와같이 전력공급원이 차단되면 그동할 수 없게되나 필요한 전력은 주전력 회로부(400)로부터 제어회로(500)쪽으로 희생되는 에너지를 이용하므로써 구동가능하게 된다. 이 동작에 대해 다음에 설명한다.However, the driving power is required for the on / off operation of the main power switch. As described above, when the power supply is cut off, the driving power cannot be operated. However, the required power does not consume energy sacrificed from the main power circuit unit 400 to the control circuit 500. By using it, it becomes possible to drive. This operation is described next.
먼저 출력단에 대해 구체적으로 설명하면 다음과 같다.First, the output stage will be described in detail.
제9도(j)의 파형도에서 시간 t2~t3구간내에서의 전류 is가 도시된 바와같이 나타나는 과정은 다음과 같다.In the waveform diagram of FIG. 9 (j), a process in which the current i s in the time t 2 to t 3 section is shown as shown is as follows.
제8도에서 구동신호 발생회로(700)의 Y출력을 저항(810)을 거쳐 받는 구동 트랜지스터(835)의 콜렉터에 캐소드를 연결하고 애노드는 접지에 연결한 다이오드(840)와, 제1도에서 제1차 제어권선(220)과, 상기 구동신호 발생회로(700)의 X출력을 저항(805)를 통해 받는 구동 트랜지스터(815)의 콜렉터에 캐소드를 연결하고 애노드는 접지에 연결한 다이오드(820)으로 이어지는 흐름로를 형성하여 전원 전압 안정화 회로(100)로 전류회생(Current Regeneration)이 이루어지고 있다. 이때 시간 t3시점에서 X신호가 스위칭 구동 트랜지스터(815)에 인가되면 이 트랜지스터(815)가 턴-온되면서 1차측 제어권선(220)에 있던 에너지가 갑자기 피크성 전류로 되어 희생전류(is)는 제9도(j)와 같이 단락전류가 되어 나타난다. 이로써 트랜스포머(200)에 있던 에너지는 급격히 영(Zero)으로 된다.In FIG. 8, a diode is connected to the collector of the driving transistor 835, which receives the Y output of the driving signal generation circuit 700 through the resistor 810, and the anode is connected to ground. The diode 820 is connected to the cathode of the first control winding 220 and the collector of the driving transistor 815 which receives the X output of the driving signal generating circuit 700 through the resistor 805 and the anode is connected to ground. The current path (Current Regeneration) is made to the power supply voltage stabilization circuit 100 by forming a flow path leading to). At this time, when the X signal is applied to the switching driving transistor 815 at the time t 3 , the energy of the primary control winding 220 suddenly becomes a peak current as the transistor 815 is turned on and the sacrificial current i s Denotes a short-circuit current as shown in FIG. As a result, the energy in the transformer 200 rapidly becomes zero.
이어서 상기 트랜지스터(815)는 공진 인덕터 전류(iL)가 제로-크로스할 때까지 계속하여 온상태에 머무른다. 이때의 전류(is)는 트랜스포머의 제3권선에 의해 제1권선에 유도된 것으로 다이오드(840), 제1차 제어권선(220), 트랜지스터(815)로 이어지는 흐름도를 페루프를 구성한다. 공진전류(iL)가 제로-크로스하게 되면서 전류의 방향이 바뀌게 되면, 다이오드(840)가 오프되면서 이미 오프상태에 있던 트랜지스터(835)의 콜렉터-에미터간 전압(VCE)은 서서히 증가하게 된다. 이 전압증가율은 공진전류(iL) 및 제어권선(220)의 인덕턴스 값의 함수로 나타난다.The transistor 815 then remains on until the resonant inductor current i L is zero-crossed. At this time, the current (i s ) is induced in the first winding by the third winding of the transformer, and the flow diagram leading to the diode 840, the primary control winding 220, and the transistor 815 constitutes a loop. When the resonant current (i L ) is zero-crossed and the direction of the current is changed, the collector-emitter voltage V CE of the transistor 835, which is already in the off state as the diode 840 is turned off, gradually increases. . This voltage increase rate is expressed as a function of the resonance current i L and the inductance value of the control winding 220.
상기한 트랜지스터(835)의 콜렉터-에미터간 전압(VCE)이 전원전압(Vcc)보다 작은 구간에서의 희생전류(is)는 제로값이 되고 제9도(j)의 시간 t5~t6구간에 표시되어 있다. 상기 전압(VCE)이 전원전압(Vcc)와 같아지게 되면 트랜지스터(835)의 콜렉터와 출력라인 'C'간에 연결된 다이오드(830)가 턴-온되면서 다이오드(820)도 동시에 턴-온 모드에 돌입하게 되어 이때의 전류 흐름도는 다이오드(820), 제어권선(220), 다이오드(830), 전원전압 공급라인의 흐름도가 된다. 이와같이 하여 시간 't6'에서 보듯이 전류희생이 다시 이루어지게 된다. 이상 동작과정에서 알 수 있듯이 트랜지스터(815), (835)의 턴-오프는 공진전류(iL)의 제로-크로스하는 시점이 되며, 턴-온은 제어신호(X,Y)에 따라서 즉, 제9도(g), (h)의 제어신호 상승 시점에 따라 결정됨을 알 수 있다.The sacrificial current i s in a section in which the collector-emitter voltage V CE of the transistor 835 is smaller than the power supply voltage Vcc becomes a zero value and the time t 5 to t in FIG. It is indicated in section 6 . When the voltage V CE becomes equal to the power supply voltage Vcc, the diode 830 connected between the collector of the transistor 835 and the output line 'C' is turned on and the diode 820 is simultaneously turned on. In this case, the current flow chart is a flow chart of the diode 820, the control winding 220, the diode 830, and the power supply voltage supply line. In this way, current sacrificiality is reestablished as shown in time 't6'. As can be seen in the above operation process, the turn-off of the transistors 815 and 835 becomes a zero-crossing point of the resonant current i L , and the turn-on depends on the control signals X and Y. It can be seen that it is determined according to the control signal rising time of FIG. 9 (g) and (h).
본 발명에 따라서 주스위칭 수단의 스위칭 구동에 있어서, 단락전류의 제거효과가 있고, 또한 주전력부로부터 희생되는 에너지를 제어회로부에서 활용하게 되므로 전력소비에서도 유리하다.In the switching drive of the juice switching means according to the present invention, there is an effect of removing the short-circuit current, and the energy consumed from the main power unit is utilized in the control circuit unit, which is advantageous in power consumption.
Claims (10)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930024241A KR960007997B1 (en) | 1993-11-15 | 1993-11-15 | Converter using zero voltage switching |
TW083105637A TW302591B (en) | 1993-06-24 | 1994-06-21 | |
JP6140507A JPH0773983A (en) | 1993-06-24 | 1994-06-22 | Electronic method ballast of zero voltage switching method for fluorescent lamp |
NL9401035A NL193923C (en) | 1993-06-24 | 1994-06-23 | Electronic ballast of the zero voltage switching type for a fluorescent lamp. |
US08/265,847 US5500792A (en) | 1993-06-24 | 1994-06-24 | Zero-voltage switching type electronic ballast for fluorescent lamp |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930024241A KR960007997B1 (en) | 1993-11-15 | 1993-11-15 | Converter using zero voltage switching |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950016456A KR950016456A (en) | 1995-06-17 |
KR960007997B1 true KR960007997B1 (en) | 1996-06-17 |
Family
ID=19368087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930024241A KR960007997B1 (en) | 1993-06-24 | 1993-11-15 | Converter using zero voltage switching |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960007997B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150133606A (en) * | 2014-05-20 | 2015-11-30 | 엘지이노텍 주식회사 | Dc-dc converter |
-
1993
- 1993-11-15 KR KR1019930024241A patent/KR960007997B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150133606A (en) * | 2014-05-20 | 2015-11-30 | 엘지이노텍 주식회사 | Dc-dc converter |
Also Published As
Publication number | Publication date |
---|---|
KR950016456A (en) | 1995-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5747943A (en) | MOS gate driver integrated circuit for ballast circuits | |
JP3707409B2 (en) | Switching power supply | |
JP3475925B2 (en) | Switching power supply | |
US4709316A (en) | Single-ended DC-to-DC converter with lossless switching | |
KR20090087048A (en) | Self-oscillating dc-dc converter and method therefor | |
JPH0956151A (en) | Drive pulse output limiter circuit | |
US4926304A (en) | Switched-mode power supply with low loss interrupted oscillation | |
KR20030011293A (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
KR960007997B1 (en) | Converter using zero voltage switching | |
KR900002394B1 (en) | Arrangements for discharge lamps | |
JP3593837B2 (en) | Flyback type DC-DC converter | |
KR970003237B1 (en) | Soft switching circuit for separately-excited switching power source in current discontinuity mode | |
JPH10225114A (en) | Synchronous rectifier circuit | |
KR100426605B1 (en) | Switching Power Supply Device Having Series Capacitance | |
JPH07245946A (en) | Semiconductor switching circuit | |
US6969975B2 (en) | Circuit arrangement for power factor correction | |
US6894575B2 (en) | High-voltage oscillator having a fast response time | |
EP0058035A1 (en) | Transistor inverter device | |
JPH07312864A (en) | Dc stabilizing power supply device | |
JPS644312Y2 (en) | ||
KR920000361B1 (en) | High efficiency driver circuit for ringing converter | |
JP2721523B2 (en) | Inverter circuit | |
JP2831062B2 (en) | Inverter device | |
JPH06113555A (en) | Lighting circuit for discharge lamp | |
KR100191739B1 (en) | Electronic ballast for discharge lamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |