KR960006377B1 - 반도체 메모리장치의 워드라인 로딩 보상 회로 - Google Patents

Abstract

내용 없음.

Description

반도체 메모리장치의 워드라인 로딩 보상 회로

제1도는 종래의 기술에 의한 워드라인 승압 방식을 보이는 블럭 다이어그램.

제2도는 종래의 기술에 따른 또 다른 워드라인 승압 방식을 보이는 블럭 다이어그램.

제3도는 종래의 기술에 따른 워드라인 로딩 보상 회로를 보이는 도면.

제4도의 본 발명에 따른 워드라인 로딩 보상 회로를 보이는 도면.

본 발명은 반도체메모리장치에 관한 것으로, 특히 워드라인의 승압 전압 레벨이 워드라인 로딩에 따라 변화하는 것을 보상하여 주기 위한 워드라인 로딩 보상 회로에 관한 것이다.

통상적으로 다이나믹 랜덤 억세스 메모리(dynamic random access momory, DRAM)와 같은 반도체메모리장치에 있어서, 메모리 셀은 하나의 억세스 트랜지스터(access transistor)와 하나의 스토리지 캐패시터(storage capacitor)로 구성된다. 이와 같은 스토리지 캐패시터는 '1' 또는 'O'의 값을 가지는 데이타를 저장하며, 스토리지 캐패시터에 저장된 데이타는 억세스 트랜지스터의 채널을 통해서 비트라인으로 전달된다. 이때, 데이타가 비트라인으로 전달되는 속도 및 전압레벨의 상태는 억세스 트랜지스터의 게이트에 인가되는 워드라인의 전압레벨에 따라 결정된다.

한편, 반도체메모리장치가 고집적화됨에 따라 트랜지스터의 크기는 점점 더 축소되며, 그에 따른 동작전원전압은 저하되는 추세에 있다. 그래서 고집적 반도체메모리장치와 같이 저전원전압을 사용하는 경우에는 메모리 셀 내에 구비된 억세스 트랜지스터의 게이트에 인가되는 워드라인의 전압레벨이 스토리지 캐패시터에 저장되어 있는 데이타를 충분히 비트라인으로 전달할 수 있을 정도가 되지 못하여 이에 따른 동작속도의 저하등과 같은 여러가지 문제가 발생된다. 이러한 문제를 해결하기 위하여 고집적 반도체메모리장치는 억세스 트랜지스터의 게이트에 인가되는 워드라인의 전압 레벨을 상승시켜 주는 워드라인 승압 회로를 구비하고 있다. 이에 관한 기술은 한국 특허 출원번호 92-23380호에 상세하게 개시되어 있다.

제1도는 종래의 기술에 의한 워드라인 승압 방식을 보여주는 블럭 다이어그램을 도시하고 있다. 제1도의 도시된 종래의 기술은 워드라인 승압 회로 5와, 로우 디코더 10과, 로우 어드레스 신호에 의해 제어되는 로우 디코더 10에 의해 선택되는 워드라인 WL...WLn과 연결된 메모리 셀 어레이 블럭 15를 구비하고 있다. 도시된 바와 같이 종래의 기술에 있어서는 별도의 전원전압을 사용하지 않고 워드라인 전압을 공급전원전압 Vcc보다 더 높은 전압으로 만들어 주기 위하여 차아지 법핑(charge pumping)을 이용하는 워드라인 승압회로 5를 구비하고 있다. 워드라인의 승압레벨(boosting level)은 펌핑 캐패시터(pumping capacitor) (도시하지 않음)와 인에이블되는 워드라인이 갖는 기생 캐패시터 사이의 전하 분배비(charge sharing ratio)에 의해 결정된다. 이에 따라 펌핑 캐패시터의 크기(size)가 워드라인 기생 캐패시터보다 크면 클수록 승압되는 전압 레벨은 상승하게 된다. 따라서, 워드라인 승압회로 5의 펌핑 캐패시터의 크기는 워드라인의 로딩(loading)을 고려하여 워드라인의 인에이블시 워드라인의 전압레벨이 Vcc+Vtm (여기서 Vm은 메모리 셀의 억세스 트랜지스터의 드래쉬홀드 전압) 이상이 되도록 결정된다. 만약 펌핑 캐패시터의 크기가 워드라인 로딩에 비해 너무 크면 워드라인 전압이 너무 높아져서 과도한 스트레스(stress)가 가해져서 침의 수명을 단축된다. 한편, 펌핑 캐패시터의 크기가 워드라인 로딩에 비해 너무 작으면 비트라인의 전압이 메모리셀의 스토리지 캐패시터로 충분히 전달되지 못하게 된다,

제2도는 종래의 기술에 따른 또 다른 워드라인 승압 방식을 보여주는 블럭 다이어그램을 도시하고 있다.이러한 구성은 특히 고집적 반도체 집적회로에 적용되는 워드라인 승압 방식이다. 제2도에 도시된 바와 같이 하나의 워드라인 승압 회로 5에 두 개의 메모리 셀 어레이 블럭 35, 40이 함께 연결되어 있으며, 이러한 메모리 셀 어레이 블럭 35, 40은 각각 로우 어드레스 신호에 의해 제어되는 로우 디코더 25, 30에 의해 선택된다. 제2도의 구성은 회로 동작시 인에이볼되는 워드라인을 선택하는 로우 디코더 25, 30의 코딩(coding) 방식이 서로 다르게 됨을 도시한다. 따라서, 로우 디코더 25, 30 중 어느 임의의 하나의 메모리 셀어레이 블럭은 액티브 동작시 항상 일정한 수의 워드라인이 인에이블되어 워드라인 승압 회로 5와 연결되며, 다른 메모리 셀 어레이 블럭은 로우 어드레스 신호에 의해 일정한 수의 워드라인이 인에이블될때도 있으며, 전혀 동작을 수행되지 않는 경우도 있다. 따라서 워드라인 승압 회로 5에 연결되는 워드라인 로딩은 하나의 메모리 셀 어레이 블럭이 인에이블될때와 두 개의 어레이 블럭이 인에이블될때가 서로 달라지게 된다.

만일 두 개의 메모리 셀 어레이 블럭 25, 30이 모두 인에이블되는 경우의 워드라인 로딩을 고려하여 워드라인 승압 회로 5를 설계하면 한 개의 메모리 셀 어레이 블럭만이 인에이블되는 경우에는 워드라인 전압이 녀무 높아져서 과도한 스트레스가 가해지 메모리 소자의 수명을 단축시키는 경우가 발생한다. 또한, 두개의 메모리 셀 어레이 블럭 중 어느 하나의 메모리 셀 어레이 블럭만이 인에이블되는 경우의 워드라인 로딩을 고려하여 워드라인 승압 회로를 설계하면 두 개의 메모리 셀 어레이 블럭이 모두 인에이블되는 경우에는 워드라인 전압이 너무 낮아지게 된다. 왜냐하면, 이러한 경우에 있어서 워드라인 로딩이 워드라인 승압회로의 펌핑 캐패시터외 크기에 비하여 너무 크기 때문이다.

한편, 제1도 및 제2도의 구성을 가지는 다이나믹 랜덤 억세스 메모리의 하나의 동작 주기에 있어서, 인에이블되는 워드라인의 수는 리프레시 주기(refresh cycle)에 의해 결정됨을 당해 분야에 통상적인 지식을 가진자는 용이하게 이해할 수 있을 것이다. 동일한 수의 워드라인을 가지는 다이나믹 랜덤 억세스 메모리의 경우, 리프레시 주기의 횟수가 증가하게 되면 인에이블되는 워드라인의 수는 작아진다. 만약, 하나의 칩내에서 리프레시 주기가 특정한 리프레시 주기 제어 신호에 따라 변화할 수 있도록 설계한다면, 워드라인 승압 회로에 연결되는 워드라인 로딩 또한 상기 리프레시 주기 제어 신호에 따라 변화하게 된다. 일반적으로, 워드라인 승압회로에 내장되는 펌핑 캐패시터의 크기는 변경하기 어렵기 때문에 워드라인 로딩 변화를 보상하기 위한 피로가 구비되어야 한다.

일반적으로, 셀프 리프레시(self refresh)를 채용하는 다이나믹 랜덤 억새스 메모리에 있어서, 셀프 리프레시 타이밍으로 진입하게 되는 경우, 리프레시 주기를 최소한 적게 하여 동일한 리프레시 시간 내에서 액티브되는 워드라인 로딩을 최소화하여야만 평균 동작 커런트를 줄일 수가 있다. 따라서, 노멀 동작 주기보다 리프레시 동작 주기의 횟수가 적은 경우, 워드라인 로딩 보상 회로는 필수적으로 구비되어야 한다.

제3도는 상술한 종래의 기술에 의한 워드라인 승압 방식에서 문제점으로 대두된 워드라인 로딩을 보상하기 위하여 제시된 워드라인 로딩 보상 회로를 보인다. 즉, 제3도의 워드라인 로딩 보상 회로는 워드라인로딩이 변화하는 경우 그에 따른 워드라인의 승압 레벨이 변화하는 것을 방지하기 위한 것이다. 제3도의 워드라인 로딩 보상 회로는 소정의 인에이블 신호 ФEN을 입력하는 패스 트랜지스터(pass transistor) 45와, 패스 트랜지스터 45의 채널에 게이트가 연결되고 워드라인 승압 회로 5의 출력단에 채널의 일단이 연결되는 풀 다운 트랜지스터(pull-down transistor) 50과, 풀 다운 트랜지스터 50의 채널의 타단 접지전압단 사이에 접속되어 워드라인 승압 회로 5로부터 출력되는 출력 신호로부터 이동된 전하를 저장하기 위한 캐패시터 55로 구성된다. 이때, 패스 트랜지스터 45의 게이트 단자는 전원전압단에 접속되어 있다.

제3도에 도시된 워드라인 보상 회로의 동작은 다음과 같다. 워드라인 승압 회로 5에 연결되는 워드라인의 수가 감소하여 워드라인 로딩이 적어지면, 인에이블 신호 ФEN이 논리 "하이" 상태로 인에이블되어 패스 트랜지스터 45에 입력되면 풀 다운 트랜지스터 50은 턴온되어 워드라인 승압 회로 5로부터 출력되는 출력 신호로부터 이동된 전하가 캐패시터 5로 빠져나간다. 즉, 이러한 동작에서 알 수 있는 바와 같이 워드라인 로딩이 적어지면, 패스 트랜지스터 45가 로딩으로 작용하게 되어 워드라인 로딩의 감소를 보상하게된다. 즉, 패스 트랜지스터 45는 워드라인 전압의 승압시 풀 다운 트랜지스터 50의 게이트 단자가 자가 승압(self boosting)되어 승압 레벨이 캐패시터 55로 충분하게 빠져나가게 하기 위한 것이다.

그러나, 이러한 워드라인 로딩 보상 회로가 동작하는 경우에 있어서는 캐패시터 55의 게이트 단자에 승압 레벨의 전압이 그대로 전달되어 캐패시터 55의 게이트 산화막의 양단에는 항상 승압 레베르이 전압이 걸리게 된다. 상술한 바와 같이, 워드라인 승압 전압 레벨은 메모리 셀 내의 억세스 트랜지스터의 드래쉬홀드 전압 Vtn올 고려하여 Vcc+Vtn 이상을 유지하게 된다. 결국 캐패시터 55의 게이트 산화막에는 다른 트랜지스트들에 비하여 과도한 전계가 형성되어 게이트 산화막이 파괴 또는 불량을 유발할 확률이 매우 크게되는 문제점이 있다. 특히, 다이나믹 랜덤 억세스 메모리 장치의 경우에 있어서, 액티브 주기 동안은 워드라인 승압 회로의 출력이 계속 승압 레벨을 유지하기 때문에 캐패시터 55의 게이트 산화막은 액티브 주기동안 계속하여 스트레스를 받게 된다. 이에 따라, 액티브 주기 시간이 길어지는 경우, 캐패시터 55의 게이트 산화막에 인가되는 스트레스의 인가 시간은 더욱 길어지게 된다. 스트레스에 의해 산화막의 절연 특성이 파괴되면, 캐패시터 55에 전류 누설 경로가 생겨나 전류가 계속하여 접지전압단으로 누설되는 문제점이 생겨난다. 따라서 이러한 누설 전류에 의하여 워드라인 승압 전압의 레벨이 낮아지게 되어 다이나믹 랜덤 억세스 메모리 장치가 정확한 동작을 수행할 수 없게 된다.

따라서 본 발명의 목적은 반도체 집적회로의 신뢰성을 향상시키는 워드라인 로딩 보상 회로를 제공함에있다.

본 발명의 또 다른 목적은 누설 전류가 발생하지 않도록 하여 항상 일정한 워드라인 전압을 공급하게하는 워드라인 보상 회로를 제공함에 있다.

본 발명의 또 다른 목적은 과도한 스트레스 전압에 의한 오동작을 방지하여 신뢰성을 향상시킬 수 있는 워드라인 로딩 보상 회로를 구비하는 반도체 집적 회로를 제공함에 있다.

상술한 본 발명의 목적은 다수개의 메모리 셀을 가지는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 접속하는 워드라인을 승압하기 위해 칩 외부에서 입력되는 전원전압 이상의 워드라인 승압 전압을 출력하기 위한 워드라인 승압 회로와, 상기 워드라인 승압 회로로부터 출력되는 상기 워드라인 승압 전압에 접속하고 소정의 로우 어드레스 신호에 대응하여 상기 메모리 셀 어레이를 선택하기 위한 로우 디코더를 구비하는 반도체 집적 회로에 있어서, 상기 워드라인 승압 전압과 상기 로우 디코더 사이에 접속하여 상기 워드라인 승압 전압으로부터 전하를 저장하기위한 캐패시터수단과, 상기 워드라인 승압 전압이 새츄레이션 레벨 도달 이전까지는 상기 워드라인 승압 전압과 상기 캐패시터 수단을 접속되도록 하고, 상기 워드라인승압 전압이 상기 새츄레이션 도달 레벨 이후에는 상기 워드라인 승압 전압과 상기 캐패시터 수단이 차단되도록 하는 가변 접속 수단과, 상기 워드라인 승압 전압을 입력하여 상기 새츄레이션 도달 시간 만큼 지연한 후 상기 가변 수단을 제어하기 위한 지연 출력 신호를 발생하는 지연 수단과, 상기 지연 수단으로부터 출력되는 상기 지연 출력 신호에 의해 제어되며 상기 워드라인 승압 전압의 상기 세츄레이션 레벨 도달이후, 상기 캐패시터 수단에 지장된 전하를 접지전압단으로 방전하기 위한 방전 수단을 구비함을 특징으로하는 반도체 집적 회로를 제공함으로써 달성된다.

이때, 상기 가변 접속 수단은 상기 지연 수단으로부터 출력되는 상기 지연 출력 신호와 소정의 인에이블신호를 입력하는 게이팅 수단과, 채널의 일단이 상기 게이팅 수단의 출력 신호에 접속하고 게이트 단자가 전원전압단에 접속하며 패스 트랜지스터와, 게이트가 상기 패스 트랜지스터의 타단과 접속하며 채널이 일단이 상기 워드라인 승압 전압에 접속하며 채널의 타단이 상기 캐패시터 수단에 접속하는 풀 다운 트랜지스터로서 구성된다.

제4도는 본 발명에 의한 워드라인 로딩 보상 회로를 보이는 도면이다. 도시된 워드라인 로딩 보상 회로는 다수개의 메모리 셀을 가지는 메모리 셀 어레이 블럭을 선택하기 위한 로우 디코더와, 로우 디코더에 출력단이 연결되어 칩 외부에서 공급되는 전원전압 이상의 워드라인 승압 전압을 출력하는 워드라인 승압회로 5와, 워드라인 승압 회로 5의 출력 신호를 지연하여 지연 출력 신호 DE를 출력하기위한 지연 회로60와, 지연 회로 60의 지연 출력 신호 DE가 게이트 단자로 입력되는 방전용 NMOS 트랜지스터 90을 구비하고 있다. 또한 제4도의 워드라인 로딩 보상 회로는 지연 회로 60의 지연 출력 신호 DE와 인버터 70을 통하여 반전되는 인에이블 신호 ФEN을 입력하는 NOR 게이트 65와, NOR 게이트 65의 출력 신호가 채널의 일단으로 인가되는 패스 트랜지스터 75와, 게이트가 패스 트랜지스터 75의 채널의 타단과 접속하며 채널의 일단이 워드라인 승압 전압에 접속하며 채널의 타단이 캐패시터 85에 접속하는 풀 다운 트랜지스터 80과, 풀 다운 트랜지스터 80의 채널의 타단과 접지전압단 사이에 접속되어 워드라인 승압 전압으로부터 전하를 저장하는 캐패시터 85를 구비하고 있다. 이때, 패스 트랜지스터 75의 게이트 단자는 전원전압단에접속하고 있다. 이때, 패스 트랜지스터 75의 게이트 단자는 전원전압단에 접속하고 있다. 점선으로 표시된회로는 워드라인 승압 전압과 캐패시터 85를 가변적으로 접속 비접속하기 위한 가변 접속 회로로 동작한다.

이를 제4도를 참조로 하여 더욱 더 상세하게 설명한다.

통상적으로 워드라인 승압 회로 5가 동작하여 출력 신호가 새츄레이션 레벨(saturation level)이 도달하는 시간은 약 10 나노초(nano second)에서 20 나노초 정도가 소요된다. 제3도에 도시된 종래의 기술에 의한 워드라인 로딩 보상회로의 경우에 있어서, 워드라인 승압 회로 20이 동작하는 경우에 있어서 워드라인로딩 보상 회로는 워드라인 승압 회로 5로부터 출력되어 워드라인으로 인가되는 워드라인 승압 전압으로부터 전하 일부를 풀 다운 트랜지스터 80을 통하여 캐패시터 85로 이동시켜 워드라인 승압 전압의 레벨을 낮추는 역할을 하므로 노드 N1의 전압 레벨이 워드라인 승압 회로로부터 출력되는 워드라인 승압 전압의 새츄레이션 레벨과 동일하게 되면 더 이상의 전하가 노드 N1으로 이동되지 않으므로, 이 시점 이후부터 다음의 액티브 주기까지는 워드라인 로딩 보상 회로의 동작이 불필요하게 된다.

그런데, 종래의 기술에 의한 제3도의 워드라인 로딩 보상 회로의 경우에 있어서는 노드 N1의 전압이 액티브 주기가 종료될때까지 워드라인 승압 전압 레벨을 그대로 유지하고 있으므로 액티브 주기가 길어지는경우 캐패시터 55의 게이트 산화막의 절연 특성이 파괴되어 누설 전류가 생겨 워드라인 승압 전압의 레벨이 낮아져 반도체메모리장치가 정확한 동작을 수행할 수 없게 된다.

본 발명에 의한 제4도의 워드라인 로딩 보상 회로는 이러한 문제들을 해결하기 위하여, 가변 접속 회로 또는 워드라인 승압 회로 5로부터 출력되는 워드라인 승압 전압이 새츄레이션 레벨 도달하기 이전까지는위드라인 승압 전압과 캐패시터 85가 접속되도록 하고, 워드라인 승압 전압이 새츄레이션 레벨 도달 이후에는 워드라인 승압 전압과 캐패시터 85를 차단하는 역할을 한다.

워드라인 승압 회로 5로부터 출력되는 워드라인 승압 전압이 새츄레이션 레벨에 도달하기 이전까지는 워드라인 승압 회로는 소정의 지연 회로 60을 통하여 논리 "로우" 상태의 지연 출력 신호 DE로 출력된다. 즉, 인에이블 신호 ФEN이 논리 "하이" 상태로 입력되고 지연 회로 60으로부터 출력되는 지연 출력 신호DE가 논리 "로우" 상태인 경우 NOR 게이트 65의 출력 신호는 논리 "하이" 상태가 되어 풀 다운 트랜지스터 80을 턴 온 시킨다. 이때, NMOS 트랜지스터 90은 턴 오프된다. 따라서 풀 다운 트랜지스터 80은 워드라인 승압 회로 5로부터 출력되는 워드라인 승압 전압으로부터 전하를 캐패시터로 이동시켜 저장한다.

한편, 워드라인 승압 회로5로부터 출력되는 워드라인 승압 전압이 세츄레이션 레벨에 도달한 이후에는, 워드라인 승압 회로는 소정의 지연 회로 60을 통하여 논리 "하이" 상태의 지연 출력 신호 DE로 출력된다. 인에이블 신호 ФEN이 논리 "하이" 상태로 입력되는 경우에는 NOR 게이트 65의 출력 신호는 논리 "로우" 상태가 되어 풀 다운 트랜지스터 80을 턴 온 시킨다. 이때, NMOS 트랜지스터 90은 턴 온된다. 따라서 노드 N2에 설정된 전압은 접지전압단으로 방전된다. 이때, 지연 회로 60에 의한 지연 시간은 노드 N2의 전압이 워드라인 승압 전압의 새츄레이션 레벨에 도달하는 시간과 같게 한다.

이렇게 하여 노드 N1의 전압은 워드라인 승압 회로 5의 출력이 워드라인 로딩 보상 회로가 동작하는 동안만 승압 레벨로 유지되고, 나머지 액티브 주기 동안은 접지전압 레벨로 유지되므로 캐패시터 또의 게이트 산화막에 가해지는 시간이 줄어들어 안정된 동작을 보장한다. 지연 회로 60의 구성은 통상적으로 인버터 체인으로 구성하여 실시할 수 있으며, 사용되는 인버터의 수는 워드라인 승압 회로 5로부터 출력되는출력 신호의 새츄레이션 레벨 도달 시간을 고려하여 선택될 수 있다.

상술한 바와 같은 본 발명에 의한 워드라인 로딩 보상 회로의 구성은 본 발명의 사상을 벗어나지 않는 범위 내에서 다양하게 실시될 수 있음은 당해 분야에 통상적인 지식을 가진 자에게는 자명하다. 특히, 본 발명의 워드라인 보상 회로 중가변 접속 회로 95의 구성에 있어서, 사용되는 게이팅 소자등의 구성 등은 다양하게 변경하여 실시할 수 있다.

상술한 바와 같이 본 발명에 의한 워드라인 로딩 보상 회로에 의하여 캐패시터 85의 게이트 단자에 인가되는 스트레스 전압의 인가 시간을 제어함으로써 캐패시터 85의 게이트 산화막을 보호할 수 있을뿐 만 아니라, 캐패시터 85를 통하여 누설 전류가 흐르지 않도록 하여 항상 일정한 워드라인 전압을 공급하게 하는 효과가 있다.

Claims (14)

1. 다수개의 메모리 셀을 가지는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 접속하는 워드라인을 승압하기 위해 칩 외부에서 입력되는 전원전압 이상의 워드라인 승압 전압을 출력하기 위한 워드라인 승압회로와, 상기 워드라인 승압 회로로부터 출력되는 상기 워드라인 승압 전압에 접속하고 소정의 로우 어드레스 신호에 대응하여 상기 메모리 셀 어레이를 선택하기 위한 로우 디코더를 구비하는 반도체 집적 회로에 있어서, 상기 워드라인 승압 전압과 상기 로우 디코더 사이에 접속하여 상기 워드라인 승압 전압으로부터 전하를 지장하기 위한 캐패시터 수단과, 상기 워드라인 승압 전압이 새츄레이션 레벨 도달 이전까지는 상기 워드라인 승압 전압과 상기 캐패시터 수단을 접속되도록 하고, 상기 워드라인 승압 전압이 상기 세츄레이션 도달 레벨 이후에는 상기 워드라인 승압 전압과 상기 캐패시터 수단이 차단되도록 하는 가변 접속수단과, 상기 워드라인 승압 전압을 입력하여 상기 새츄레이션 도달 시간 만큼 지연한 후 상기 가변 수단을 제어하기 위한 지연 출력 선호를 발생하는 지연 수단과, 상기 지연 수단으로부터 출력되는 상기 지연출력 신호에 의해 제어되며, 상기 워드라인 승압 전압의 상기 새츄레이션 레벨 도달 이후, 상기 캐패시터 수단에 저장된 전하를 접지전압단으로 방전하기 위한 방전 수단을 구비함을 특징으로 하는 반도체 집적 회로.
2. 제1항에 있어서, 상기 워드라인 승압 전압의 상기 세츄레이션 도달 시간은 약 10 나노초 - 20 나노초임을 특징으로 하는 반도체 집적 회로.
3. 제1항에 있어서, 상기 가변 접속 수단은 상기 지연 수단으로부터 출력되는 상기 지연 출력 신호와 소정의 인에이블 신호를 입력하는 게이팅 수단과, 채널의 일단이 상기 게이팅 수단의 출력 신호에 접속하고, 게이트 단자가 전원전압단에 접속하며 패스 트랜지스터와, 게이트가 상기 패스 트랜지스터의 타단과 접속하며, 채널이 일단이 상기 워드라인 승압 전압에 접속하며, 채널의 타단이 상기 캐패시터 수단에 접속하는 풀 다운 트랜지스터를 구비함을 특징으로 하는 반도체 집적 회로.
4. 제1항에 있어서, 상기 방전 수단은 게이트 단자가 상기 지연 출력 신호에 접속하며, 상기 캐패시터 수단에 지장된 전하를 접지전압단으로 방전시키는 트랜지스터로 구성됨을 특징으로 하는 반도체 집적 회로.
5. 제1항에 있어서, 상기 지연 수단은 다수의 인버터로 구성됨을 특징으로 하는 반도체 집적 회로.
6. 다수개의 메모리 셀을 가지는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 접속하는 워드라인을 승압하기 위해 칩 외부에서 입력되는 전원전압 이상의 워드라인 승압 전압을 출력하기 위한 워드라인 승압회로와, 상기 워드라인 승압 회로로부터 출력되는 상기 워드라인 승압 전압에 접속하고 소정의 로우 어드레스 신호에 대응하여 상기 메모리 셀 어레이를 선택하기 위한 로우 디코더를 구비하는 반도체 집적 회로의 워드라인 로딩 보상 회로에 있어서, 상기 워드라인 승압 전압과 상기 로우 디코더 사이에 접속하여 상기 워드라인 승압 전압으로부터 전하를 지장하기 위한 캐패시터 수단과, 상기 워드라인 승압 전압이 새츄레이션 레벨 도달 이전까지는 상기 워드라인 승압 전압과 상기 캐패시터 수단을 접속되도록 하고, 상기 워드라인 승압 전압이 상기 새츄레이션 도달 레벨 이후에는 상기 워드라인 승압 전압과 상기 캐패시터 수단이 차단되도록 하는 가변 접속 수단과, 상기 워드라인 승압 전압을 입력하여 상기 새츄레이션 도달 시간만큼 지연한 후 상기 가변 수단을 제어하기 위한 지연 출력 신호를 발생하는 지연 수단과, 상기 지연 수단으로부터 출력되는 상기 지연 출력 신호에 의해 제어되며, 상기 워드라인 승압 전압의 상기 세츄레이션 레벨 도달 이후, 상기 캐패시터 수단에 저장된 전하를 접지전압단으로 방전하기 위한 방전 수단을 구비하여상기 워드라인의 승압 전압이 워드라인 로딩에 따라 변화하는 것을 보상하는 워드라인 로딩 보상 회로.
7. 제6항에 있어서, 상기 워드라인 승압 전압의 상기 세츄레이션 도달 시간은 약 10 나노초 - 20 나노초임을 특징으로 하는 반도체 집적 회로.
8. 제6항에 있어서, 상기 가변 접속 수단은 상기 지연 수단으로부터 출력되는 상기 지연 출력 신호와 소정의 인에이블 신호를 입력하는 NOR 게이팅 수단과, 채널의 일단이 상기 NOR 게이팅 수단의 출력 신호에 접속하고, 게이트 단자가 전원전압단에 접속하며 패스용 NMOS 트랜지스터와, 게이트가 상기 패스 트랜지스터의 타단과 접속하며, 채널의 일단이 상기 워드라인 승압 전압에 접속하며, 채널의 타단이 상기 캐패시터 수단에 접속하는 풀 다운용 NMOS 트랜지스터를 구비함을 특징으로 하는 워드라인 로딩 보상 피로.
9. 제6항에 있어서, 상기 방전 수단은 게이트 단자가 상기 지연 출력 신호에 접속하며, 상기 캐패시터 수단에 지장된 전하를 접지전압단으로 방전시키는 NMOS 트랜지스터로 구성됨을 특징으로 하는 워드라인로딩 보상 회로.
10. 제6항에 있어서, 상기 지연 수단은 다수의 인버터로 구성됨을 특징으로 하는 워드라인 로딩 보상 회로.
11. 워드라인의 승압 전압 레벨이 워드라인 로딩에 따라 변화하는 것을 보상하여 주기 위한 워드라인 로딩 보상 회로에 있어서, 상기 워드라인 승압 전압으로부터 전하를 저장하기 위한 캐패시터 수단과, 상기 워드라인 승압 전압이 새츄레이션 레벨 도달 이전까지는 상기 워드라인 승압 전압과 상기 캐패시터 수단을 접속되도록 하고, 상기 워드라인 승압 전압이 상기 새츄레이션 도달 레벨 이후에는 상기 워드라인 승압 전압과 상기 캐패시터 수단이 차단되도록 하는 가변 접속 수단을 구비함을 특징으로 하는 워드라인 로딩 보상 회로.
12. 제11항에 있어서, 상기 가변 접속 수단은 상기 워드라인 승압 전압을 입력하여 상기 새츄레이션 도달 시간 만큼 지연한 후 발생되는 지연 출력 신호에 의해 제어됨을 특징으로 하는 워드라인 로딩 보상 회로.
13. 제12항에 있어서, 상기 가변 접속 수단은 상기 지연 출력 신호와 소정의 인에이블 신호를 입력하는케이팅 수단과, 채널의 일단이 상기 게이팅 수단의 출력 신호에 접속하고, 게이트 단자가 전원전압단에 접속하며 패스 트랜지스터와, 게이트가 상기 패스 트랜지스터의 타단과 접속하며, 채널의 일단이 상기 워드라인 승압 전압에 접속하며, 채널의 타단이 상기 캐패시터 수단에 접속하는 풀 다운 트랜지스터를 구비함을특징으로 하는 워드라인 로딩 보상 회로.
14. 제11항에 있어서, 상기 워드라인 승압 전압이 상기 새츄레이션 레벨 이후 상기 캐패시터 수단에 지장된 전하를 접지전압단으로 방전하기 위한 방전 수단을 더 구비함을 특징으로 하는 워드라인 로딩 보상회로.