KR950009293B1 - 식각선택비가 향상된 단층레지스트 패턴 형성방법 - Google Patents

Abstract

내용 없음.

Description

식각선택비가 향상된 단층레지스트 패턴 형성방법

제1도 내지 제4도는 본 발명의 식각선택비를 향상시킨 단층레지스트 패턴 형성단계를 나타낸 단면도.

제5도는 식각선택비가 향상된 단층레지스트 패턴을 이용하여 폴리실리콘 패턴을 형성한 상태의 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 폴리실리콘층

2' : 폴리실리콘 패턴 3 : 단층레지스트(SLR)

3' : 단층레지스트 패턴 4 : 마스크

5 : 실리콘 확산영역 6 : 산화막

본 발명은 식각선택비가 향상된 단층레지스트 패턴(Single Layer Resist Pattern) 형성방법에 관한 것으로, 특히 식각할 폴리실리콘층 위에 레지스트를 도포한 후, 노광 및 현상공정으로 레지스트 패턴을 형성시킨 다음, 실리레이션(Silylation) 공정 및 O₂플라즈마 주입공정으로 레지스트 패턴의 표면을 SiO₂화시킴으로써 식각할 폴리실리콘층에 대한 레지스트 패턴의 식각선택비를 향상시킨 단층레지스트 패턴 형성방법에 관한 것이다.

일반적으로, 반도체 소자가 더욱 고집적화됨에 따라 도폴로지(Topology)가 점차 심화되어 가며, 이에 따라 비트라인(Bit Line), 캐패시터(Capacitor) 등을 제조하는데 쓰이는 폴리실리콘을 식각하기 위해서는 기존보다 더 많은 식각이 필요하게 되었다. 이러한 과도식각(Over-Etch)을 위해서는 폴리실리콘 식각시의 식각장벽층(Etch Barrier layer)이 되는 레지스트와의 식각선택비(일반적으로, 레지스트 : 폴리실리콘의 식각 내지는 1 : 3 정도이다)가 중요한 문제 중의 하나이다. 즉, 폴리실리콘은 통상적으로 약 1500 내지 3000Å 정도로 적층하며 레지스트는 통상적으로 약 1.0 내지 2.0 마이크론 정도로 도포하는데, 이의 식각비가 1 : 3(레지스트 : 폴리실리콘) 정도여서 과도식각시 원하는 폴리실리콘 패턴 형성에 문제점이 있다. 또한, 과도 식각을 위해 레지스트의 두께를 계속 높이게 되면 단층레지스트(Single-Layer Resist ; SLR)로서는 하프-마이크론(Half-micron) 이하의 패턴을 형성할 수 없게 된다.

이러한 문제를 극복하기 위해 다층레지스트(Multi-layer Resist ; MLR), DESIRE(Diffusion-Enhanced-Silylated Resist) 등의 공정을 개발하고 있지만, 공정이 어렵고 비용이 많이 들어 생간에 적용하기 어려운 실정이다.

따라서, 본 발명은 MLR이나 DESIRE 공정보다 공정이 훨씬 간단한 SLR로서 식각할 폴리실리콘과의 식각선택비를 현저히 높혀 과도식각에서도 마스크로서의 레지스트 패턴의 침식(Erosion)을 최소화시키고, 0.5㎛ 이하의 패턴 형성이 가능하도록 하며, 또한 레지스트의 두께를 얇게(통상 SLR의 두께는 약 1.0-2.0마이크론) 조절하여 해상력을 향상시키기 위하여, 반도체 소자의 제조공정 중 미세패턴 형성시 사용하고 있는 실리레이션 기법(Silylation mechanism)을 이용하여 옥사이드 하드 마스크(Oxide hard mask)를 제조한 후 폴리실리콘층과의 식각비를 조절하여 폴리실리콘 패턴을 형성하도록 하는 단층레지스트 패턴을 형성하는 방법을 제공함에 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명은 식각할 폴리실리콘층 위에 단층레지스트를 도포하고, 공지의 노광(Expose) 및 현상(Develop)공정으로 레지스트 패턴을 형성시킨 후에, 실리레이션 기법을 이용하여 레지스트 패턴 상부에 실리콘을 확산시켜 레지스트 패턴 상부면에 실리콘이 함유된 레지스트(실리콘 확산영역)를 만든 다음, RIE(Reactive Ion Etch) 식각장비나 플라즈마(Plasma) 식각장비에서 O₂플라즈마를 이용하여 레지스트 표면을 산화(Oxidation)시켜 레지스트 표면의 실리콘(Si)이 SiO₁화 되도록 함으로써 폴리실리콘 식각시 폴리실리콘과의 식각선택비(산화막 : 폴리실리콘의 식각비는 1 : 15 정도이다)가 현저히 높아져 과도식각에서도 레지스트의 침식을 최소화하면서 폴리실리콘 패턴을 형성할 수 있도록 하는 것을 특징으로 한다.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.

제1도 내지 제4도는 본 발명의 식각선택비를 향상시킨 단층레지스트 패턴 형성단계를 나타낸 단면도로서, 제1도는 실리콘 기판(1)상에 폴리실리콘층(2)을 형성한 다음, 단층레지스트(SLR)(3)를 상기 폴리실리콘층(2)상에 전반적으로 도포한 상태를 도시한 것이다.

제2도는 상기 단층레지스트(3)상에 패턴이 형성된 마스크(4)를 위치시킨 다음, 노광공정으로 단층레지스트(3)의 예정부분을 광(예를 들어, 자외선)에 노출시킨 상태를 도시한 것이다.

제3도는 현상공정을 실시하여 단층레지스트 패턴(3')을 형성한 후, 실리레이션 오븐(Silylation Oven)에서 실리레이션 공정으로 상기 레지스트 패턴(3')의 표면에 실리콘을 확산시켜 실리콘이 포함된 레지스트로서의 실리콘 확산영역(5)을 형성한 상태를 도시한 것이다.

제4도는 상기 단층레지스트 패턴(3') 표면의 실리콘 확산영역(5)에 RIE 식각장비나 플라즈마 식각장비로 O₂플라즈마를 통해 얇은 산화막(SiO₂)(6)을 형성한 상태를 도시한 것이다.

제5도는 상기 제1 내지 4도의 공정단계로 이루어진 단층레지스트 패턴(3')을 마스크층으로 하여 노출된 부분의 플리실리콘층(2)을 식각하여 폴리실리콘 패턴(2')을 형성한 상태를 도시한 것이다. 이때, 단층레지스트 패턴(3') 상부 표면에 형성된 산화막(6)이 다소 침식(Erosion)된 것을 알 수 있다.

상기 단층레지스트 패턴(3')을 마스크층으로 하여 폴리실리콘 패턴(2')을 형성함에 있어, 단층레지스트 패턴(3')의 상부 표면에 형성된 산화막(6)과 폴리실리콘층(2)과의 식각선택비는 약 1 : 15 정도이다. 이와 같이 식각선택비가 높으므로 레지스트 도포시 두께를 낮게 조절하여도(예를 들어, 레지스트의 두께를 0.5 내지 1.0 마이크론 정도) 하부의 폴리실리콘층을 과다식각할 수 있어 해상력을 더욱 향상시킬 수 있다.

상술한 바와 같이 본 발명에 의하면, 레지스트 패턴 형성 후 실리레이션 공정을 행하여 레지스트 패턴 상부면에 폴리실리콘과의 식각선택비가 높은 산화막을 형성함으로써, 레지스트 도포시 그 두께에 관계없이 과다 식각공정을 행할 수 있으며, 만약 레지스트 두께를 얇게 조절하여도 과다식각을 할 수 있어 해상력을 향상시키며, 또한 다층레지스트와 같이 복잡한 공정을 행하지 않고서 소자제조 공정을 간단하게 할 수 있어 수율 및 신뢰도를 향상시킬 수 있다.

Claims (1)

1. 실리콘 기판상에 폴리실리콘층을 형성한 다음, 단층레지스트를 상기 폴리실리콘층상에 전반적으로 도포하는 단계와, 상기 단층레지스트상에 패턴이 형성된 마스크를 위치시킨 다음, 노광공정으로 단층레지스트의 예정부분을 광에 노출시킨 후, 현상공정을 실시하여 단층레지스트 패턴을 형성하는 단계로 이루어지는 단층레지스트 패턴 형성방법에 있어서, 상기 폴리실리콘층을 예정된 패턴으로 형성할 때에 식각마스크로 사용되는 단층레지스트와 식각되는 폴리실리콘층과의 식각선택비를 향상시키기 위하여, 상기 폴리실리콘층상에 형성된 단층레지스트 패턴 상부 표면에 실리레이션 공정으로 실리콘을 확산시켜 일정깊이의 실리콘 확산 영역을 형성하는 단계와, 상기 단층레지스트 패턴 상부표면의 실리를 확산영역에 RIE 식각장비나 플라즈마 식각장비로 O₂플라즈마를 주입하여 상기 폴리실리콘층에 대하여 식각선택비가 높은 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 식각선택비가 향상된 단층레지스트 패턴 형성방법.