KR950007402Y1 - Resolution improving circuit of a/d converter - Google Patents
Resolution improving circuit of a/d converter Download PDFInfo
- Publication number
- KR950007402Y1 KR950007402Y1 KR2019900017770U KR900017770U KR950007402Y1 KR 950007402 Y1 KR950007402 Y1 KR 950007402Y1 KR 2019900017770 U KR2019900017770 U KR 2019900017770U KR 900017770 U KR900017770 U KR 900017770U KR 950007402 Y1 KR950007402 Y1 KR 950007402Y1
- Authority
- KR
- South Korea
- Prior art keywords
- converter
- signal
- adder
- digital
- differential amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/447—Sequential comparisons in series-connected stages with change in value of analogue signal using current mode circuits, i.e. circuits in which the information is represented by current values rather than by voltage values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 6 : A/D변환기 2, 5 : 전류원1, 6: A / D converter 2, 5: current source
3 : D/A변환기 4 : 차동증폭기3: D / A Converter 4: Differential Amplifier
7 : 비교기 8 : 가산기7: comparator 8: adder
R1-R3: 저항R 1 -R 3 : Resistance
본 고안은 분해능이 낮은 A/D변환기를 다수개 이용하고 차동증폭기 및 비교기와 가산기를 부가 접속하여 높은 분해능(分解能)을 가진 A/D변환기를 구현할 수 있도록 하기 위한 A/D변환기의 분해능 향상회로에 관한 것이다.The present invention utilizes a large number of low resolution A / D converters, and connects a differential amplifier, a comparator and an adder to realize an A / D converter with a high resolution. It is about.
일반적으로 아날로그 값을 디지탈 신호로 전환하기 위해서는 A/D변환기를 주로 사용하게 되나, 많은 량의 아날로그 신호와 소수점을 갖는 아날로그 신호를 디지탈 값으로 전환토록 하려면 분해능이 높은 고정밀도의 A/D변환기를 사용하여야 하므로 이를 사용하는 제품의 가격 상승 요인이 되었던 것이다.In general, A / D converters are mainly used to convert analog values to digital signals.However, high-resolution A / D converters can be used to convert analog signals with large numbers of analog signals and decimal points into digital values. Since it had to be used, it was a factor to increase the price of the product using it.
따라서 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 소수점을 갖는 아날로그 신호가 입력될 경우 양의 정수는 특정 A/D변환기를 통해 가산기의 최대유효자리비트(MSB)에 전송하고 소수점 수는 가산기의 최소유효자리비트(LSB)로 공급하되 비교기의 출력신호에 따라 가산이 이루어져 최초의 소수점을 갖는 아날로그 신호가 디지탈 값으로 변화시키게 되어 높은 분해능을 갖는 A/D변환기를 제공하고자 하는데 본 고안의 목적이 있는 것이다.Therefore, the present invention was devised to solve the above problems, and when an analog signal having a decimal point is input, a positive integer is transmitted to the maximum significant digit bit (MSB) of the adder through a specific A / D converter and the number of decimal points. Is supplied as the least significant bit (LSB) of the adder, but the addition is made according to the output signal of the comparator, so that the analog signal with the first decimal point is changed to a digital value to provide an A / D converter with high resolution. There is a purpose.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.
제1도에서와 같이, 입력되는 아날로그 신호를 디지탈신호로 변환하는 A/D변환기(1)와, 상기 A/D변환기(1)에서 출력되는 디지탈신호를 최대유효자리비트(MSB)로 입력받는 가산기(8)와, 상기 A/D변환기(1)의 디지탈 출력 신호를 아날로그 신호로 복원하는 D/A변환기(3)와, 상기 D/A변환기(3)의 출력 신호와 입력되는 아날로그 신호를 증폭하는 차동증폭기(4)와, 상기 차동증폭기(4)의 출력 신호를 디지탈 신호로 변환하여 가산기(8)에 최소유효자리비트(LSB)로 입력하는 A/D변환기(6)와, 상기 차동증폭기(4)의 출력 신호를 기준치와 비교하여 가산기(8)에 입력하는 비교기(7)를 구비한다.As shown in FIG. 1, an A / D converter 1 for converting an input analog signal into a digital signal and a digital signal output from the A / D converter 1 are received as maximum significant digit bits (MSB). An adder 8, a D / A converter 3 for restoring the digital output signal of the A / D converter 1 to an analog signal, and an output signal and an input analog signal of the D / A converter 3 A differential amplifier (4) for amplifying, an A / D converter (6) for converting the output signal of the differential amplifier (4) into a digital signal and inputting the least significant digit bit (LSB) to the adder (8), and the differential The comparator 7 which compares the output signal of the amplifier 4 with a reference value, and inputs into the adder 8 is provided.
상기와 같은 구성으로 이루어진 본 고안의 작용 효과를 설명하면 다음과 같다.Referring to the effect of the present invention made of the configuration as described above are as follows.
먼저 소수점을 갖는 아날로그 신호를 디지탈신호로 변환할 때 전류원(2)의 출력 전압은 정수 값을 갖게 하여 A/D변환기(1)의 기준 전압으로 공급하고, 다른 전류원(5)의 출력 전압은 최초 입력되는 아날로그 신호의 소수점 자리에 해당하는 만큼 전류원(2)의 출력 전압을 나눈 값으로 출력되도록 하여 A/D변환기(6)에 공급한다.First, when converting an analog signal having a decimal point into a digital signal, the output voltage of the current source 2 has an integer value and is supplied as the reference voltage of the A / D converter 1, and the output voltage of the other current source 5 is the first. The output voltage of the current source 2 is divided by the number corresponding to the decimal place of the input analog signal and supplied to the A / D converter 6.
이러한 상태에서 소수점의 아날로그 신호가 A/D변환기(1)로 입력되면 정수 값을 갖는 전류원(2)의 기준 전압으로 인해 아날로그 신호 중 정수 값만을 디지탈신호로 변환한 후 가산기(8)의 최대유효자리비트(MSB)로 전송함과 동시에 D/A변환기(3)로 인가되어 디지탈로 변환된 신호를 다시 아날로그 신호로 변환시켜 차동증폭기(4)로 인가된다.In this state, when the analog signal of the decimal point is input to the A / D converter 1, the maximum value of the adder 8 is converted after converting only the integer value of the analog signal to the digital signal due to the reference voltage of the current source 2 having the integer value. At the same time as the digit bit (MSB) is transmitted to the D / A converter (3), the digital signal is converted into an analog signal and applied to the differential amplifier (4).
상기 차동증폭기(4)는 최초 소수점을 갖는 입력 신호와 D/A변환기(3)에서 입력된 신호를 비교하여 두 저항(R2)(R3)값이 같을 경우 "-"레벨의 차이 값만의 아날로그 신호를 출력하여 A/D변환기(6)에 입력된다.The differential amplifier 4 compares an input signal having an initial decimal point and a signal input from the D / A converter 3 and compares only the difference value of the "-" level when the values of the two resistors R 2 (R 3 ) are the same. An analog signal is output and input to the A / D converter 6.
이의 신호는 상기 A/D변환기(6)에서 디지탈신호로 변환되어 가산기(8)의 최소유효자리비트(LSB)로 전송한다.The signal is converted into a digital signal by the A / D converter 6 and transmitted to the least significant digit bit LSB of the adder 8.
이때 차동증폭기(4)에서 출력되는 "-"레벨의 아날로그 신호는 비교기(7)로 인가됨에 따라 상기 비교기(7)에서는 기준치와 비교된 "로우"신호가 출력되어 가산기(8)의 에더(ADDER) 신호로 사용하여 최대유효자리비트(MSB) 및 최소유효자리비트 (LSB)의 데이타가 합성되어 최초의 소수점을 갖는 아날로그 신호가 디지탈로 변환됨으로서 A/D변환기(1)(6)의 분해능을 향상시킬 수 있는 것이다.At this time, the analog signal of the "-" level output from the differential amplifier 4 is applied to the comparator 7, so that the comparator 7 outputs a "low" signal compared with the reference value, so that the adder 8 of the adder 8 can be used. Signal of the largest significant bit (MSB) and least significant bit (LSB) is synthesized so that the analog signal having the first decimal point is converted into digital, thereby reducing the resolution of the A / D converter (1) (6). It can be improved.
상기와 같이 작용하는 본 고안을 일 예를 들어 설명하면 다음과 같다.Referring to the present invention to work as an example described as follows.
최초 아날로그 입력 신호가 5.4V라 하고 A/D변환기(1)의 기준 전압을 공급하기 위한 전류원(2) 출력 전압이 1V라 하면, 다른 A/D변환기(6) 기준 전압 즉, 전류원(5)의 출력 전압은 1/10V가 된다.If the initial analog input signal is 5.4V and the output voltage of the current source 2 for supplying the reference voltage of the A / D converter 1 is 1V, the other A / D converter 6 reference voltage, that is, the current source 5 The output voltage of becomes 1 / 10V.
따라서 "5"의 정수값은 A/D변환기(1)에서 디지탈로 변환되어 가산기(8)의 최대유효자리비트(MSB)로 전송함과 동시에 이의 디지탈 데이타 값이 D/A변환기(3)를 통해 다시 5V아날로그 신호로 복원된 후 차동증폭기(4)의 비반전단자(+)에 인가되는 한편, 입력단을 통해 입력되는 5.4V의 아날로그 신호가 차동증폭기(4)로 전송됨에 따라 상기 차동증폭기(4)는 양단자의 전압차만큼 0.4V로 출력되며 이의 전압은 A/D변환기(6)에서 전류원(5)의 기준 전압에 따라 4V 디지탈신호로 변환되어 가산기(8)의 최소유효자리비트(LSB)로 전송된다.Therefore, the integer value of "5" is converted to digital by the A / D converter 1 and transmitted to the maximum significant digit bit (MSB) of the adder 8, and its digital data value is transmitted to the D / A converter 3 at the same time. The analog amplifier is restored to the 5V analog signal and then applied to the non-inverting terminal (+) of the differential amplifier (4), while the 5.4V analog signal input through the input terminal is transmitted to the differential amplifier (4). 4) is outputted as 0.4V by the voltage difference between both terminals, and the voltage thereof is converted into a 4V digital signal according to the reference voltage of the current source 5 in the A / D converter 6 so that the least significant bit of the adder 8 (LSB) Is sent).
이때 차동증폭기(4) 출력 신호는 비교기(7)로 전달됨에 따라 상기 비교기(7)에서 기준치와 비교하여 출력되는 "로우" 신호가 가산기(8)에 에더신호를 발생함으로서 최대 및 최소유효자리비트의 데이타를 합성하여 5.4V의 최초 아날로그 압력을 디지탈신호로 만들게 되는 것이다.At this time, the output signal of the differential amplifier 4 is transmitted to the comparator 7, so that the "low" signal output from the comparator 7 in comparison with the reference value generates an Ether signal to the adder 8, thereby causing the maximum and minimum significant digit bits. The first analog pressure of 5.4V is synthesized by synthesizing the data from
상술한 바와 같이 작용하는 본 고안은 소수점을 갖는 아날로그 신호가 입력될 경우 양의 정수는 특정 A/D변환기를 통해 가산기의 최대유효자리비트(MSB)에 전송하고 소수점수는 가산기의 최소유효자리비트(LSB)로 공급하되 비교기의 출력 신호에 따라 가산이 이루어져 최초의 소수점을 갖는 아날로그 신호가 디지탈 값으로 변환시키게 되어 높은 분해 기능을 갖는 A/D변환기를 구현할 수 있는 것이다.The present invention, which works as described above, transfers a positive integer to the maximum significant digit bit (MSB) of the adder through a specific A / D converter when the analog signal with the decimal point is input, and the decimal point is the minimum significant digit of the adder. It is supplied to the LSB and added according to the output signal of the comparator, so that the analog signal having the first decimal point is converted into a digital value, thereby implementing an A / D converter having a high resolution function.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900017770U KR950007402Y1 (en) | 1990-11-19 | 1990-11-19 | Resolution improving circuit of a/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900017770U KR950007402Y1 (en) | 1990-11-19 | 1990-11-19 | Resolution improving circuit of a/d converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920010638U KR920010638U (en) | 1992-06-17 |
| KR950007402Y1 true KR950007402Y1 (en) | 1995-09-11 |
Family
ID=19305612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900017770U KR950007402Y1 (en) | 1990-11-19 | 1990-11-19 | Resolution improving circuit of a/d converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007402Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101291341B1 (en) * | 2013-01-07 | 2013-07-30 | 주식회사 하이드로넷 | Resolution progress device of the analog/digital converter using adc port of mcu and method thereof |
-
1990
- 1990-11-19 KR KR2019900017770U patent/KR950007402Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101291341B1 (en) * | 2013-01-07 | 2013-07-30 | 주식회사 하이드로넷 | Resolution progress device of the analog/digital converter using adc port of mcu and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010638U (en) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2093297A (en) | D/a converting circuit having two d/a converters | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| KR950007402Y1 (en) | Resolution improving circuit of a/d converter | |
| KR950003287B1 (en) | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital to analog converter | |
| EP0782790B1 (en) | Analog-to-digital converter for generating a digital n-bit gray-code | |
| AU558047B2 (en) | Analog to digital converter | |
| JPH06132828A (en) | D/a converter | |
| JPH0446016B2 (en) | ||
| JPH0547006B2 (en) | ||
| JP3230227B2 (en) | A / D converter | |
| KR900003264B1 (en) | Multiplexing analog-digital converter | |
| JPS57180230A (en) | Analog-to-digital conversion circuit | |
| KR900001070B1 (en) | Propagation-type a/d converter | |
| JPH1041821A (en) | A/d converter | |
| SU777876A1 (en) | Pulse-code demodulator of radio relay station telephonic channel | |
| JP2904239B2 (en) | A / D conversion circuit | |
| JPS628051B2 (en) | ||
| JPH0548459A (en) | Analog/digital converter | |
| KR960007104Y1 (en) | D/a converter | |
| TW280972B (en) | Analog to digital converter | |
| JPS57152726A (en) | A/d converting circuit | |
| KR970017428A (en) | Analog-to-digital converter for video | |
| JPS58170114A (en) | Digital-analog converter | |
| JPS6166411A (en) | Analog-digital converter | |
| JPH05110437A (en) | Serial parallel type a/d converter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20000901 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |