Nothing Special   »   [go: up one dir, main page]

KR930010642B1 - 인버터 장치 - Google Patents

인버터 장치 Download PDF

Info

Publication number
KR930010642B1
KR930010642B1 KR1019900021745A KR900021745A KR930010642B1 KR 930010642 B1 KR930010642 B1 KR 930010642B1 KR 1019900021745 A KR1019900021745 A KR 1019900021745A KR 900021745 A KR900021745 A KR 900021745A KR 930010642 B1 KR930010642 B1 KR 930010642B1
Authority
KR
South Korea
Prior art keywords
voltage
current
switching element
circuit
diode
Prior art date
Application number
KR1019900021745A
Other languages
English (en)
Other versions
KR910013670A (ko
Inventor
아끼노리 히라마쯔
후또시 오까모또
히로시 기도
히로유끼 사꼬
유끼오 야마나까
고지 야마다
Original Assignee
마쯔시다 덴꼬 가부시끼가이샤
미요시 도시오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1335336A external-priority patent/JP2854647B2/ja
Priority claimed from JP1335332A external-priority patent/JP2913058B2/ja
Priority claimed from JP1335334A external-priority patent/JPH03198668A/ja
Priority claimed from JP25618190A external-priority patent/JP3016845B2/ja
Application filed by 마쯔시다 덴꼬 가부시끼가이샤, 미요시 도시오 filed Critical 마쯔시다 덴꼬 가부시끼가이샤
Publication of KR910013670A publication Critical patent/KR910013670A/ko
Application granted granted Critical
Publication of KR930010642B1 publication Critical patent/KR930010642B1/ko

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • H02M1/425Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a high frequency AC output voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/338Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
    • H02M3/3385Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
    • H02M3/3387Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current in a push-pull configuration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14Circuit arrangements
    • H05B41/26Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC
    • H05B41/28Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S315/00Electric lamp and discharge devices: systems
    • Y10S315/07Starting and control circuits for gas discharge lamp using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

내용 없음.

Description

인버터 장치
제1도는 종래의 인버터 장치를 설명하는 회로도.
제2도는 본 발명의 제1실시예에 따른 인버터 장치의 개략선도.
제3a도 내지 3f도는 제2도의 회로의 기본 동작을 설명하는 파형도.
제4a 및 4b도는 제2도의 회로를 통해 흐르는 발진 전류를 설명하는 도면.
제5도는 제2도의 상세한 회로도.
제6a 내지 6d도는 제5도의 회로의 스타터(starter) 동작을 설명하는 파형도.
제7a 내지 7k도는 제5도의 회로의 고주파수 동작을 설명하는 파형도.
제8a 내지 8e도는 제5도의 회로의 고주파수 동작을 설명하는 다른 파형도.
제9a도 내지 9d도는 쵸크(choke) 코일을 통해 흐르는 전류와 제5도의 회로인 정류기에 상승하는 입력 AC 전류를 설명하는 파형도.
제10도는 본 발명의 제2실시예에 따른 인버터 장치의 회로 다이어그램.
제11a도 내지 11f도는 제10도의 회로 동작을 설명하는 파형도.
제12도는 제10도의 전파 정류기의 회로 다이어그램.
제13도 내지 15도는 제12도의 정류기 출력단에 인가되는 DC전압을 각각 나타내는 파형 챠트도.
제16도는 본 발명의 제3실시예에 따른 인버터 장치의 회로 다이어그램.
제17a도 내지 17f도는 제16도의 회로 동작을 설명하는 파형도.
18도는 본 발명의 제4실시예에 따른 인버터 장치의 회로 다이어그램.
제19a도 내지 19f도는 제18도의 회로 동작을 설명하는 파형도.
* 도면의 주요부분에 대한 부호의 설명
30 : 전파 정류기 40 : 평활 회로
50 : 인버터 61 : 제1피드백 권선
62 : 제2피드백 권선 91 : 버퍼
100 : 주 제어 유니트
본 발명은 AC전압을 고주파수 출력 AC 전압으로 변환하기 위한 인버터 장치에 관한 것으로, 특히 간단한 설계로 출력 에너지를 변화시킬 수 있는 개선된 인버터 장치에 관한 것이다.
최근에 종래 기술의 인버터 장치는 1986년 1월 14일에 허여된 미합중국 특허 제 4,564,897호에 기재되어 있는데, 한 스위칭 소자를 이용하기 위해 평활된 DC 전압을 얻기 위한 평활 회로와 인버터 스위칭에 공통으로 제시하여 얻어진 평활 DC 전압을 한 부하에 고주파수 AC 전압 또는 전류를 제공하는 것이다. 제1도에 도시된 것처럼, 종래 기술의 인버터 장치를 설명하는데, 평활 회로(40')는 평활 캐패시터(41'), 쵸크 코일(42')과, 상기 쵸크 코일(42')와 직렬로 접속되어 턴-온될때 전자기 에너지를 쵸크 코일(42')에 공급하기 위해 AC 라인 전압으로부터 전파 정류기(30')를 통해 얻어진 맥동 DC 전압을 방지하도록 동작하는 제1스위칭 트랜지스터(51')를 포함한다. 상기 전자기 에너지는 평활 DC 전압을 축적하는 평활 캐패시터에 결과 전류를 흐르게 하기 위해 제1스위칭 트랜지스터(51')의 연속 턴-오프에서 방출된다.
상기 인버터 장치(50')는 평활 회로(30')에 공통인 제1스위칭 트랜지스터(51'), 제2스위칭 트랜지스터(52'), 1차 권선(54')과 2차 권선(55')을 갖는 변압기(53')와, 제1및 제2캐패시터(56' 및 57')를 포함한다. 제1및 제2스위칭 트랜지스터(51' 및 52')는 평활 캐패시터(41') 양단에 직렬로 접속되고, 1차 권선(53')을 통해 고주파수 AC 전류를 제공하기 위해 고주파수에서 평활된 DC 전압을 스위칭하는 선택적으로 턴-온 및 턴-오프 구동되어, 2차 권선(55')을 통해 결합된 부하(10')를 1차 권선(54')에 에너지화를 위한 대응 AC 전압을 제공한다. 제1및 제2스위칭 트랜지스터(51' 및 52')의 각각은 1차 권선(54')과 협력하게 되고, 제1및 제2캐패시터(56' 및 57')중 각각의 개패시터는 제1및 제2스위칭 트랜지스터(51' 및 52')와 직렬로 접속된 제1및 제2다이오드(58' 및 59')중 각각의 다이오드를 통해 발진 회로에 흐르게 하기 위해 발진 전류를 발생하는 직렬 발진 회로를 한정한다. 부가로, 변압기(53')는 스위칭 트랜지스터(51' 및 52')중 한 트랜지스터가 턴-온된 후에 다른 한 트랜지스터가 턴-오프되는 시간에 발진 전류에 의해 자체 여기를 위해 제1및 제2스위칭 트랜지스터(51' 및 52')의 베이스에 각각 접속된 제1및 제2피드백 권선(61' 및 62')을 포함한다.
다시 말해, 제1및 제2트랜지스터(51' 및 52')중 한 트랜지스터는 인버터 장치의 단락 회로를 일으키는 두 스위칭 트랜지스터의 동시 턴-온을 방지하기 위해 다른 한 트랜지스터가 턴-오프될때까지 턴-온되지 않는다. 평활 회로 및 인버터가 제1스위칭 소자를 분리할 수 있고, 단락-회로 하자드(hazard)를 피할 수 있는 종래 기술인 인버터 장치가 유리한 특성을 갖는다 할지라도, 종래 기술의 인버터는 스위치 트랜지스터의 공통 이용으로부터 야기된 임계 문제를 일으킨다. 이러한 문제를 입력 가능 AC 전압 변화에 대해서 또는 변화하는 부하의 요구에 일치하여 안정적으로 소정의 레벨에서 인버터 출력을 조정하는 것은 실제로 불가능하다. 예를 들어,입력 AC 전압이 연속적으로 증가할때, 평활 회로는 평활 캐패시터에서 대응적으로 증가한 평활 DC 전압을 축적하기 위해 응답하여, 증가된 시간 간격동안 공통 스위칭 트랜지스터를 통해 흐르는 증가된 부하 전류가 결과로서 나타난다. 이 결과는 공통 스위칭 트랜지스터가 증가된 시간 간격동안 턴-온을 유지하여, 평활 회로가 정류기로부터 더 많은 양의 전류 또는 에너지를 유도하여, 평활 캐패시터에서 결과의 평활 DC 전압을 더 증가시켜 부하 전류 또는 에너지를 최대 레벨로 증가시키는 결과를 초래한다. 입력 AC 전압이 연속으로 강하할때, 공통 스위칭 트랜지스터는 상기 기술 내용과 반대 방식으로 부하 전류를 감소시키도록 동작하게 되어, 그 결과 최소 레벨로 부하 전류를 감소시키게 될 것이다. 간단히 말해, 입력 AC 전압 변화는 언제나 증가 혹은 감소된 부하 전류를 발생하기 위해 증폭된다. 상기 동작의 메카니즘은 변화하는 부하 요청에 따라 인버터 출력 에너지를 제어하는데 어려움이 있는데, 그 이유는 부하 전류의 변화가 부하 에너지내의 증폭된 변화를 복귀시키는 인버터 입력 에너지에서 상응하는 변화로 복귀되기 때문이다. 상기 회로의 한계로 인하여, 종래의 인버터 장치는 소정의 레벨에서 인버터 출력 에너지를 연속 제어하는데는 불가능하다.
상기 문제점은 평활 회로와 인버터에 공통의 스위칭 소자를 이용할 수 있는 장점을 갖는 본 발명에 따라 성공적으로 제거되었다. 그러므로, 본 발명의 제1목적은 평활 회로와 인버터에 공통의 한 스위칭 소자를 사용하는 간단한 회로 장치를 이용하여 소정의 레벨에서 출력 에너지를 제어할 수 있는 개선된 인버터 장치를 제공하는 것이다. 본 발명에 따른 인버터 장치는 보통의 AC 입력 라인 전압을 맥동 DC 전압으로의 전파 정류용 전파 정류기 ; 맥동 DC 전압으로부터 평활된 DC 전압을 제공하는 평활 회로와, 고주파수 교류전압 또는 전류를 부하에 제공기 위해 평활된 DC 전압을 스위칭하도록 동작하는 인버터를 포함한다. 평활회로는 쵸크 코일, 평활 캐패시터와, 턴-온될때 쵸크 코일에 전자기 에너지를 저장하고 턴-오프일때 평활 캐패시터에서 평활된 DC 전압을 축적하는 평활 캐패시터로 에너지를 방출하기 위해 고주파수에서 정류기의 출력의 스위치로 구동되는 스위칭 소자를 포함한다. 이러한 방식으로, 스위칭 소자는 평활 캐패시터를 일정하게 충전하기 위해 정류기 출력을 초핑하는 단계를 반복한다. 그 인버터는 결과 전압을 부하 회로에 인가하기 위해 평활 캐패시터에서 축적된 평활 DC 전압을 스위칭하는 평활 회로에 공통된 스위칭 소자를 포함한다.
상기 부하 회로는 부하, 인덕턴스와, 서로 반대 방향으로 인버터 동작을 실행하기 위해 부하를 통해 흐르는 제1및 제2전류로 구성된 발진 전류를 부하에 제공하는 발진 회로를 한정하는 발진 캐패시터를 포함한다. 제1및 제2전류는 발진 회로 자체의 회로 상수에 대해 결정된 공칭 온-타임 지속 기간동안 흐르기 위해 교류된다. 개선점은 제2전류의 종결을 검출하기 위한 검출 수단을 갖는 제어기를 포함하는데 있다. 이 제어기는, 제2전류의 종결 검출에 따라, 제1전류 흐름의 시작을 위해 공통 스위칭 소자를 여기시킨다. 이 제어기는 제2전류의 온-타임 지속 기간에 따른 공칭 온-타임 지속 기간내에 제1전류를 흐르게 하기 위한 실제 온-타임 지속 기간을 분리적으로 제어하고, 상기 공칭 온-타임 지속 기간동안 고정적으로 흐르는 제2전류를 남게 하기 위한 타이머 수단을 또한 포함한다. 그러므로, 제1전류의 온-타임 지속 기간은 제2전류의 온-타임 지속 기간에 관계없이 변화시킬 수 있으며, 인버터 출력에서 중요한 변화 혹은 부수의 변화를 최소로 유지함과 관계없이 소정의 레벨로 평활 캐패시터에서 발생된 평활 DC 전압을 조정할 수도 있다. 따라서, 본 발명에 있어서, 인버터 출력 에너지에 따른 부수의 영향을 최소로 유지하는 동안 평활 DC 전압 또는 인버터 입력 에너지를 쉽게 제어할 수 있고, 입력 전압 변화의 일치 또는 변화하는 부하 에너지 요구에 관계없이 비교적 입력 및 출력 에너지를 변화시키는데에 따른 제어가 용이하게 된다.
양호한 실시예에 있어서, 인버터는 제1공통 스위칭 소자와 함께 제2스위칭 소자를 포함한다. 이 제2스위칭 소자는 평활 캐패시터 양단에 제1스위칭 소자와 직렬로 접속된다. 제2스위칭 소자 양단에 접속된 부하 회로는 부하, 발진 캐패시터와, 인덕턴스를 포함하여 직렬 발진 회로를 한정한다. 제1및 제2스위칭 소자가 평활 캐패시터에서 축적된 평활 DC 전압을 스위칭하기 위해 고주파수에서 교대로 턴-온 및 턴-오프로 구동될때, 그 직렬 발진 회로는 인버터 동작을 실행하기 위해 서로 반대 방향으로 부하를 통해 흐르는 제1및 제2전류로 구성된 발진 전류를 제공하기 위해 반응한다. 제1및 제2전류는 직렬 발진 회로 그 자체의 회로상수에 의해 결정된 공칭 온-타임 지속 기간동안 흐르기 위해 교류한다. 제1스위칭 소자는 발진 캐패시터를 충전하는 동안 직렬 발진 회로에 제1전류를 제공하기 위해 평활 DC 전압을 스위칭하는데 이용된다. 제2스위칭 소자는 직렬 발진 회로를 통해 발진 캐패시터로부터 제2전류 흐름을 시작하여 공칭 온-타임 지속 기간의 고정 시간 간격동안 제2전류 흐름을 계속하기 위한 제1전류의 종결에 응답하여 자체-여기될 직렬 발진 회로에 접속된다. 이 회로를 사용하여, 제2스위칭 소자는 직렬 발진 회로에 의해 단독으로 결정된 공칭의 온-타임 지속 기간에 상응하는 고정 시간 간격동안 제2전류를 흐르게 하고, 기간이 제어기에 의해 제어되는 제1전류의 종결에 따른 타이밍에서 제2전류의 흐름을 시작하게 한다.
그러므로, 제1전류의 온-타임 지속 기간에 관계없이 제1전류의 온-타임 지속 기간을 제어할 수 있어, 인버터 출력에서의 중요한 변화 또는 부수의 변화를 최소로 유지하는 것과는 관계없이 소정의 레벨로 평활 캐패시터에서 발생된 평활 DC 전압을 조정할 수 있다. 두 스위칭 소자를 이용하는 본 실시예에서, 제1공통 스위칭 소자가 단지 제2전류의 종결 이후에 제어기에 의해 분리적으로 여기되고, 제2스위칭 소자가 단지 제1전류의 종결 이후에 자체 여기되기 때문에, 평활 캐패시터 양단에 직렬로 접속된 제1및 제2스위칭 소자를 동시에 턴-온하는 포텐셜 하자드가 존재할 수 없어, 하자드의 단락-회로를 방지한다. 그러므로, 본 발명의 다른 목적은 상기 장점을 보유하는 두 스위칭 소자를 이용하는 인버터에서 하자드 단락 회로를 제거할 수 있는 개선된 인버터 장치를 제공하는 것이다.
한 실시예에 있어서, 제어기는 비례 관계로 정류기의 출력 DC 전압으로부터 평활된 제어 DC 전압을 갖는다. 한 표준 레벨로부터 제어 DC 전압의 레벨의 편차에 응답하여, 상기 타이머 수단을 일정한 레벨에서 평활된 DC 전압을 유지하는 방향으로 편차에 역비례하여 공통 스위칭 소자의 실제의 온-타임 지속 기간을 변화시키는 지속 기간 신호를 발생한다. 그러므로, 인버터 장치는 평활 DC 전압, 예를 들어, 일정한 레벨에서 인버터에 대한 입력 DC 전압을 유지하기 위해 정류기에서 수신된 입력 AC 전압내의 가능성 있는 변화를 보상하여, 입력 AC 전압 변화에 따른 영향없이 부하에 대한 안정된 인버터 출력을 확실히 제공한다.
그러므로, 본 발명의 다른 목적은 입력 AC 전압에서 있을 수 있는 변화와 관계없이 부하에 일정한 안정 인버터 출력을 발생할 수 있는 개선된 인버터 장치를 제공하는 것이다.
바람직하게는, 본 발명의 인버터 장치는 정류기에 인가된 입력 AC 전압을 검출하여, 검출된 AC 전압이 고정 기준 전압 이하로 떨어질때 타이머 수단에 차단(cut) 신호를 제공하는 회로내에 접속된 입력 AC 전압 검출기를 포함한다. 이 차단 신호에 응답하여, 타이머 수단은 공통 스위칭 소자의 실제 온-타임 지속기간을 최소화하는 주기 신호를 발생한다. 이러한 장치없이, 한 입력 AC 전압이 상당한 범위로 순식간에 강하 혹은 떨어질때, 그 공통 스위칭 소자는 입력 AC 전압이 감소하는 것처럼 타이머 수단이 온-타임 지속 기간 확장을 위해 응답하는 상기 제어 동작으로 인하여 일치되게 확장된 시간 주기동안 턴-온에 응답하여, 평활 캐패시터에서 발생된 과다 증가된 평활 DC 전압을 얻게 되어 인버터가 부하뿐만 아니라 인버터에 해로운 이상한 발진을 제공한다. 따라서, 상기 장치는 입력 AC 전압에서 일시적 및 상당한 전압 강하의 순간적 실수에 대해서 안전-보호를 제공하여 안정된 인버터 동작을 보장하는데, 이것은 본 발명의 다른 한 목적이 된다.
본 발명의 상기 목적, 다른 목적 및 장점은 첨부된 도면을 참조로 하여 실시예의 상세한 설명을 통해 보다 명확히 설명될 것이다.
[실시예 1]
제2도 및 제3도를 참조하면, 본 발명의 제1실시예에 따른 인버터 장치의 동작과 기본 장치의 개략적인 도면이 도시되어 있다. 인버터 장치는 전파 정류기(30), 평활 회로(40) 및 인버터(50)를 포함한다. 정류기(30)는 감소된 리플을 갖는 평활 DC 전압(VC)(제3e도)으로 평활되는 평활 회로(40)에 인가된 맥동 DC 전압(VD)(제3c도)을 제공하는 필터(20)를 통해 입력 AC 라인 전압(VAC)(제3a도)을 수신한다. 인버터(50)는 20KHz의 고주파수 또는 더 큰 주파수에서 평활된 DC 전압을 스위치하기 위해 동작하여, 부하(10), 예를 들어 방전 램프를 구동시키기 위해 고주파 AC 전압(VRF)(제3f도)을 제공한다. 제3도에서, 정류기(30)로부터의 출력 DC 전류(IDC)와 입력 AC 전류(IAC)는 제3c도 및 제3d도에도 도시되어 있다.
평활 회로(40)는 평활 캐패시터(41), 쵸크 코일(42), 제1스위칭 트랜지스터(51) 및 제1다이오드(58)를 포함한다, 쵸크 코일(42)와 제1스위칭 트랜지스터(51)는 평활 캐패시터(41) 양단에 직렬로 접속되는 반면에, 평활 캐패시터(41)와 제1다이오드(58)는 제1스위칭 트랜지스터(51) 양단에 직렬로 접속된다. 제1스위칭 트랜지스터(51)는 정류기(30)로부터 맥동 DC 전압을 주기적으로 스위치 혹은 초프(chop)하도록 동작하여 쵸크 코일(42)에 트랜지스터(51)의 턴-온에 따라 전자기 에너지를 저장하고, 연속 턴-오프에 따라 평활 캐패시터(41)로 제1다이오드(58)를 통해 에너지를 방출하여, 평활 캐패시터(41)에 평활 DC 전압을 축적한다. 이러한 방법으로, 평활 회로(40)는 입력 DC 전압을 초퍼하는 것처럼 초퍼 회로로 동작하게 되어 평활 DC 전압을 얻는다.
인버터(50)는 평활 캐패시터(41) 양단에 직렬로 접속되고, 부하(10)를 포함하는 부하 회로에 평활 DC 전압으로부터 발진 전압 혹은 전류를 인가하기 위해 선택적으로 턴-온 및 턴-오프되는 제1스위칭 트랜지스터(51)와 제2스위칭 트랜지스터(52)를 포함한다. 제1스위칭 트랜지스터(51)는 직렬 관계로 제2다이오드(59)에 의해 분로되고, 같은 방법으로 제2스위칭 소자(51)도 제1다이오드에 의해 분로된다. 또한, 부하 회로에는 1차 권선(54) 및 2차 권선(55)을 갖는 변압기(53), 제1발진 캐패시터(56)와 제2캐패시터(57)가 포함되어 있다. 1차 권선(54), 제1발진 캐패시터(56)은 부하(10)와 직렬로 접속되어 부하(10) 양단에 접속된 제2캐패시터(57)와 함께 제2스위칭 트랜지스터(52) 양단에 접속된 직렬 발진 회로를 한정한다. 2차 권선(55)은 그자체-여기를 위해 제2트랜지스터(52)의 베이스에 접속된 피드백 권선을 자체 한정하는데, 그 상세한 설명은 이후에 설명될 것이다. 제어기(70)는 제1트랜지스터(51)의 온-타임 지속 기간을 분리하여 제어하는 것은 물론 제2스위칭 트랜지스터(52)의 턴-오프 타이밍에 따른 타이밍에서 제1스위칭 트랜지스터(51)를 온으로 하는 회로에 접속된다.
인버터(50)의 동작은 회로를 통해 흐르는 전류를 개략적으로 도시하는 제4a 및 제4b도를 참조하여 기술하기로 한다.
1) 스위칭 트랜지스터(51)를 온으로 할때, 전류 IC1[제1전류]는 발진 회로의 루프를 통해 흐른다. 즉, 평활 캐패시터(41)로부터, 발진 캐패시터(56), 부하(10), 제2캐패시터(57), 1차 권선(54), 제1스위칭 트랜지스터(51)를 통해 상기 제1전류에 의해 제1캐패시터(57)를 충전하면서 다시 평활 캐패시터(41)로 흐른다.
2) 제1트랜지스터(51)가 오프될때, 1차 권선(54) 또는 인덕터는 전류 ID1가 제1다이오드(58)를 통해 제1발진 캐패시터(56)로 계속 흐르도록 하며, 동시에 1차 권선(54)은 전계의 붕괴에 응답하여 피드백 권선(61)에서 포지티브 전압을 발생시켜 자체-여기동안 제2트랜지스터(52)의 베이스로 전달된다. 권선(55,61)의 권선 센스는 극성 돗트에 의해 제4도에 표시된다. 그러므로, 전류가 제1다이오드(58)를 통해 제1캐패시터(56)로 더이상 흐르지 않은 후, 제2트랜지스터(52)는 온으로 되어 제1캐패시터(56)로부터 나온 전류 IC2가 제2트랜지스터(52), 1차 권선(54), 부하(10) 및 캐패시터(57)를 흘러 다시 제1캐패시터(56)로 흐른다.
3) 전류 IC2가 1차 권선(54) 둘레에서 자계를 더이상 연장하지 않은 점으로 흐를때, 피드백 권선(61) 양단에서 발생된 전압은 제로로 감소된다. 상기 시점에서, 제2트랜지스터(52)의 클록테 전류 IC2가 상기 트랜지스터의 베이스 전류의 4배에 도달하여 제2트랜지스터(52)가 비포화되어 제2트랜지스터(52)를 오프로 한다.
4) 제2트랜지스터(52)가 오프로 되자마자, 1차 권선(54)은 전류 ID2가 부하(10), 트랜지스터(57), 캐패시터(56), 평활 캐패시터(41) 및 제1트랜지스터(51)의 양단에서 제2다이오드(52)를 통해 계속 흐르도록 작용하며, 이것은 제어기(70)에서 모니터된다. 추후 기술되는 바와 같이, 제어기(70)는, 상기 전류 ID2의 종료에 응답하여, 제한된 시간 주기동안 제1트랜지스터(51)을 온으로 하도록 작용한다. 그러므로, 상기 단계는 계속 반복제3 발진 회로 자체의 회로 상수에 의해 결정된 정상적인 온-타임 지속 기간을 가지며 반대 방향으로 흐르는 제1 및 제2전류로 구성된 발진 전류를 발진회로가 제공할 수 있다. 제4도에 도시된 바와 같이, 제1트랜지스터(51)가 오프되자마자, 제1전류는 제1트랜지스터(51)를 통해 흐르는 전류 IC1와, 제1다이오드(58)를 통해 흐르는 전류 ID1로 구성되어, 반면에, 제2트랜지스터(52)가 오프로 되자마자, 제2전류는 제2트랜지스터(52)을 통해 흐르는 전류 IC2와, 제2다이오드(59)를 통해 흐르는 전류 ID2로 구성된다.
저항(81,82)의 전압 분배기(80)는 제1트랜지스터(51)에 대해 병렬 관계인 정류기(30) 양단에서 쵸크 코일(42)에 직렬로 접속되어, 정류기 출력에서 맥동 DC 전압에 비례하는 분배된 전압 V82를 제어기(70)에 제공한다. 분배된 전압이 임계 전압 Vth 아래로 떨어질때마다, 제어기(70)는 온 상태가 되도록 제1트랜지스터(51)를 트리거하는 초기 신호를 발생하여, 반대 방향의 전류 ID2가 종료되자마자 전류 IC2가 흘러 온으로 된다. 이러한 방법으로 제1트랜지스터(51)는 전류 ID2 또는 제2전류의 종료 시점에서 여기되어 유사한 방법으로 제2트랜지스터(42)는 전류 ID1 또는 제1전류의 종료 시점에서 여기된다. 상기 시점에서, 제1트랜지스터(51)가 온-타임 지속 기간을 변경시키도록 분리하여 제어되는 것에도 불구하고, 제1 및 제2트랜지스터(51,52)는 상호 종속 관계에서 여기된다. 이것은 두개의 트랜지스터가 결코 동시에 온으로 될 수 없는 것을 의미하며 해로운 단락-회로가 된다. 제어기(70), 발진 회로에 의해 결정된 일정한 레벨로 제2전류의 양을 유지하면서 전류 IC1의 양을 변화시키기 위하여 발진 회로에 의해 결정된 정상적인 온-타임 지속 기간내에서만 전류 IC1, 즉, 제1트랜지스터(51)의 온-타임 지속 기간을 변화시키도록 설계된다. 그러므로 발진 회로로부터 전체적인 출력 에너지가 기준 변화를 동반하는 것없이, 즉, 제2전류부터 출력 전류에 무관하게 제1공통 트랜지스터(51)의 초퍼 동작에 기인하여 평활 캐패시터(41)에 축적된 에너지 또는 전압을 증가 및 감소시키는 제1전류의 온-타임 지속 기간을 변화시키는 것은 가능하다.
제5도는 제2도의 인버터 회로에 연결되는 제어기(70)의 상세한 회로 배열을 도시한다. 상기 회로에서, 제2트랜지스터(52)는 제2다이오드(59)를 한정하여 기생 다이오드를 갖는 MOSFET이며, 반면에, 제1트랜지스터는 제1트랜지스터의 베이스 및 콜렉터 양단에서 P-N 접합부를 갖는 바이폴라 N-P-N 접합 트랜지스터이다. 또한 상기 회로에서, 피드백 권선(61)은, 제2트랜지스터(52)의 베이스 및 피드백 권선(61) 사이에 접속된 저항(63)을 갖는 제2트랜지스터(52)의 베이스-에미터 통로 양단에 접속된다. 제5도에 도시된 바와 같이, 제어기(70)는 시작 유니트(90), 주 제어 유니트(100), 구동 유니트(110), 입력 전압 검출 유니트(120), 및 캐패시터(71)로 구성되며, 상기 캐패시터는 저항(72)을 통해 정류기(30)에 접속되어 주 제어 유니트(100)를 활성화시키도록 제어 DC 전압 VT1을 제공한다. 주 제어 유니트(100)는, 시작 유니트(90)로부터 트리거 단자(핀 번호 2)에서 시작 신호를 수신할때 제1트랜지스터(51)를 온 및 오프하는 동안 핀 번호 3으로부터 출력 펄스를 발생하는 타이머 IC(예를 들면, 일본, NEC 제품으로 이용 가능한 μPC1555)를 갖는 단안정 멀티 바이브레이터(101)를 구비한다. 저항(102) 및 캐패시터(103)의 직렬 접속된 쌍은 캐패시터(71) 양단에 접속됨으로 캐패시터(103)에서의 전압을 임계 단자(핀 번호 6)와 방전 단자(핀 번호 7)에 제공하여 제1트랜지스터(51)은 온-타임 지속 기간과 출력 펄스의 폭을 결정한다.
저항(104) 및 제너 다이오드(105)의 다른 직렬 접속된 쌍은 캐패시터(71) 양단에 접속되어 고정된 전압 V5을 주파수 제어 단자(핀 번호 5)에 제공한다. 시작 유니트(90)는 전압 분배기(80)에 부가하여, 파형 버퍼(91)(예를 들면, 일본, NEC 제품으로 이용 가능한 μPC4050), 인버터 게이트(92,93)(예를 들면, 일본 NEC 제품으로 이용 가능한 μPC4049), 및 캐패시터(94) 및 저항(95)으로 구성된 미분 회로를 구비한다. 맥동 DC 전압으로 표시되는 전압 분배기(80)로부터 출력된 분배된 전압 V82는 임계 전압 Vth를 갖는 버퍼(91)에 인가된다. 제6a도에 도시된 바와 같이, 임계전압 Vth보다 낮은 분배된 전압 V82에 응답하여, 버퍼(91)는, 분배된 전압 V82이 임계 전압 Vth 아래로 떨어질때마다 로우로 진행하는 출력 전압 V93(제6c도)를 트리거 단자(핀 번호 2)에 제공하기 위해 미분되고 변환되는 출력 전압 V91(제6b도)을 제공한다. 이러한 로우 레벨 입력에 응답하는 멀티 바이브레이터(101)는, 저항(102) 및 캐패시터(103)의 시상수에 의해 결정되는 시간 간격동안 하이-레벨 출력 펄스(제6d도)를 발생하도록 트리거된다. 그러므로, 얻어진 출력 펄스는, 증폭된 전류가 제1트랜지스터 또는 MOSFET(51)를 구동시키는 전류 증폭기 IC(예를 들면, μPC4050)를 구비하는 구동 유니트(1106)에서 처리된다. 그러므로, MOSFET(51)는 주기적인 맥동 DC 전압과 동기하여 베이스에서 트리거 신호를 수신하여 저항(102) 및 캐패시터(105)의 시상수에 의해 결정된 표준 온-타임 지속 기간을 정상적으로 갖는 온 및 오프를 반복한다.
제6도의 회로의 상기 인버터 동작은 상기 회로의 여러 포인트에서 전압 및 전류가 회로의 고주파수 동작을 도시하는 파형으로 도시된 제8a 내지 8e도로 구성되며 제7a 내지 7k도 및 제8도로 구성되는 제7도를 참조하여 기술한다. 제7a도는 정류기 출력 전압을 표시하는 제어기(70)에 인가되는 제어전압 V71을 도시하며, 제7b도는 MOSFET(51)가 오프로 되는(제2트랜지스터(52)는 온) T1와, MOSFET(51)가 온으로되는(제2트랜지스터(52)는 오프) T2를 표시하는 시간 주기에서 MOSFET(51) 양단에 인가된 전압 VD1을 도시하며, 제7c도는 멀티 바이브레이터(101)의 주파수 제어 단자(핀 번호 5)에서의 입력 전압 V5 및 멀티 바이브레이터(101)와 임계 단자(핀 번호 6) 및 방전 단자(핀 번호 7)에서의 충전-대-방전 전압 V103을 도시하며, 제7d도는 MOSFET(51)를 통하는 순방향 전류 IC1 및 역방향 전류 ID2를 도시하며, 제7e도는 각각 제2트랜지스터(52) 및 다이오드(58)를 통하는 순방향 전류 IC2 및 ID1를 도시하며 제7f도는 버퍼(91)의 출력 전압 V91을 도시하며, 제7g도는 시작 유니트(90)의 출력 전압 V93을 도시하며, 제7h도는 MOSFET(51)의 게이트로 흐르는 전압 바이어스 VB를 도시하며, 제7j도는 MOSFET(51)의 초핑 동작에 따라 쵸크 코일(42)을 통해 흐르는 전류 IDC를 도시하며, 제7j도는 MOSFET(51)를 통해 흐르는 전류 IDC를 도시하며, 제7k도는 MOSFET(51)를 통해 흐르는 합성 전류(IC1 펄스 IDC)를 도시하며 제8a도는 MOSFET(51)가 오프되는(제2트랜지스터(52)는 온) T1 및, MOSFET(51)가 온되는 (제2트랜지스터(52)는 오프) T2를 표시하는 시간 주기에서 MOSFET(51) 양단에 인가된 전압 VD1을 도시하며, 제8b도는 저항(82) 양단 전압 V82을 도시하며, 제8c도는 피드백 권선(61)에서 유도되는 출력 전압 V61을 도시하며, 제8d도는 MOSFET(51)를 통하는 순방향 전류 IC1 및 역방향 전류 ID1를 도시하며, 제8e도는 제2트랜지스터(52)를 통하는 순방향 전류 IC2 및 ID2를 도시한다.
인버터 동작은 제7도 및 8도와 제5도를 참조한다. 입력 AC 전압을 수신할때, 정류기(30)로부터의 맥동 DC 전압은 쵸크 코일(42)을 통해 MOSFET(51) 양단의 전압 분배기(80)에 인가되어 결과적으로 분배된 전압 V82을 제공한다. 분배된 전압 V82이 임계 전압 Vth 아래로 떨어질때, 시작 유니트(90)는 제5도를 참조하여 전술된 바와 같은 방법으로 MOSFET(51)를 트리거하는 멀티 바이브레이터(101)에 초기 신호를 발생하도록 응답한다. 그리하여, MOSFET(51)는 저항(102) 및 캐패시터(103)의 시상수에 의해 결정된 시간 간격동안 온으로 된다. MOSFET(51)를 온으로 할때, 평활 캐패시터(41)로부터 나온 전류 IC1는 직렬 발진 회로, 즉, 제1캐패시터(56), 부하(10), 제2캐패시터(57), 1차 권선(54), MOSFET(51)를 흘러 다시 평활 캐패시터(41)(제7d 및 8d도)로 흐르며, 피드백 권선(61)이 역바이어스를 제2트랜지스터(52)에 인가하여 그것을 오프로 유지하는 동안 제1캐패시터(56)를 충전한다. MOSFET(51)가 제어기(70)에 의해 결정된 시간 종료후 오프로될때, 1차 권선(54)은 제1다이오드(58)를 통해 제1트랜지스터(56)(제7e 및 8e도)로 계속 흐르도록 한다. 상기 시점에서, 감소된 전류 ID1를 느끼는 1차 권선(54)은 자계의 붕괴에 응답하여 제2트랜지스터(52)를 바이어스하도록 저항(63)을 통해 인가되는 피드백 권선(61) 양단에서 포지티브전압을 감소시킨다.
그러므로, 전류 ID1가 소멸된후, 자체 여기된 제2트랜지스터(52)는 직렬 발진 회로, 즉, 1차 권선(54), 부하(10), 제2캐패시터(57)를 통해 앞에서 기술된 방법으로 자체 소멸될 때까지 제1트랜지스터(56)의 반대 방향으로 전류 IC2를 흐르도록 한다. 제2트랜지스터(52)가 자동적으로 오프되자마자, 1차 권선(54)은, 부하(10), 제2캐패시터(57), 제1캐패시터(56)의 발진 회로와, 평활 캐패시터(57) 및 제2다이오드(59)(제7d 및 제8d도)를 통해 같은 방법으로 전류 ID2가 계속 흐르도록 한다. 제2다이오드(59)를 통해 흐르는 상기 전류 ID2의 존재때문에, MOSFET(51)의 드레인 전압은 제로가 되어 전압 분배기(80)는 맥동 DC 전압 대신에 로우 레벨 출력을 버퍼(91)에 제공하여, 미분회로(94,95)의 인버터 게이트(93)가 멀티 바이브레이터(101)의 트리거 단자(핀 번호 2)쪽으로 로우 레벨 출력을 발생하도록 한다. 그러므로, 멀티 바이브레이터(101) 번호 3에서 구동 신호를 발생하도록 트리거되며 상기 구동 신호는 구동 유니트(110)를 통해 증폭되어 도통 준비가 되도록 순방향 바이어스를 MOSFET(51)에 제공한다. 그러므로, 전류 ID2가 사라지자마자 MOSFET(51)는 평활 캐패시터(41)로부터 발진 회로 MOSFET(51)를 통해 다시 평활 캐패시터(41)로 전류 IC1가 흐르도록 응답한다. 그 다음, 발진 전류를 계속 발생하도록 동일 단계가 반복되며 상기 발진 전류로 부하(10)를 구동시키는 인버터 동작을 수행한다. MOSFET(51)가 도통할때, 상기 MOSFET는 정류기(30)로부터 쵸크 코일(42)을 통해 흐르는 전류 IDC에 발진 회로를 통해 흐르는 발진 전류 IC1를 플러스한 합성 전류를 수신하여, 전류 IDC는 쵸크 코일(42)이 전자기 에너지를 갖도록 한다. MOSFET(51)가 비도통할때, 제1다이오드(58)는 쵸크 코일(42)로부터의 전류 IDC에 발진 전류 ID1를 플러스한 합성 전류를 수신한다.
AC 전압원이 여러 이유에 의해 유효 전압을 예를 들면 110%까지 변화시킬때 제어 전압 V71은 제7a도에서 a점에 표시된 바와 같이 약 10% 증가된다. 이러한 시점에서, 주파수 제어 단자(핀 번호 5)에 인가되는 전압 V5이 제너 다이오드(105)에 기인하여 고정된 상태를 유지한다 할지라도, 캐패시터(103)는 제7c도에 도시된 바와 같이 증가된 제어 전압 V71을 갖는 대응하는 단락 주기에서 전압 V5까지 충전된다. 캐패시터(103)의 전압 V103이 전압 V5에 도달하자마자, 방전 단자(핀 번호 7)는 온츠로 되어, 캐패시터(103)를 방전시키며 MOSFET(51)를 예를 들시키도록 로우 레벨로 출력 단자(핀 번호 3)를 동조시킨다. 그러므로, MOSFET(51)는 제어 전압 V71 또는 압력 AC 전압이 증가하도록 오프된다. 상기 결과, MOSFET(51)는 짧은 온-타임 지속 기간을 가져, 평활 캐패시터(41)에 예를 들된 전압과 쵸크 코일(42)에 저장된 전자기 에너지를 대용적으로 감소시키며, 동시에, MOSFET(51)의 이러한 짧은 온-타임 지속기간은 제2트랜지스터(52)의 연속적인 온을 발생하도록 작용하여, 인버터의 유효 발진 주파수를 증가시킨다. 그 결과, 인버터 출력 에너지는 낮아진다. 왜냐하면, 상기 인버터가 평활 캐패시터(41)로부터 감소된 전압을 수신하며, 증가된 주파수는 부하(10)에 직렬 접속된 1차 권선(54)의 존재에 의해 출력 에너지가 감소되기 때문이며, 이러한 입력 전압이 증가하는 것에 대비하여 필요한 레벨로 출력 에너지를 안정시키는 것은 가능하다.
한편, 유효 입력 AC 전압이 예를 들면 90% 아래로 감소될때, 제어 전압 V71은 제7a도에서 b점으로 도시된 바와 같이 약 10% 감소된다. 이러한 시점에서, 캐패시터(103)는 제7c도에 도시된 바와 같이 감소된 제어 전압 V71를 갖는 신장된 주기에서 전압 V5까지 충전되어, 제어 전압 V71 또는 입력 AC 전압이 감소되도록 MOSFET(51)의 오프를 지연시킨다. 상기 결과, MOSFET(51)는 연장된 온-타임 지속 기간을 가져 평활 캐패시터(41)에 축적된 전압과 쵸크 코일(42)에 저장된 전자기 에너지를 증가시키며, 동시에 MOSFET(51)의 상기 연장된 온-타임 지속 기간은 제2트랜지스터(52)의 다음 온을 지연시켜 인버터의 유효 발진 주파수를 낮게 한다. 그러므로, 인버터 출력 에너지는 증가된다. 왜냐하면, 상기 인버터가 평활 캐패시터(41)로부터 증가된 전압에 도달하고, 더 낮은 주파수가 부하(10)에 직렬로 접속된 1차 권선(54)의 존재에 의해 출력 에너지가 증가되기 때문이며, 이러한 입력 전압의 감소에 대비하여 필요한 레벨로 출력 에너지를 안정하게 유지하는 것은 가능하다. 이러한 방법으로 제어기(70)는 입력 AC 전압에서의 변화를 보상하도록 작용하며, 필요한 출력 에너지 레벨로 부하를 안정하게 구동시킨다.
부가적으로 본 발명에 따른 인버터 장치는 정류기(30) 방향으로 필터(20)의 출력에 접속된 입력 전압 검출 유니트(12)를 포함한다. 입력 전압 검출 유니트(120)는 저항(123) 및 캐패시터(124)의 결합에 병렬인 다이오드(121), 저항(122)을 구비하며 상기 저항(123) 및 캐패시터(124)는 필터(20) 양단에 직렬 접속되어 레벨이 입력 AC 전압에 비례하는 검출된 전압 V124을 제공한다. 검출된 전압 V124은 비교기(125)의 비-반전 입력에 인가되며, 상기 비교기는 반전 입력에서 제너 다이오드(127)로부터 얻어진 고정된 기준 전압 V127을 수신하며, 상기 제너 다이오드는 상기 제어 전압 V71을 제공하는 캐패시터(71) 양단 저항(126)에 직렬 접속된다. 비교기(125)는 종래의 연산 증폭기(예를 들면 NEC 제품으로 이용 가능한 μPC451)로부터 제조되며, 다이오드(128) 및 저항(129)을 통해 제어기(170)은 온-타임 결정 캐패시터(103)의 한 단부에 접속된 출력을 가진다. 필터(20)는 캐패시터(21,22) 및 변압기(23,24)를 구비하여, 50 또는 60Hz의 상업용 AC 라인 주파수에 대하여 저 임피던스를 표시하며, MOSFET(51)의 스위칭 주파수에 대하여 하이 임피던스를 표시하며, 평활 회로를 통해 흐르는 스위칭 전류는 평활되고 입력 AC 전류는 사인파 곡선으로 된다. 입력 전압 검출기(120)의 동작은 지금부터 기술하기로 한다. 입력 전압 검출기(120)는 입력 AC 라인 전압에서 ±10% 변화에 대해 로우 레벨 출력을 발생하도록 설정된다. 입력 AC 라인 전압이 일시적으로 10%이상 감소될때, 캐패시터(124)에서 얻어진 검출된 전압 V124은 제너 다이오드(127)에서의 기준 전압 V127보다 작게 감소되어, 비교기(125)는 "로우레벨"로부터 "하이레벨"까지 변환된 출력을 가져 다이오드(128) 및 저항 (129)을 통해 캐패시터(103)를 빠르게 충전한다. 이것은 멀티 바이브레이터(101)로 하여금 짧은 시간 간격동안만 출력 단자(핀 번호 3)에서 하이 레벨 신호를 발생시키며, 입력 AC 라인 전압에서, 일시적인 고장 또는 강하를 최소로 보상하면서 MOSFET(51)의 온-타임 지속 기간을 감소시키고, 정상적인 인버터 동작을 계속한다. 이같은 안전한 감시가 없는 경우, 온-타임 지속 기간 결정 캐패시터(103)는 연장된 시간에 걸쳐 전압 V102까지 충전되며, 캐패시터(103)에 인가된 제어전압 V71에서 대응하는 강하에 기인하여 상기 전압까지 충전되어 그 결과, MOSFET(51)의 온-타임 기간이 연장된다. 이것이 발생한다면, 쵸크 코일(42)은 MOSFET(51)의 다음 오프에서 충분히 해제되지 않은 과도하게 증가된 에너지를 수신하며, 나머지 에너지는 제2스위칭 트랜지스터(52)(제7i 및 7j도에서 X로 표시됨)를 오프할때 전류 IDC가 계속 흐르도록 하며, 상기 전류 IDC는 인버터 동작에 따른 반대 방향의 발진 전류 ID2(제7d도)에 부가된다. 그 결과, 다이오드(59)는 전류를 감지하지 못하여 전압 분배기(82)의 전압 V82에서 전압 강하가 이루어지지 못하며, 제2트랜지스터(52)의 오프 타이밍에 종속하여 멀티 바이브레이터(101)의 트리거를 실패하며 또는 맥동 DC 전압에 응답하여 멀티 바이브레이터(101)를 트리거하도록 유니트(80)를 중지시킨다. 그 결과, 인버터는 시작을 반복하고 비공칭 인버터 발진의 원인인 임의의 형태에서 중지된다. 그러나, 이러한 비공칭 인버터 발진은, 상기 기술된 바와 같이 여러 이유때문에 입력 전압 검출 유니트(120)를 갖는 본 발명의 실시예에서 방지될 수 있다.
제5도의 회로에서, 피드백 권선(61)은 제2트랜지스터(52)의 베이스 및 콜렉터 사이에서 형성된 P-N 접합부와 상호 작용하며 상기 제2트랜지스터는 바이폴라 N-P-N 접합 트랜지스터이며, MOSFET(51)가 오프일때 제1다이오드(58)를 통해 흐르는 것으로부터 벗어날때, 쵸크 코일(42A)로부터 전류 IDC의 일부가 평활 캐패시터(41)내로 흐르는 부가적인 통로를 한정한다. 입력 AC 전압이 일시적으로 증가할때, 제2트랜지스터(52)의 P-N 베이스-콜렉터 접합부 및 피드백 권선(61)의 부가적 통로를 통과하는 것은 물론 제1다이오드(58)를 통해 흐르는 증가된 전류 IDC를 교대로 제공하는 증가된 에너지를 쵸크 코일(42A)이 수신한다. 전류 IDC의 일부가 제2트랜지스터(52)의 베이스-콜렉터 통로를 통해 흐르는 동안, 제2트랜지스터(52)는 온되어 제1캐패시터(56)으로부터 전류 IC2가 흐르는 것을 방지하며, 그 결과, 제2트랜지스터(52)의 여기가 지연되고 인버터 스위칭 주파수가 감소된다. 마찬가지로, 인버터 스위칭 주파수는 한 싸이클내에서 정류기(30)로부터 맥동 DC 전압이 순간 전압 레벨에 응답하여 자동적으로 변화하며, 제9c도에 도시된 바와 같이, 쵸크 코일(42)를 통해 흐르는 전류 IDC는 실질적인 파괴(또는 파괴의 동등 폭)가 없는 파형을 도시하며 결과적으로 개선된 파워 인수를 가진다. 이것은 종래 기술에 따른 인버터 장치에서 나타나는 동일한 쵸핑 전류 IDC'의 파형을 도시하는 제9a도와 대비된다. 이러한 접속에서, 입력 AC 전류 IAC이 필터(20)를 통해 평균되는 전류 IDC가 되는 경우, 종래 기술의 인버터 장치에 대한 입력 AC 전류 IAC'를 도시하는 제9b도에 대비하고 제9도에 도시되는 바와 같이 고 하모니보다 낮은 사인파형을 형성한다. 부가 다이오드(64)는 제2트랜지스터(52)의 베이스-및-콜렉터 접합부 양단에 접속되며, 상기 제2트랜지스터는 최적한 수행을 위해 상기 효과를 약화시키기 위해 쵸크 코일(42)로부터 평활 캐패시터(41)로 흐르는 전류 IDC의 다른 일부를 변환시키는 제2의 부가적인 통로를 한정한다.
[실시예 2]
제10도에는 본 발명의 제2실시예에 따른 인버터 장치가 도시되어 있는데, 이는 기본적으로 제1실시예에서의 구성 및 동작과 동일하다. 그러므로, 동일한 구성 요소는 동일 부호에 첨자 "A"를 붙혀 표시했다. 본 실시예에서는 제5도예에서의 입력 전압 검출기(120) 대신에 전압 센서(130)가 제공되어, AC 라인 전압에서의 순간적인 손실 또는 임계 하강을 검출한다. 이 센서(130)는 MOSFET(51A)와 직렬 연결된 저항(131)과, 비교기(135)와 그리고 캐패시터(71A) 양단에 연결된 저항(132,133)을 구비하며, 상기 캐패시터는 제어기(70A)를 동작시키기 위한 제어 DC 전압 V71를 제공하도록 저항 27A를 통해 정류기(30A)에 연결된다.
저항(131)은 상기와 같이 해서 결정된 검출 전압을 비교기(135)의 비반전 입력에 제공하도록 저항(136)과 캐패시터(137)의 병렬 조합으로 예를 들되는바, 상기 비교기는 그 반전 입력에서 저항(132,133)으로 구성된 네트워크에 의해 구해지는 기준 전압을 수신한다. 따라서, 전압 센서(130)는 감쇠 전압과 관계해서 MOSFET(51A)를 통해 흐르는 전류 IC를 지속적으로 모니터하는 동작을 한다. MOSFET(51A)가 입력 AC 라인 전압의 순간적인 손실 또는 임계 하강의 결과로 인해 상당히 지연된 온-듀티 주기에서 비정상적으로 증가된 전류의 흐름을 감지할때, 검출된 전압은 기준 전압 이상이 되어, 비교기(135)로 하여금 하이레벨의 출력을 발생시키도록 하는바, 이 출력은 다이오드(138)와 저항(139)을 통해 충전 타이밍 캐패시터(103A)에 신속히 인가되고, 그러므로써 MOSFET(51A)의 온-타임 주기가 감소되어 제5도의 입력 전압 검출기(120)과 관계하여 전술한 바와 같은 방식으로 비정상적인 인버터 발진을 회피할 수 있다.
본 실시예에서, 다이오드(44)는 정류기(30A)가 MOSFET(51A) 양단에서 전개되는 고주파수 스위칭 전압으로부터 뿐만 아니라 통과하는 전류가 감지되는 않은 후에도 남아있는 소량의 에너지로 인하여, 쵸크 코일(42A) 양단에 전개되는 고주파 발진 전압 VL로부터 거의 자유로운 상태가 되도록 쵸크 코일(42A)과 MOSFET(51A) 사이에 삽입된다.
제11a도 내지 제11f도는 본 실시예의 인버터 동작으로 나타나는 전류 및 전압의 파형을 보인 것이다. 제11a도는 MOSFET(51A)가 오프(제2트랜지스터(52A)는 온)되는 시간 주기 T1과 MOSFET(51A)가 온(제2트랜지스터(52A)는 오프)되는 시간 주기 T2에서 MOSFET(51A) 양단에 인가되는 VD1을 보인 것이고, 제11b도는 제2트랜지스터(52A)를 통과하는 전류 IC2와 제1다이오드(58A)를 통과하는 전류 ID1을 보인것이며, 제11c도는 MOSFET(51A)를 통과하는 전류 IC1과 MOSFET(51A)의 기생 다이오드(59A)를 통과하는 전류 ID2를 보인 것이다. 제11d도는 쵸크 코일(42A)과 다이오드(44)를 통해 흐르는 전류 IDC를 보인 것이고, 제11e도는 쵸크 코일(42A) 양단에 전개되는 전압 VL을 보인 것이며 제11f도는 다이오드(44) 양단에 인가되는 전압 VD를 보인 것이다.
제11e도에 보인 바와 같이, 비록 쵸크 코일(42A)은 인버터 동작시 고주파 전압 VL을 받지만 이러한 전압은VD(제11f도)로서 다이오드(44)에만 인가되고, 고주파 전압으로서 정류기(30A)에 다시 인가되지 않는다. 그러므로, 정류기(30A)는 상기 고주파 전압으로부터 보호될 수 있어, 고전압-저항 다이오드를 제12도에 보인 바와 같이 다이오드 브리지 형태의 전파 정류기(30A)로 형성시켜 이용할 필요성이 없어진다. 상기 다이오드(44)의 효과는 제12도 내지 15도를 참조함으로써 쉽게 알 수 있다. 제12도에 보인 바와 같이 정류기(30A)가 브리지를 형성하는 4개의 다이오드(31-34)로 구성되는 경우, 제13 및 14도에 보인 바와 같이 다이오드(34)와 다이오드(31) 양단에 MOSFET(51A)의 고주파 스위칭으로부터 나오는 고주파 성분뿐만 아니라 쵸크 코일(42A) 양단에 발생되는 고주파 발진전압 VL을 포함하고 있는 전압 V34와 V31이 각각 인가된다. 결과적으로, 다이오드 브리지의 정류기(30A)는 출력단에서 제15도에 보인 바와 같이 고주파 성분이 감쇄된 전압 Vout를 가지는바, 이것의 레벨은 입력 AC 라인 전압보다 상당히 크다. 그러므로, 다이오드(44)가 없는 경우에 정류기(30A)의 다이오드(31-34)는 상기와 같은 높은 전압에 충분히 저항성을 가져야만 한다. 더우기 추가의 다이오드(45)를 정류기(30A)의 출력단 양단에 쵸크 코일(42A)와 직렬로 그리고 이것의 캐소드를 쵸크 코일(42A)과 다이오드(44) 사이의 한 점에 연결되는 식으로 삽입시킬 수 있다. 이 다이오드(45)는 정류기(30A)의 표유 캐패시터(35) 또는 필터(20A)의 캐패시터(23A)를 통해 쵸크 코일(42A)에 약간 남아있는 잔존 에너지를 방류시켜 반대 방향의 쵸크 코일(42A)에서 전개되는 전압의 발진을 차단함과 아울러 다이오드(44) 양단에 인가되는 전압을 줄여서 전압 저항의 이용을 적게 할 수 있도록 한다. 추가로, 다이오드(45)는 자체적으로 극히 작은 저류(100mA 이하)를 받으므로, 작은 전압 저항성으로 될 수 있다. 상기 다이오드(44 및 45)는 제5도의 회로에 삽입될 수 있다.
[실시예 3]
제16도는 본 발명의 제3실시예에 따른 인버터 장치를 보인 것으로써 구성 및 동작에 있어서 제1실시예와 기본적으로 유사하지만 시동 및 제어는 다소 다르다. 그러므로 동일한 구성 요소에는 동일 부호에 첨자 "B"를 붙혀 표시했다.
제1트랜지스터(51B)는 온-타임 지속 시간을 제어하는 제어기(140)는 제어 DC 전압을 제공하는 밧데리(141)와, 각각 저항(151)과 (152)를 통해 구동 트랜지스터(153) 및 (154)에 연결된 Q 출력 및출력을 갖는 단안정 멀티 바이브레이터(150)를 구비한다. 트리거 입력의 수신하에서, 멀티 바이브레이터(150)는 타이밍 캐패시터(155)와 저항(156)으로 결정되는 고정된 시간 주기동안 하이 레벨 신호를 Q 출력에 그리고 로우 레벨 신호룰 Q 출력에 제공하도록 세트된다. 구동 트랜지스터(153) 및 (154)는 밧테리(141)의 양극에 연결된 트랜지스터(153)의 콜렉터와 밧테리(141)의 음극에 연결된 트랜지스터(154)의 에미터에 결합된다. 트랜지스터(153)의 에미터와 트랜지스터(154)의 콜렉터 사이의 점은 캐패시터(155)와 저항(156)에 의해 결정되는 온-타임 지속 기간동안 제2트랜지스터(51B)를 턴온하도록 저항(157)를 통해 제1트랜지스터(51B)의 베이스에 연결된다. 이 경우에, 멀티 바이브레이터는 제1트랜지스터(51B)의 온-타임 지속 기간을 결정하는 타이머 역할을 하는바, 이 지속 기간은 타이밍 캐패시터(155)과 저항(156)의 값을 선택하므로써, 외부적으로 변화될 수 있다.
개시 회로는 평활 캐패시터(41B)를 통해 저항(162)과 직렬 연결된 캐패시터(161)와 제1트랜지스터(51B)의 베이스에 연결된 2단자 다이리스터(163)을 구비한다. 또한, 이 회로에는 제1트랜지스터(51B) 양단에 연결된 저항(164) 및 (165)의 분압기가 제공되어, 제1트랜지스터(51B)를 통해 멀티 바이브레이터(150)의 트리거 입력(B로 표시됨)에 인가되는 전압을 나타내는 분할 전압을 제공한다. 정류기(30B)가 필터 (20B)를 통해 AC 라인 전압의 수신하에서 펄스 DC 전압을 제공하면, 쵸크 코일(42B), 제1다이오드(58B) 및 평활 캐패시터(41B)를 통해 전류가 흘러 평활 캐패시터(41B)가 충전됨과 아울러 캐패시터(161)가 저항(162)을 통해 충전된다. 캐패시터(161) 다이리스터(163)의 차단 전압까지 충전이 되면, 다이리스터(163)는 순방향 바이어스로 도통되어 제1트랜지스터(51B)가 턴온된다. 일단 제1트랜지스터(51B)가 도통되면, 분압기(164) 및 (165)로부터 나오는 분할 전압은 제1트랜지스터(51B) 양단에 전압이 인가되지 않음에 응답하여 영(0)으로 감소되고, 그러므로써 멀티 바이브레이터(150)의 트리거 입력(B)은 "하이"에서 "로우" 레벨로 변화되어 멀티 바이브레이터(150)가 트랜지스터(153)의 턴온동안 그리고 트랜지스터(154)의 턴오프동안 하이 레벨 Q 출력 및 로우 레벨출력을 갖는 상태로 세팅되며, 그러므로써 밧테리(141)로부터 제1트랜지스터(51B)로의 바이어스가 일어난다.
이 결과, 제1트랜지스터(51B)는 타이밍 캐패시터(155) 및 저항(156)으로 결정되는 온-타임 지속 기간 동안 턴온되며, 이때 다이오드(166)은 제1트랜지스터(51B)를 통과하는 전류를 전환하는 역할을 하여 캐패시터(161)가 충전되지 못하도록 하며, 이에 따라 개시 회로가 디스에이블된다. 이 경우에, 전류 IC1이 평활 캐패시터(41B)로부터 제1캐패시터(56B), 부하(10) 제2캐패시터(57B), 변압기(53B)의 1차 권선(54B), 제1트랜지스터(51B)로 이루어진 발진 회로를 거쳐다시 평활 캐패시터(41B)로 흘러 들어가게 하며, 이렇게 해서 제1캐패시터(56B)가 충전된다. 상기 전류 IC1이 흐를때, 제2트랜지스터(52B)는 제1실시예에서 설명한 바와 같은 이유때문에 피드백 권선(61B)으로부터 자체에 인가되는 음극 전압으로 인하여 턴오프된다.
제1트랜지스터(51B)가 로우 레벨 Q 출력 및 하이 레벨출력을 제공하도록 그것의 리세트 상태로 복귀되는 멀티 바이브레이터(150)의 시퀀스에 따라 턴오프될때, 제1권선(54B)은 제17a도에 보인 바와 같이 제1다이오드(58B)를 통해 전류(ID1)의 흐름이 계속되도록 하는 동시에, 피드백 권선(61B)은 제1권선(54B)을 통해 흐름이 계속되도록 하는 동시에, 피드백 권선(61B)은 제1권선(61B)은 제1권선(54B)을 통해 흐르는 전류가 감소됨에 응답하여 바이어스 전압이 제2트랜지스터(52B)에 유도되도록 한다. 전류 ID1이 영(0)으로 되는 즉시, 제2트랜지스터(52B)는 도통되어, 제17a도에 보인 바와 같이 캐패시터(56B), 제2트랜지스터(52B)와 제1권선(54B), 부하(10) 및 캐패시터(57B)로 이루어진 직렬 발진 회로를 거쳐 다시 캐패시터(56B)로 전류 IC2가 흐르도록 한다.
전류 IC2는 제1실시예와 관계하여 설명한 바와 같이, 발진 회로의 회로 정수에 의해 결정되는 고정된 온-타임 지속 기간동안 흐른다. 제2트랜지스터(52B)가 턴오프되면, 제1권선(54B)은 다시 전류 ID2가 부하(10), 캐패시터(57B), 캐패시터(56B), 평활 캐패시터(41B) 및 제2다이오드(59B)를 통해 계속해서 흐르도록 한다. 제1트랜지스터(51B)를 통해 흐르는 이와 같은 전류 ID2의 흐름때문에, 제1트랜지스터(51B)의 양단 전압은 영(0)으로 감소되어 분압기(164) 및 (165)로부터 나오는 분할된 전압이 다시 영(0)으로 감소되며, 멀티 바이브레이터(150)의 트리거 입력(B)가 "하이"에서 "로우" 레벨로 변하게 된다. 그러므로써, 멀티 바이브레이터(150)는 제1트랜지스터(51B)에 순방향 바이어스를 가하는 상태로 세트된다. 결과적으로, 제1트랜지스터(51B)는 전류 ID2가 영(0)으로 감소된 직후 도통되어, 전류 IC1이 이곳을 통해 흐르게 된다. 이들 단계들이 반복되어, 제1실시예에서와 같은 방식으로 고주파 발진 전류를 부하(10)에 제공하는 인버터 동작이 일어나게 된다. 비록 제1트랜지스터(51B)는 제16도의 예에서 바이폴러 트랜지스터로 예시되어 있지만 그 대신에 제10도에 예시된 바와 같이 MOSFET를 사용하는 것도 가능하다.
제1트랜지스터(51B)를 통해 흐르는 전류 IC1를 감지하게 위해, 저항(142)는 제1트랜지스터(51B)와 직렬로 접속된다. 저항(142)는 저항(143) 및 캐패시터(144)에 접속되어, 합성 평활 검출 전압(V144)을 비교기(145)의 비반전 입력에 제공하며, 상기 비교기는 그의 입력에서 기준 전압 Vref, 저항(146 및 147)를 통한 밧테리(141)의 분할 전압을 수신한다. 비교기(145)는 예를 들어 IPC451로서 일본국 NEC로부터 이용가능한 단일-소스 쿼드(quad) 일반적인 연산 증폭기를 가지며, 포인트 A에서 비교기 (145)의 비반전 입력으로 다이오드(149)를 통해 배향 접속될뿐만 아니라 멀티 바이브레이터(150)의 트리거 입력(B)에 다이오드(148)를 통해 접속된 입력을 갖는다. 비교기(145)의 동작은 아래와 같다. 인버터가 어느 레벨의 발진 전류를 제공하는 정상 동작을 이룰시에 검출 전압 V144[Vref>V144]보다 적게 선택된 기준 전압 Vref은 공차 범위 내에서만 변할 수 있음으로써, 비교기(145)는 예를 들 바이브레이터(150)의 상기 동작에 영향을 주지 않는 그런 정상상태에서 저레벨 출력을 제공한다. 그러나, 부하가 분리되거나, 수명이 끝나는 시점에서 방전 램프내에 보여지는 바와 같이 거의 부하 상태로 되지 않게 될시에, 제1트랜지스터(51B)는 기준 전압 Vref[Vref<V144] 이상의 검출 전압을 교대로 중가시키는 상당히 증가된 전류를 공급한다. 이런 발생에서, 비교기(145)는 고레벨 출력을 제공하도록 턴한다. 고레벨 출력이 다이오드(149)를 통해 비반전 입력으로 피드백될시에, 비교기(145)는 제17d도에 도시된 바와 같이 고레벨 출력을 멀티 바이브레이터(150)의 트리거 입력 B에 제공하도록 래치되어, 제17d 및 17e도에 도시된 바와 같이 Q 출력이 저레벨로 유지되고,출력이 고레벨로 있는 리세트 상태로 되게 한다. 따라서, 멀티 바이브레이터(150)는 바이어스를 제1트랜지스터(51B)에 제공하도록 응답하지 않는다. 그래서, 인버터는 그러한 비부하 상태로부터 회로를 보호하기 위해 정지시킨다.
제18도는 제1실시예와 유사한 구성 및 동작의 평활 회로(24)를 포함하지만, 서로 다른 구성의 인버터(250)를 포함하는 본 발명의 제4실시예에 따른 인버터 장치를 도시한 것이다. 전파 정류기(230)는 맥동 DC 전압을 제공하도록 필터(220)를 통해 AC 라인 전압을 수신한다. 평활 회로(240)는 평활 캐패시터(241), 쵸크 코일(242), 스위칭 트랜지스터(251) 및 다이오드(243 내지 245)를 포함한다. 쵸크 코일(242) 및 트랜지스터(251)는 쵸크 코일(242)과 트랜지스터(251) 사이에 삽입된 다이오드(244)와 평활 캐패시터(241) 양단에서 직렬로 접속되는 반면에, 평활 예를 들시터(241) 및 다이오드(243)는 트랜지스터(251) 양단에서 직렬로 접속된다. 트랜지스터(251)는 정류기(30)로부터 맥동 DC 전압을 주기적으로 스위치하거나 정지시키도록 동작하여, 트랜지스터(251)의 턴온과 동시에 전자기 에너지를 가진 쵸크 코일에 저장함으로써, 연속적인 턴-오프와 동시에 다이오드(243)를 통해 에너지를 평활 캐패시터(241)내에 누출시켜, 앞선 실시예와 같은 식으로 평활 DC 전압을 평활 캐패시터(241)에 축적시킨다.
인버터(250)는 트랜지스터(251)를 평활 회로(240)와 공유시키며, 트랜지스터와 반-병렬로 접속된 다이오드(259), 인덕터(254) 및 캐패시터(256)의 병렬 발진 회로, 전류 제한 인덕터(255)를 포함한다. 병렬 발진 회로는 평활 캐패시터(241) 양단에서 트랜지스터(251)와 직렬로 접속됨으로써, 트랜지스터(251)를 평활 캐패시터(241)에서 평활 DC 전압(V241)을 스위치시켜, 인덕터(254) 양단의 고주파 발진 전압(V254)을 제공하며, 이는 전류 제한 인덕터(255)를 통해 구동 부하(10)에 인가된다. 상기 인버터 동작은 제19도에 기술되어 있다. 제19a도는 트랜지스터(251)가 온되는 시간 주기 표시부 T1와, 오프되는 시간 주기 표시부 T2를 가진 트랜지스터(251)의 콜렉터-에미터 전압 VCE에 대해 도시한 것이고, 제19b는 평활 캐패시터(241)에서 전압(V241)에 대해 도시한 것이며, 제19c도는 인덕터(254) 양단에 인가되는 발진 전압(V254)(=V241-VCE)에 대해 도시한 것이며, 제19d도는 트랜지스터(251)의 콜렉터 전류 IC와, 다이오드(259)를 통해 흐르는 대향 전류 ID에 대해 도시한 것이며, 제19e도는 쵸크 코일(242)을 통해 흐르는 전류 IDC에 대해 도시한 것이며, 그리고 제19f도는 다이오드(243)를 통해 흐르는 전류 IDC에 대해 도시한 것이다.
제19a 내지 19f도에 도시된 것처럼, 매번 트랜지스터(251)가 온되고, 평활 전압(V241)이 인덕터(254)와 저항(256)의 병렬 발진 회로에 인가되는 동안, 쵸크 코일(242)은 제19c도 및 제19e도에 도시된 것처럼 정류기(230)로부터 전자기 에너지를 수신한다. 트랜지스터(251)의 연속 턴-오프됨에 따라, 병렬 발진 회로는 트랜지스터(251)의 콜렉터-에미터 전압(VCE)-평활된 전압(254)인 발진 전압(V254)(즉, V254=V241-VCE)을 인턱터(254) 양단에 인가를 허용하는 동안, 쵸크 코일(242)은 제19c도, 제19e도 및 제19f도에 도시된 것처럼 다이오드(243)를 통해 전류(IDC)와 같은 그 에너지를 방출한다. 상기 단계는 회로의 회로 상수에 의해 결정된 가상 사이클에서 발진하여 부하(10)에 인덕터(255)를 통해 인가된 발진 전압(V254)을 발생시키기 위해 반복된다. 상기로부터 알 수 있는 것처럼, 콜렉터 전류(IC)(제19d도)는 인덕터(254), 캐패시터(256), 인덕터(255) 및 부하(10)를 통해 흐르는 결과 발진 전류의 합성 전류+쵸크 코일(242)와 다이오드(244)를 통해 흐르는 전류(IDC)이다. 다이오드(259)는 콜렉터 전류(IC)와 반대 방향으로 전류(ID)를 접하게 되어, 그 전류(ID)로부터 발진 전류를 얻게 되어, 제19d도에 도시된 것처럼, 단락 시간에 제로가 됨을 알 수 있다.
제어기(270)는 제2실시예의 제10도 또는 제1실시예의 제5도에 도시된 것처럼 동일하게 구성되는데, 트랜지스터(251)의 온-타임 주기를 결정하기 위한 타이머와 같은 멀티 바이브레이터를 포함한다. 그 제어기(270)은 저항기(272)를 통해 정류기(23)의 출력에 접속되어 타이머 동작에 필요한 제어 전압을 제공한다. 비록 도면에 도시되어 있지 않지만, 제어기(270)는 트랜지스터(251)를 통한 전류(IC)와 반대 방향으로 다이오드(259)를 통해 흐르는 전류(ID)를 감시하는 수단을 가지고 이전 실시예에 설명된 것처럼 전류(ID)가 제로로 된 후에만 트랜지스터(251)를 전도시킨다. 그러므로, 평활된 DC 전압이 평활 캐패시터에서 입력 AC 전압 변화 혹은 변화되는 부하 요청에 대한 보상의 소정의 레벨로 조정하기 위해 병렬 발진 회로에서 발진 전압이 갖는 가상 사이클의 절반에 상응하는 시간 간격(T1)내의 트랜지스터(251)의 온-타임 지속 기간을 본 실시예에서도 동일하게 변화시킬 수 있다. 물론, 순간적인 입력 AC 전압 실폐 혹은 강하, 부하가 없는 상태에 대해 이전 실시예에 이용된 안전 보호 수단을 포함할 수도 있다.
제18도의 회로에서, 다이오드(244)는 다이오드(243), 부하(10), 인덕터(255)의 한 루프를 통해 흐르는 바람직하지 못한 전류를 차단하기 위해 동작하는데, 부가로, 제10도의 전류에서 다이오드(44)가 동작하는 것처럼, 정류기(230)에 대해 역으로 인가되는 트랜지스터(251)의 고주파수 스위칭 전압을 차단하기 위해 동작한다. 또한, 다이오드(245)는 제10도의 회로에서 다이오드(45)가 동작하는 것처럼 쵸크 코일(242) 양단에 발생된 고주파수 발진 전압과 관계없이 유지하는 정류기(230)와 동일하게 실행한다.

Claims (17)

  1. 고주파 교류 전압을 부하에 제공하기 위하여, 입력 AC전압으로부터 맥동 DC전압을 제공하는 전파 정류기(30)와, 평활 DC전압을 제공하기 위해 정류기 출력을 수신하며, 평활 캐패시터(41), 쵸크 코일 수단(42) 및, 스위칭 소자가 온될때 전자기 에너지와 동일한 에너지를 공급하기 위하여, 그리고 오프될 때 상기 평활 캐패시터(41)에 상기 전자기 에너지를 방출하여 상기 평활 DC전압을 상기 평활 캐패시터(41) 양단에 축적하기 위하여 상기 전파 정류기로부터의 전류를 상기 쵸크 코일 수단(42)을 통해 흐르도록 동작하는 스위칭 소자(51)를 포함하는 평활 회로와, 고주파수로 상기 평활 캐패시터(41)에서 축적된 평활 DC전압을 스위칭하여 결과 전압을 부하 회로에 인가시키는 상기 평활 회로에 공통인 스위칭 소자를 구비하며, 인버터 동작을 수행하기 위해 서로 반대 방향으로 상기 부하를 통하여 흐르는 제1 및 제2전류로 이루어진 발진 전류를 상기 부하(10)에 제공하는 발진 회로를 한정하기 위해 상기 부하회로가 상기 부하(10), 인덕턴스 및 캐패시터 수단(56)을 구비하고, 상기 제1 및 제2전류가 상기 발진 회로 자체의 회로 정수에 의해 결정된 공칭 온-타임(nominal on-time) 기간동안 흐르도록 교번하는 인버터를 포함하는 인버터 장치에 있어서, 상기 제2전류의 종료점을 검출하기 위해 검출기 수단을 갖고 상기 제1전류가 흐르기 시작하도록 상기 제2전류의 상기 종료점에 따른 타이밍에서 상기 공통 스위칭 소자(51)를 여기하는 제어기(70)를 추가로 포함하여, 상기 제어기(70)는 상기 공칭 온-타임기간내에서 상기 제1전류를 흐르게 하는 실제 온-타임기간과, 이어서 상기 제2전류의 상기 공칭 온-타임기간을 별개로 제어하는 반면에, 상기 공칭 온-타임기간의 고정 시간 구간동안 제2전류가 흐르도록 하는 타이머 수단을 갖는 것을 특징으로 하는 인버터 장치.
  2. 제1항에 있어서, 상기 제어기(70)는 비례 관계로 상기 정류기(30)의 출력 DC전압으로부터 평활된 제어 DC전압을 가지며, 상기 타이머 수단은 일정한 레벨로 상기 평활 DC전압을 유지하는 방향으로 표준 레벨로부터 상기 제어 DC전압의 레벨의 편차에 역비례하여 상기 공통 스위칭 소자(51)의 상기 실제 온-타임 기간을 변화시키는 지속 기간 신호를 발생시키는 것을 특징으로 하는 인버터 장치.
  3. 제2항에 있어서, 상기 전파 정류기(30)에 인가된 상기 입력 AC전압을 검출하기 위해 회로내에 접속되며, 상기 입력 AC전압 검출기는 상기 검출된 AC전압이 기준 전압 이하로 떨어질때 차단 신호를 상기 타이머 수단에 제공하고, 상기 타이머 수단은 상기 차단신호에 응답하여, 상기 공통 스위칭 소자(51)의 상기 실제 온-타임 지속기간을 감소시키는 지속기간 신호를 발생시키는 입력 AC전압 검출기를 추가로 구비하는 것을 특징으로 하는 인버터 장치.
  4. 고주파 교류 전압을 부하에 제공하는 인버터 장치에 있어서, 입력 AC전압으로부터 맥동 DC전압을 제공하는 전파정류기와, 평활 DC전압을 제공하도록 정류기의 출력을 수신하며, 평활 캐패시터, 쵸크 코일 수단 및, 제1스위칭 소자가 온될때 전자기 에너지와 동일한 에너지를 공급하기 위하여, 그리고 제1스위칭 소자가 오프될 때 상기 평활 캐패시터에 상기 전자기 에너지를 방출하여 상기 평활 DC전압을 상기 평활 캐패시터 양단에 축적하기 위하여 상기 전파 정류기로부터의 전류를 상기 쵸크 코일 수단을 통해 흐르도록 동작하는 제1스위칭 소자를 포함하는 평활 회로와, 상기 평활 회로에 공통인 상기 제1스위칭 소자(51), 상기 평활 캐패시터 양단에 상기 제1스위칭 소자와 직렬로 접속된 제2스위칭 소자 및, 상기 제2스위칭 소자 양단에 접속되며, 직렬 발진 회로를 한정하는 상기 부하, 발진 캐패시터 및 인덕턴스를 가진 부하 회로를 구비하는 인버터를 포함하며, 상기 직렬 발진 회로는 상기 평활 캐패시터에 축적된 상기 평활 DC전압을 스위칭하는 고주파수로 교번적으로 온오프하도록 구동된 상기 제1 및 제2스위칭 소자에 응답하여, 인버터 동작을 수행하기 위해 서로 반대 방향으로 상기 부하를 통하여 흐르는 제1 및 제2전류로 이루어진 발진 전류를 제공하며, 상기 제1 및 제2전류가 상기 직렬 발진 회로 자체의 회로 정수에 의해 결정된 공칭 온-타임 기간동안 흐르도록 교번하며, 상기 제1스위칭 소자는 상기 부하 회로를 통해 상기 제1전류를 제공하도록 상기 평활 DC전압을 스위칭하여, 상기 발진 캐패시터를 충전하기 위해 동작하며, 상기 제2스위칭 소자는 상기 직렬 발진 회로를 통해 상기 발진 캐패시터로부터 상기 제2전류를 흐르게 하여, 상기 공칭 온-타임 기간의 고정된 시간 구간동안에 상기 제2전류를 계속 흐르게 하도록 상기 제1전류의 종료점에 응답하여 자기-여기되도록 상기 직렬 발진 회로에 접속되며, 상기 인버터 장치는 상기 제2전류의 종료점을 검출하여, 상기 제1전류를 흐르게 하도록 상기 제2전류의 상기 종료점에 의존하는 시간에서 상기 제1공통 스위칭 소자를 여기하는 검출수단을 가진 제어기를 추가로 구비하며, 상기 제어기는 상기 공칭 온-타임 기간내에서 상기 제1전류를 흐르게 하는 실제 온-타임 기간과, 이어서 상기 제2전류의 상기 공칭 온-타임 기간을 별개로 제어하는 반면에, 상기 공칭 온-타임 기간의 고정 시간 구간동안 상기 제2전류가 흐르도록 하는 타이머 수단을 가진 것을 특징으로 하는 인버터 장치.
  5. 제4항에 있어서, 상기 인버터는 제각기 상기 제2전류 및 제1스위칭 소자 양단에서 반-병렬 관계로 접속된 제1 및 2다이오드를 포함하며, 상기 제1다이오드는 상기 제1전류가 상기 제1스위치 소자(51)의 오프후에 즉시 연속적으로 흐르도록 허용되는 제1누출 경로를 형성하며, 상기 제2다이오드는 상기 제2전류가 상기 제2스위칭 소자(52)의 오후에 즉시 연속적으로 흐르도록 허용되는 제2누출 경로를 형성하며, 상기 제어기에서의 상기 검출 수단은 상기 제2전류의 종료점과 동시에 온하는 상기 제1공통 스위칭 소자를 여기하기 위해 상기 제2누출 경로를 통해 흐르는 상기 제2전류를 검출하는 것을 특징으로 하는 인버터 장치.
  6. 제5항에 있어서, 상기 제1공통 스위칭 소자는 상기 제2다이오드를 한정하는 기생 다이오드를 가진 MOSFET인 것을 특징으로 하는 인버터 장치.
  7. 제5항에 있어서, 상기 정류기의 맥동 DC전압을 표시하는 개시 신호를 상기 제어기에 제공하기 위하여 상기 제1공통 스위칭 소자 양단에 접속된 전압 분할 저항 네트워크와, 도통 준비를 위해 제1공통 스위칭 소자를 여기하도록 예정된 임계치보다 낮은 개시 신호에 응답하는 제어기와, 상기 제1전류의 반대 방향으로 제2다이오드를 통해 흐르는 상기 제2전류를 감지하는 전류 감지 수단을 한정하도록 상기 제2다이오드와 상호 협력하는 전압 분할 네트워크를 포함하여, 상기 전압 분할 네트워크는 제2다이오드를 통해 흐르는 상기 제2전류에 응답하여 상기 공통 스위칭 소자의 여기를 위해 상기 임계값보다 작은 개시 신호를 제공하여, 반대 방향의 제2전류가 제로로 감소한 후 , 상기 제1전류를 흐르도록 상기 공통 스위칭 소자를 도통시키는 것을 특징으로 하는 인버터 장치.
  8. 제2항에 있어서, 상기 제어기는 상기 공통 스위칭 소자와 직렬로 접속되어, 상기 인버터를 통해 흐르는 상기 제1전류에 의해 유발된 상기 저항 양단에서 발생된 전압을 감지하는 전압 감지 저항을 포함하며, 기준 전압과 상기 저항에서의 상기 감지된 전압을 비교하여, 상기 기준 전압이 상기 감지된 전압보다 작게될시에 차단 신호를 상기 타이머 수단에 제공하는 비교기와, 상기 차단 신호에 응답하여 상기 공통 스위칭 소자의 실제 온-타임 기간을 감소시키는 상기 지속 기간 신호를 발생시키도록 동작하는 타이머 수단을 포함하는 것을 특징으로 하는 인버터 장치.
  9. 제5항에 있어서, 상기 제2스위칭 소자는 베이스 및 콜렉터 양단의 P-N 접합을 가진 바이폴라 N-P-N 트랜지스터이며, 상기 직렬 발진 부하 회로는 상기 발진 캐패시터와 직렬로 접속된 상기 인덕턴스를 한정하는 제1차 권선과, 피드백 권선을 한정하는 제2차 권선을 가진 변압기를 포함하며, 상기 피드백 권선은 상기 제2스위칭 소자의 베이스에 접속되고, 상기 피드백 권선이 상기 제1전류로부터 상기 제2전류로 상기 발진 전류의 극성 반전을 공급하는 상기 인덕턴스에 응답하여 상기 제2스위칭 소자의 베이스에서 자기 여기 트리거전압을 감소시키도록 상기 인덕턴스의 권선 감지에 관련하여 선택된 극성을 가진 상기 인덕턴스에 자기적으로 결합되며, 상기 피드백 권선은 상기 제2스위칭 소자의 베이스-에미터 경로 양단에 접속되고, 부가 경로를 형성하며, 상기 경로는 상기 피드백 권선예를 들해 흐르도록 상기 제1스위칭 소자의 오프와 동시에 상기 쵸크 코일 수단으로부터 흐르는 전류의 일부를 허용하며, 상기 평활 캐패시터에 대한 상기 제2스위칭 트랜지스터의 베이스-콜렉터 P-N접합 경로는 역전류를 상기 제2스위칭 트랜지스터에 제공하며, 상기 역전류가 제로로 감소될 때까지 상기 역전류는 상기 제2스위칭 트랜지스터로 하여금 상기 제2전류를 흐르지 못하도록 하여 상기 인버터의 스위칭 주파수를 낮게 할시에 상기 제2스위칭 트랜지스터의 온타이밍을 지연시키도록 작용하는 것을 특징으로 하는 인버터 장치.
  10. 제9항에 있어서, 상기 피드백 권선을 통해 상기 평활 캐패시터에 부분적으로 흐르도록 상기 쵸크 코일 수단으로부터의 전류의 상기 일부를 허용하는 제2부가경로를 제공하는 식으로 상기 제2스위칭 트랜지스터의 상기 베이스-콜렉터 경로 양단에 접속된 다이오드를 포함하여, 상기 제2스위칭 트랜지스터의 베이스-콜렉터를 통해 흐르는 역전류를 감소시키는 특징으로 하는 인버터 장치.
  11. 제5항에 있어서, 상기 제어기는, 예정된 임계치보다 낮은 상기 개시 신호에 응답하여, 상기 제어기가 도통을 위해 상기 제1공통 스위칭 소자를 여기하기 위해 동작하도록 상기 정류기의 맥동 DC전압의 일부인 개시 신호를 상기 제1제어기에 제공하도록 상기 제1공통 스위칭 소자 양단에서 접속된 전압 분할 레지스터 네트워크를 추가로 구비하며, 상기 전압 분할 네트워크는 상기 제1전류의 반대방향으로 상기 제2다이오드를 통해 흐르는 상기 제2전류를 감지하는 전류 감지 수단을 한정하도록 상기 제2다이오드와 상호 작용하고, 제2다이오드를 통해 흐르는 제2전류에 응답하여 상기 공통 스위칭 소자의 여기를 위해 상기 임계값보다 작은 개시 신호를 제공하여, 반대 방향의 제2전류가 제로로된 후 상기 제1전류가 흐르도록 상기 공통 스위칭 소자를 도통시키며, 상기 제1공통 스위칭 소자와 직렬로 접속되어, 예를 들1전류에 의해 유발된 상기 저항 양단에서 발생된 전압을 감지하는 전압 감지 저항 및, 기준 전압과 상기 저항에서의 상기 감지된 전압을 비교하여, 상기 기준 전압이 상기 감지된 전압을 초과할시에 래치된 정지 신호를 제공하며, 상기 래치된 정지신호는 턴오프될 상기 제1공통 스위칭 소자를 여기하도록 디스에이블하기 위해 상기 개시 신호를 무시하는 비교기를 포함하는 것을 특징으로 하는 인버터 장치.
  12. 제1항에 있어서, 상기 평활 회로는 상기 쵸크 코일 수단에 접속되어, 상기 공통 스위칭 소자에서 발생된 바람직하지 않은 고주파수 스위칭 전압이 상기 정류기에서 후방으로 작용하지 않게 하는 애노드를 가진 상기 공통 스위칭 소자와 상기 쵸크 코일 수단 사이에서 직렬로 삽입된 블럭킹 다이오드를 포함하는 것을 특징으로 하는 인버터 장치.
  13. 제12항에 있어서, 상기 평활 회로는 상기 쵸크 코일 수단의 잔여 에너지를 누출시키기 위해 상기 쵸크 코일 수단과 상기 블럭킹 다이오드 사이의 포인트에 결합된 캐소드를 가진 상기 정류기 양단에 접속된 누출 다이오드를 포함하는 것을 특징으로 하는 인버터 장치.
  14. 제4항에 있어서, 상기 평활 회로는 상기 쵸크 코일 수단에 접속되어, 상기 공통 스위칭 소자에서 발생된 바람직하지 않은 고주파수 스위칭 전압이 상기 정류기에서 후방으로 작용하지 않게 하는 애노드를 가진 상기 공통 스위칭 소자와 상기 쵸크 코일 수단 사이에서 직렬로 삽입된 블럭킹 다이오드를 포함하는 것을 특징으로 하는 인버터 장치.
  15. 고주파 고류 전압을 부하에 제공하는 인버터 장치에 있어서, 입력 AC전압으로부터 맥동 DC전압을 제공할 전파 정류기와, DC전압을 제공하도록 정류기 출력을 수신하고, 평활 캐패시터, 쵸크 코일 수단, 그 사이에서 직렬로 삽입되어, 직렬 조합부가 상기 전파 정류기 양단에 접속되는 바이패스 다이오드 및, 전자기 에너지를 공급하도록 상기 전파 정류기로부터의 전류를 상기 쵸크 코일 수단을 통해 흐르게 하도록 동작하며, 이때 온되어, 상기 전자기 에너지를 상기 바이패스 다이오드를 통해 상기 평활 캐패시터에 전달되게 하고, 오프되어, 상기 평활 캐패시터 양단에 상기 합성 DC전압을 축적하는 스위칭 소자를 포함하는 평활 회로와, 고주파로 상기 평활 캐패시터에서 축적된 상기 DC전압을 스위칭하기 위해 상기 평활 회로에 공통인 스위칭 소자와, 상기 부하 양단에 접속되고, 발진 캐패시터 및 인덕턴스를 포함하며, 상기 평활 캐패시터 양단에서 상기 스위칭 소자와 직렬로 접속됨으로써, 상기 스위칭 소자의 온과 동시에 상기 평활 캐패시터로부터 흐르는 전류에 의해 에너지로 공급되고, 상기 스위칭 소자의 오프와 동시에 상기 발진 회로의 회로 정수에 의해 결정된 싸이클로 발진하는 발진 전압을 감소시키며, 상기 발진 전압은 상기 싸이클의 거의 절반인 공칭 온-타임 기간동안에 각기 연속하는 제1 및 2전압으로 구성되는 병렬 발진 회로를 구비하며, 발진 전류를 제공하기 위해 합성 발진 AC전압을 상기 부하에 인가하도록 상기 평활 캐패시터에 축적된 상기 DC전압과 협력하며, 블럭킹 다이오드의 애노드와 쵸크 코일 수단 사이의 포인트 사이에 접속된 상기 바이패스 다이오드의 애노드와 함께 상기 스위칭 소자와 상기 쵸크 코일 수단 사이에서 직렬로 삽입된 블럭킹 다이오드와, 바람직한 레벨로 상기 평활 캐페시터에 축적된 상기 전압을 조장하는 반면에, 상기 부하상에서 작용하는 상기 발진 AC전압을 유지하도록 상기 공칭 온-타임 기간내에서 상기 스위칭 소자의 실제 온-타임 지속 기간을 제어하는 제어기를 구비하는 것을 특징으로 하는 인버터 장치.
  16. 제15항에 있어서, 누출 다이오드는 상기 쵸크 코일 수단과 상기 블럭킹 다이오드 사이의 포인트에 접속된 캐소드와 함께 상기 정류기 양단의 상기 쵸크 코일 수단과 직렬로 접속되는 것을 특징으로 하는 인버터 장치.
  17. 제4항에 있어서, 상기 평활 회로는 상기 쵸크 코일 수단에 접속되어, 상기 공통 스위칭 소자에서 발생된 바람직하지 않은 고주파수 스위칭 전압이 상기 정류기에서 후방으로 작용하지 않게 하는 애노드를 가진 상기 공통 스위칭 소자와 상기 쵸크 코일 수단 사이에서 직렬로 삽입된 블럭킹 다이오드를 포함하는 것을 특징으로 하는 인버터 장치.
KR1019900021745A 1989-12-25 1990-12-24 인버터 장치 KR930010642B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP1335336A JP2854647B2 (ja) 1989-12-25 1989-12-25 電源装置
JP1335332A JP2913058B2 (ja) 1989-12-25 1989-12-25 電源装置
JP1335334A JPH03198668A (ja) 1989-12-25 1989-12-25 インバータ装置
JP335334 1989-12-25
JP335336 1989-12-25
JP335332 1989-12-25
JP77802 1990-03-27
JP7780290 1990-03-27
JP25618190A JP3016845B2 (ja) 1990-09-25 1990-09-25 インバータ装置
JP256181 1990-09-25

Publications (2)

Publication Number Publication Date
KR910013670A KR910013670A (ko) 1991-08-08
KR930010642B1 true KR930010642B1 (ko) 1993-11-02

Family

ID=27524687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021745A KR930010642B1 (ko) 1989-12-25 1990-12-24 인버터 장치

Country Status (5)

Country Link
US (1) US5182702A (ko)
EP (1) EP0435628B1 (ko)
KR (1) KR930010642B1 (ko)
CA (1) CA2033104C (ko)
DE (1) DE69013660T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69118501T2 (de) * 1990-12-25 1996-09-26 Matsushita Electric Works Ltd Wechselrichteranordnung
US5408403A (en) * 1992-08-25 1995-04-18 General Electric Company Power supply circuit with power factor correction
FI89548C (fi) * 1992-09-18 1993-10-11 Helvar Oy Elektronisk kopplingsanordning foer urladdningslampa
US5434477A (en) * 1993-03-22 1995-07-18 Motorola Lighting, Inc. Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit
GB2277415B (en) * 1993-04-23 1997-12-03 Matsushita Electric Works Ltd Discharge lamp lighting device
DE4329821A1 (de) * 1993-09-03 1995-03-09 Tridonic Bauelemente Ges Mbh Elektronisches Vorschaltgerät zum Versorgen einer Last, beispielsweise einer Lampe
CN1056950C (zh) * 1994-02-10 2000-09-27 皇家菲利浦电子有限公司 具有功率因数校正的高频交流/交流变换器
KR970006379B1 (ko) * 1994-05-17 1997-04-25 엘지전자 주식회사 인버터의 전력 제어 회로
SE515140C2 (sv) * 1995-02-10 2001-06-18 Abb Ab Anläggning för överföring av elektrisk effekt med hjälp av högspänd likström
CN1040272C (zh) * 1995-03-15 1998-10-14 松下电工株式会社 逆变装置
US5691605A (en) * 1995-03-31 1997-11-25 Philips Electronics North America Electronic ballast with interface circuitry for multiple dimming inputs
US5604411A (en) * 1995-03-31 1997-02-18 Philips Electronics North America Corporation Electronic ballast having a triac dimming filter with preconditioner offset control
US6034488A (en) * 1996-06-04 2000-03-07 Lighting Control, Inc. Electronic ballast for fluorescent lighting system including a voltage monitoring circuit
US5784267A (en) * 1996-10-17 1998-07-21 Onan Corporation Quasi-sine wave and stepped square wave AC to AC converter
US5914570A (en) * 1996-12-23 1999-06-22 General Electric Company Compact lamp circuit structure having an inverter/boaster combination that shares the use of a first n-channel MOSFET of substantially lower on resistance than its p-channel counterpart
JP3829507B2 (ja) 1997-12-12 2006-10-04 松下電工株式会社 電子バラストおよびhidランプ制御回路
US6407515B1 (en) 1999-11-12 2002-06-18 Lighting Control, Inc. Power regulator employing a sinusoidal reference
CN2515919Y (zh) * 2001-12-05 2002-10-09 马士科技有限公司 可与可控硅调相调光器配合使用的可调光荧光灯装置
US7236893B2 (en) * 2002-06-11 2007-06-26 Daimlerchrysler Ag Arrangement for voltage supply to several users and controllers for a on-board network comprising at least two energy stores
FR2872354B1 (fr) * 2004-06-24 2006-08-11 St Microelectronics Sa Variateur de puissance
US8036004B2 (en) * 2008-10-01 2011-10-11 Toshiba International Corporation Uninterruptible power supply with total isolation
US8743577B2 (en) * 2009-11-19 2014-06-03 University Of Florida Research Foundation, Inc. Method and apparatus for high efficiency AC/DC conversion of low voltage input
JP4985756B2 (ja) * 2009-12-24 2012-07-25 ダイキン工業株式会社 逆回復電流防止装置ならびにモータ駆動装置
DE102011079918A1 (de) * 2011-07-27 2013-01-31 Siemens Aktiengesellschaft Transformator-Teilschaltung
CN114322228B (zh) * 2022-01-05 2023-02-10 青岛海信日立空调系统有限公司 空调器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2159360B (en) * 1982-02-20 1986-04-23 Transtar Limited Power supplies
JPS59128128A (ja) * 1983-01-13 1984-07-24 Matsushita Electric Works Ltd 積載方法

Also Published As

Publication number Publication date
EP0435628B1 (en) 1994-10-26
US5182702A (en) 1993-01-26
DE69013660D1 (de) 1994-12-01
CA2033104C (en) 1995-10-17
CA2033104A1 (en) 1991-06-26
DE69013660T2 (de) 1995-03-02
EP0435628A2 (en) 1991-07-03
KR910013670A (ko) 1991-08-08
EP0435628A3 (en) 1991-11-21

Similar Documents

Publication Publication Date Title
KR930010642B1 (ko) 인버터 장치
US10374516B2 (en) Non zero-voltage switching (ZVS) detection in resonant converters
KR100428329B1 (ko) 전원공급장치
EP3012956B1 (en) Controller for controlling a power converter
JP3116338B2 (ja) スイッチング電源
CA1097401A (en) Switching regulator
US7436123B2 (en) Discharge lamp ballast device and lighting appliance
JP2002512770A (ja) 過電流保護を伴ったスイッチモード電源
JPS6196699A (ja) 螢光ランプ用の電子的なバラスト回路
KR940012768A (ko) 전원 공급 장치
KR940001763B1 (ko) 전자렌지용 스위칭 전원
US4511195A (en) Device for starting and operating gas discharge tubes
MXPA04002360A (es) Aparato y metodo para la deteccion transitoria de la condicion final de la vida de una lampara.
US4506196A (en) Series inverter for capacitor charging
US5333104A (en) Inverter power source
JPH1155949A (ja) 電源装置
US4366570A (en) Series inverter for capacitor charging
EP0767528A2 (en) Tuned switch-mode power supply with current mode control
KR100254639B1 (ko) 전원 및 수평 편향 시스템
JPS6277860A (ja) 電源装置
JP2000324830A (ja) 電力変換装置、誘導加熱用電力変換装置及び電力変換方法
JPH0884470A (ja) 直流高電圧発生装置
KR0130418Y1 (ko) 전자식 저압 나트륨 안정기
KR910005522Y1 (ko) 스윗칭식 자동전압 절환회로
GB1578134A (en) Power supply apparatus

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19901224

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19901224

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19930212

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19931009

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19940131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19940221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19940221

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19961029

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19971021

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19981020

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19991019

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20001025

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20011024

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20021025

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20031023

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20041025

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20051025

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20071026

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20081024

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20081024

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee